專利名稱：等離子掃描驅(qū)動芯片測試裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路測試領(lǐng)域，特別涉及一種等離子掃描驅(qū)動芯片測試裝置。
背景技術(shù)：
在測試驗(yàn)證階段，對集成電路的測試驗(yàn)證是一項(xiàng)復(fù)雜煩瑣又極需耐心和細(xì)心的工作，需要測試人員利用性能優(yōu)良的儀器設(shè)備對集成電路進(jìn)行細(xì)致嚴(yán)謹(jǐn)?shù)臏y試驗(yàn)證，只有嚴(yán)格的測試驗(yàn)證才能保證集成電路的質(zhì)量和生命力。集成電路的測試，特別是包含高速數(shù)字控制、高壓、大電流、多通道輸出和曲線變化快的等離子掃描驅(qū)動芯片，以下簡稱為PDP芯片(Plasma DisplayPanel，等離子掃描驅(qū)動芯片)測試是一項(xiàng)復(fù)雜的工作。PDP芯片包括電源管腳(高壓功率電源管腳VDH、低壓邏輯電源管腳VDL)、邏輯控制管腳(數(shù)據(jù)串行輸入管腳DA、時鐘信號控制管腳CLK、工作模式信號控制管腳0C1、0C2)、數(shù)據(jù)串行輸出管腳DB和96路功率輸入/輸出管腳D01-D096等管腳。PDP芯片內(nèi)部含有96位的串行移位器。測試驗(yàn)證主要集中于PDP芯片的靜態(tài)電流測試、工作電流測試、串行移位器功能測試、高壓漏電流測試、輸入高/低電壓測試、輸出拉電流測試和輸出灌電流測試等?，F(xiàn)有技術(shù)主要是依靠搭線、人工測試等方式來完成，使系統(tǒng)測試變得更加復(fù)雜困難。對不同功能的各個功能模塊進(jìn)行多次通過式測試，一方面測試速度緩慢，測試效率低下，而且涉及到高壓輸出很容易造成芯片損壞；另一方面測試成本將過于昂貴。隨著集成電路的集成度、復(fù)雜度的增加，集成電路對測試設(shè)備的要求越來越高，在設(shè)計(jì)階段就發(fā)現(xiàn)電路的缺陷變得越來越重要。而專門的測試機(jī)造價昂貴，且還得配備專門的測試技術(shù)工程師。這樣更具有針對性的，低成本的專用測試驗(yàn)證系統(tǒng)就顯得至關(guān)重要了。在目前市場上的多數(shù)集成電路封裝測試企業(yè)中，普通機(jī)臺均無法滿足等離子掃描驅(qū)動芯片的測試要求， 采購國外配置更高的專用機(jī)臺，對封裝測試企業(yè)的運(yùn)營成本提出了更高要求，直接造成芯片測試成本和芯片價格的上升。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是解決目前PDP芯片的測試主要是依靠搭線、人工測試等方式，測試速度慢，測試效率低，測試成本高，且容易損壞器件的技術(shù)問題。為解決上述技術(shù)問題，本發(fā)明所采用的技術(shù)方案是提供一種等離子掃描驅(qū)動芯片測試裝置，包括主處理器、數(shù)字邏輯模塊、芯片供電模塊、多路選擇開關(guān)、功率管腳測試模塊和顯示終端。其中主處理器，連接芯片供電模塊，控制芯片供電模塊進(jìn)入供電狀態(tài)，配置芯片供電模塊輸出工作電源給PDP芯片的電源管腳。主處理器，通過數(shù)字邏輯模塊配置PDP芯片的工作模式。多路選擇開關(guān)，設(shè)有多路選擇開關(guān)輸入端連接PDP芯片的各功率輸入/輸出管腳， 設(shè)有多路選擇開關(guān)輸出端連接功率管腳測試模塊，多路選擇開關(guān)在主處理器的控制下進(jìn)行切換，選擇PDP芯片的各功率輸入/輸出管腳進(jìn)入測試狀態(tài)。功率管腳測試模塊，對PDP芯片的各功率輸入/輸出管腳進(jìn)行測試，并將PDP芯片的各功率輸入/輸出管腳測試結(jié)果反饋給主處理器。主處理器，將測試結(jié)果傳輸?shù)斤@示終端中顯示。進(jìn)一步的，所述測試裝置用于進(jìn)行PDP芯片的靜態(tài)電流測試、工作電流測試、串行移位器功能測試、高壓漏電流測試、輸出拉電流測試、輸出灌電流測試、輸入高/低電壓測試中的一種或多種。作為優(yōu)選，所述靜態(tài)電流測試為主處理器，通過數(shù)字邏輯模塊配置PDP芯片的工作模式為高阻態(tài)模式。芯片供電模塊，對輸入PDP芯片的電源管腳的電流進(jìn)行采樣、放大并轉(zhuǎn)換為第一數(shù)字信號，芯片供電模塊將所述第一數(shù)字信號返回主處理器。主處理器，將測試結(jié)果，即所述第一數(shù)字信號，傳輸?shù)斤@示終端中顯示，所述第一數(shù)字信號即為PDP芯片的電源管腳的靜態(tài)電流參數(shù)。作為優(yōu)選，所述工作電流測試為主處理器，通過數(shù)字邏輯模塊配置PDP芯片的工作模式為傳輸模式。主處理器，通過數(shù)字邏輯模塊將時鐘信號輸入PDP芯片。主處理器，通過數(shù)字邏輯模塊將測試信號輸入PDP芯片的數(shù)據(jù)數(shù)據(jù)串行輸入管腳。在PDP芯片輸入的時鐘信號的控制下，PDP芯片的各功率輸入/輸出管腳輸出的信號通過多路選擇開關(guān)的切換輸入到功率管腳測試模塊，所述功率管腳測試模塊設(shè)有電容負(fù)載，所述PDP芯片的各功率輸入/輸出管腳輸出的信號分別驅(qū)動功率管腳測試模塊的各路電容負(fù)載，所述多路選擇開關(guān)的切換由主處理器控制。芯片供電模塊，對輸入PDP芯片的電源管腳的電流進(jìn)行采樣、放大并轉(zhuǎn)換為第二數(shù)字信號，芯片供電模塊將所述第二數(shù)字信號反饋給主處理器。主處理器，將測試結(jié)果，即所述第二數(shù)字信號，傳輸?shù)斤@示終端中顯示，所述第二數(shù)字信號即為PDP芯片的電源管腳的工作電流參數(shù)。作為優(yōu)選，所述串行移位器功能測試為主處理器，通過數(shù)字邏輯模塊配置PDP芯片的工作模式為傳輸模式。主處理器，通過數(shù)字邏輯模塊將時鐘信號輸入PDP芯片。主處理器，通過數(shù)字邏輯模塊將第三數(shù)字信號輸入PDP芯片的數(shù)據(jù)數(shù)據(jù)串行輸入管腳。在PDP芯片輸入的時鐘信號的控制下，經(jīng)過特定的時鐘周期，輸入到PDP芯片的數(shù)據(jù)數(shù)據(jù)串行輸入管腳的第三數(shù)字信號通過PDP芯片的數(shù)據(jù)數(shù)據(jù)串行輸出管腳輸出第三數(shù)字信號給數(shù)字邏輯模塊并反饋給主處理器。主處理器，對PDP芯片數(shù)據(jù)數(shù)據(jù)串行輸出管腳輸出的第三數(shù)字信號同數(shù)據(jù)串行輸入管腳輸入的第三數(shù)字信號對應(yīng)的位進(jìn)行比較得到測試結(jié)果，并將測試結(jié)果傳輸?shù)斤@示終端中顯示。作為優(yōu)選，所述高壓漏電流測試為主處理器，通過數(shù)字邏輯模塊配置PDP芯片的工作模式為高阻態(tài)模式。
主處理器，控制芯片供電模塊輸出管腳功率電源，所述管腳功率電源通過多路選擇器切換提供給PDP芯片的其中一路功率輸入/輸出管腳，所述管腳功率電源輸入該路功率輸入/輸出管腳對應(yīng)的電流經(jīng)多路選擇開關(guān)切換提供給功率管腳測試模塊的漏電流采樣電路，所述多路選擇開關(guān)的切換由主處理器控制。功率管腳測試模塊設(shè)有漏電流采樣電路，所述漏電流采樣電路，對該路功率輸入/ 輸出管腳對應(yīng)的電流進(jìn)行采樣、放大并轉(zhuǎn)換為第四數(shù)字信號，轉(zhuǎn)換后的第四數(shù)字信號反饋給主處理器。主處理器，將測試結(jié)果，即所述第四數(shù)字信號，傳輸?shù)斤@示終端中顯示。作為優(yōu)選，所述輸出拉電流測試為主處理器，通過數(shù)字邏輯模塊配置PDP芯片的工作模式為全高模式。主處理器，通過多路選擇開關(guān)切換，選擇PDP芯片的一路功率輸入/輸出管腳輸出高電平信號，所述功率管腳測試模塊設(shè)有拉電流采樣電路，所述高電平信號經(jīng)多路選擇開關(guān)切換輸入到功率管腳測試模塊的拉電流采樣電路中，所述多路選擇開關(guān)的切換由主處理器控制。功率管腳測試模塊的拉電流采樣電路，對所述高電平信號進(jìn)行采樣、放大并轉(zhuǎn)換為第五數(shù)字信號，所述第五數(shù)字信號返回主處理器。主處理器，將測試結(jié)果，即所述第五數(shù)字信號，傳輸?shù)斤@示終端中顯示，所述數(shù)字信號即為PDP芯片的該路功率輸入/輸出管腳的輸出拉電流參數(shù)。作為優(yōu)選，所述輸出灌電流測試為主處理器，通過數(shù)字邏輯模塊配置PDP芯片的工作模式為全低模式。主處理器，通過多路選擇開關(guān)切換，選擇PDP芯片的一路功率輸入/輸出管腳輸出的低電平信號，所述功率管腳測試模塊設(shè)有灌電流采樣電路，所述低電平信號經(jīng)多路選擇開關(guān)切換輸入到功率管腳測試模塊的灌電流采樣電路，所述多路選擇開關(guān)的切換由主處理器控制。功率管腳測試模塊的灌電流采樣電路對所述低電平信號進(jìn)行采樣、放大并轉(zhuǎn)換為第六數(shù)字信號，所述第六數(shù)字信號返回主處理器。主處理器，將測試結(jié)果，即所述第六數(shù)字信號，傳輸?shù)斤@示終端中顯示，所述數(shù)字信號即為PDP芯片的該路功率輸入/輸出管腳的輸出灌電流參數(shù)。作為優(yōu)選，所述輸入高/低電壓測試為主處理器，控制芯片供電模塊進(jìn)入供電狀態(tài)，配置芯片供電模塊輸出工作電源給 PDP芯片的電源管腳。主處理器，通過數(shù)字邏輯模塊配置PDP芯片的工作模式為全低到全高模式。功率管腳測試模塊設(shè)有電平轉(zhuǎn)換比較電路，主處理器，輸出測試信號，即第七數(shù)字電平信號到所述電平轉(zhuǎn)換比較電路，并設(shè)置電平轉(zhuǎn)換比較電路輸出比較高電平和比較低電平。主處理器，通過多路選擇開關(guān)切換，選擇PDP芯片的各路功率輸入/輸出管腳輸出的模擬電壓經(jīng)過多路選擇開關(guān)切換輸出到電平轉(zhuǎn)換比較電路當(dāng)所述模擬電壓高于比較高電平時，電平轉(zhuǎn)換比較電路輸出第一數(shù)值表示該功率輸入/輸出管腳輸出的模擬電壓為高電平；當(dāng)所述模擬電壓低于比較高電平，高于比較低電平時，電平轉(zhuǎn)換比較電路輸出第二數(shù)值表示該功率輸入/輸出管腳輸出的模擬電壓為不穩(wěn)態(tài)電平；當(dāng)所述模擬電壓低于比較低電平時，電平轉(zhuǎn)換比較電路輸出第三數(shù)值表示該功率輸入/輸出管腳輸出的模擬電壓為低電平，所述多路選擇開關(guān)的切換由主處理器控制。電平轉(zhuǎn)換比較電路將所述第一數(shù)值、第二數(shù)值或第三數(shù)值返回主處理器。主處理器，將測試結(jié)果，即所述第一數(shù)值、第二數(shù)值或第三數(shù)值，傳輸?shù)斤@示終端中顯示。本發(fā)明的有益效果是在測試驗(yàn)證過程中具有測試效率高、耗時短、精度高的優(yōu)點(diǎn)，同時重復(fù)使用率高，具有測試簡單、覆蓋率高的優(yōu)點(diǎn)，且自動測量不容易損壞器件，大大降低了測試成本。


圖1是本發(fā)明測試裝置實(shí)施例的結(jié)構(gòu)示意圖；圖2是本發(fā)明測試裝置實(shí)施例的測試工作流程圖；圖3是PDP芯片的內(nèi)部結(jié)構(gòu)示意圖。
具體實(shí)施例方式下面結(jié)合附圖和實(shí)施例對本發(fā)明進(jìn)行具體說明。本發(fā)明測試裝置實(shí)施例的結(jié)構(gòu)示意圖如圖1所示。該測試裝置和待測PDP芯片連接，對待測PDP芯片的輸入/輸出參數(shù)自動測試并存儲顯示測試結(jié)果。測試裝置包括顯示終端、主處理器、數(shù)字邏輯模塊、芯片供電模塊、多路選擇開關(guān)和功率管腳測試模塊。主處理器，通過使能線連接芯片供電模塊，控制芯片供電模塊進(jìn)入供電狀態(tài)，配置芯片供電模塊輸出工作電源給PDP芯片的電源管腳，即PDP芯片的低壓邏輯電源管腳VDL和高壓功率電源管腳VDH。芯片供電模塊包括數(shù)控電源電路、電流采樣電路和第一模數(shù)轉(zhuǎn)換器。數(shù)字邏輯模塊包括串行數(shù)據(jù)存儲單元和串行數(shù)據(jù)輸出單元。功率管腳測試模塊包括電平轉(zhuǎn)換比較電路、漏電流采樣電路、拉電流采樣電路、灌電流采樣電路、電容負(fù)載和第二模數(shù)轉(zhuǎn)換器。本發(fā)明實(shí)施例可用于進(jìn)行PDP芯片的靜態(tài)電流測試、工作電流測試、串行移位器功能測試、高壓漏電流測試、輸出拉電流測試、輸出灌電流測試、輸入高/低電壓測試中的一種或多種。測試工作流程圖如圖2所示。PDP芯片的工作模式配置如表1所示，1表示輸入高電平，0表示輸入低電平。全高模式表示為全部的96路功率輸入/輸出管腳D01-D096都為高電平狀態(tài)。全低模式表示為全部的96路功率輸入/輸出管腳D01-D096都為低電平狀態(tài)。高阻態(tài)模式為全部的96路功率輸入/輸出管腳D01-D096都為高阻狀態(tài)。傳輸模式表示為全部的96路功率輸入/輸出管腳D01-D096的輸出受時鐘信號控制管腳CLK和數(shù)據(jù)串行輸入管腳DA控制。表IPDP芯片的工作模式配置
權(quán)利要求
1.等離子掃描驅(qū)動芯片測試裝置，其特征在于包括主處理器、數(shù)字邏輯模塊、芯片供電模塊、多路選擇開關(guān)、功率管腳測試模塊和顯示終端，其中主處理器，連接芯片供電模塊，控制芯片供電模塊進(jìn)入供電狀態(tài)，配置芯片供電模塊輸出工作電源給PDP芯片的電源管腳；主處理器，通過數(shù)字邏輯模塊配置PDP芯片的工作模式；多路選擇開關(guān)，設(shè)有多路選擇開關(guān)輸入端連接PDP芯片的各功率輸入/輸出管腳，設(shè)有多路選擇開關(guān)輸出端連接功率管腳測試模塊，多路選擇開關(guān)在主處理器的控制下進(jìn)行切換，選擇PDP芯片的各功率輸入/輸出管腳進(jìn)入測試狀態(tài)；功率管腳測試模塊，對PDP芯片的各功率輸入/輸出管腳進(jìn)行測試，并將PDP芯片的各功率輸入/輸出管腳測試結(jié)果反饋給主處理器； 主處理器，將測試結(jié)果傳輸?shù)斤@示終端中顯示。
2.根據(jù)權(quán)利要求1所述的測試裝置，其特征在于所述測試裝置用于進(jìn)行PDP芯片的靜態(tài)電流測試、工作電流測試、串行移位器功能測試、高壓漏電流測試、輸出拉電流測試、輸出灌電流測試、輸入高/低電壓測試中的一種或多種。
3.根據(jù)權(quán)利要求2所述的測試裝置，其特征在于所述靜態(tài)電流測試為 主處理器，通過數(shù)字邏輯模塊配置PDP芯片的工作模式為高阻態(tài)模式；芯片供電模塊，對輸入PDP芯片的電源管腳的電流進(jìn)行采樣、放大并轉(zhuǎn)換為第一數(shù)字信號，芯片供電模塊將所述第一數(shù)字信號返回主處理器；主處理器，將測試結(jié)果，即所述第一數(shù)字信號，傳輸?shù)斤@示終端中顯示，所述第一數(shù)字信號即為PDP芯片的電源管腳的靜態(tài)電流參數(shù)。
4.根據(jù)權(quán)利要求2所述的測試裝置，其特征在于所述工作電流測試為 主處理器，通過數(shù)字邏輯模塊配置PDP芯片的工作模式為傳輸模式； 主處理器，通過數(shù)字邏輯模塊將時鐘信號輸入PDP芯片；主處理器，通過數(shù)字邏輯模塊將測試信號輸入PDP芯片的數(shù)據(jù)串行輸入管腳； 在PDP芯片輸入的時鐘信號的控制下，PDP芯片的各功率輸入/輸出管腳輸出的信號通過多路選擇開關(guān)的切換輸入到功率管腳測試模塊，所述功率管腳測試模塊設(shè)有電容負(fù)載， 所述PDP芯片的各功率輸入/輸出管腳輸出的信號分別驅(qū)動功率管腳測試模塊的各路電容負(fù)載，所述多路選擇開關(guān)的切換由主處理器控制；芯片供電模塊，對輸入PDP芯片的電源管腳的電流進(jìn)行采樣、放大并轉(zhuǎn)換為第二數(shù)字信號，芯片供電模塊將所述第二數(shù)字信號反饋給主處理器；主處理器，將測試結(jié)果，即所述第二數(shù)字信號，傳輸?shù)斤@示終端中顯示，所述第二數(shù)字信號即為PDP芯片的電源管腳的工作電流參數(shù)。
5.根據(jù)權(quán)利要求2所述的測試裝置，其特征在于所述串行移位器功能測試為 主處理器，通過數(shù)字邏輯模塊配置PDP芯片的工作模式為傳輸模式；主處理器，通過數(shù)字邏輯模塊將時鐘信號輸入PDP芯片；主處理器，通過數(shù)字邏輯模塊將第三數(shù)字信號輸入PDP芯片的數(shù)據(jù)串行輸入管腳； 在PDP芯片輸入的時鐘信號的控制下，經(jīng)過特定的時鐘周期，輸入到PDP芯片的數(shù)據(jù)串行輸入管腳的第三數(shù)字信號通過PDP芯片的數(shù)據(jù)串行輸出管腳輸出第三數(shù)字信號給數(shù)字邏輯模塊并反饋給主處理器；主處理器，對PDP芯片數(shù)據(jù)串行輸出管腳輸出的第三數(shù)字信號同串行輸入管腳輸入的第三數(shù)字信號對應(yīng)的位進(jìn)行比較得到測試結(jié)果，并將測試結(jié)果傳輸?shù)斤@示終端中顯示。
6.根據(jù)權(quán)利要求2所述的測試裝置，其特征在于所述高壓漏電流測試為主處理器，通過數(shù)字邏輯模塊配置PDP芯片的工作模式為高阻態(tài)模式；主處理器，控制芯片供電模塊輸出管腳功率電源，所述管腳功率電源通過多路選擇器切換提供給PDP芯片的其中一路功率輸入/輸出管腳，所述管腳功率電源輸入該路功率輸入/輸出管腳對應(yīng)的電流經(jīng)多路選擇開關(guān)切換提供給功率管腳測試模塊的漏電流采樣電路，所述多路選擇開關(guān)的切換由主處理器控制；功率管腳測試模塊設(shè)有漏電流采樣電路，所述漏電流采樣電路，對該路功率輸入/輸出管腳對應(yīng)的電流進(jìn)行采樣、放大并轉(zhuǎn)換為第四數(shù)字信號，轉(zhuǎn)換后的第四數(shù)字信號反饋給主處理器；主處理器，將測試結(jié)果，即所述第四數(shù)字信號，傳輸?shù)斤@示終端中顯示。
7.根據(jù)權(quán)利要求2所述的測試裝置，其特征在于所述輸出拉電流測試為主處理器，通過數(shù)字邏輯模塊配置PDP芯片的工作模式為全高模式；主處理器，通過多路選擇開關(guān)切換，選擇PDP芯片的一路功率輸入/輸出管腳輸出高電平信號，所述功率管腳測試模塊設(shè)有拉電流采樣電路，所述高電平信號經(jīng)多路選擇開關(guān)切換輸入到功率管腳測試模塊的拉電流采樣電路中，所述多路選擇開關(guān)的切換由主處理器控制；功率管腳測試模塊的拉電流采樣電路，對所述高電平信號進(jìn)行采樣、放大并轉(zhuǎn)換為第五數(shù)字信號，所述第五數(shù)字信號返回主處理器；主處理器，將測試結(jié)果，即所述第五數(shù)字信號，傳輸?shù)斤@示終端中顯示，所述數(shù)字信號即為PDP芯片的該路功率輸入/輸出管腳的輸出拉電流參數(shù)。
8.根據(jù)權(quán)利要求2所述的測試裝置，其特征在于所述輸出灌電流測試為主處理器，通過數(shù)字邏輯模塊配置PDP芯片的工作模式為全低模式；主處理器，通過多路選擇開關(guān)切換，選擇PDP芯片的一路功率輸入/輸出管腳輸出的低電平信號，所述功率管腳測試模塊設(shè)有灌電流采樣電路，所述低電平信號經(jīng)多路選擇開關(guān)切換輸入到功率管腳測試模塊的灌電流采樣電路，所述多路選擇開關(guān)的切換由主處理器控制；功率管腳測試模塊的灌電流采樣電路對所述低電平信號進(jìn)行采樣、放大并轉(zhuǎn)換為第六數(shù)字信號，所述第六數(shù)字信號返回主處理器；主處理器，將測試結(jié)果，即所述第六數(shù)字信號，傳輸?shù)斤@示終端中顯示，所述數(shù)字信號即為PDP芯片的該路功率輸入/輸出管腳的輸出灌電流參數(shù)。
9.根據(jù)權(quán)利要求2所述的測試裝置，其特征在于所述輸入高/低電壓測試為主處理器，控制芯片供電模塊進(jìn)入供電狀態(tài)，配置芯片供電模塊輸出工作電源給PDP 芯片的電源管腳；主處理器，通過數(shù)字邏輯模塊配置PDP芯片的工作模式為全低到全高模式或全高到全低模式；功率管腳測試模塊設(shè)有電平轉(zhuǎn)換比較電路，主處理器設(shè)置電平轉(zhuǎn)換比較電路輸出比較高電平和比較低電平；主處理器，通過多路選擇開關(guān)切換，選擇PDP芯片的各路功率輸入/輸出管腳輸出的模擬電壓經(jīng)過多路選擇開關(guān)切換輸出到電平轉(zhuǎn)換比較電路當(dāng)所述模擬電壓高于比較高電平時，電平轉(zhuǎn)換比較電路輸出第一數(shù)值表示該功率輸入/輸出管腳輸出的模擬電平為高電平；當(dāng)所述模擬電壓低于比較高電平，高于比較低電平時，電平轉(zhuǎn)換比較電路輸出第二數(shù)值表示該功率輸入/輸出管腳輸出的模擬電平為不穩(wěn)態(tài)電平；當(dāng)所述模擬電壓低于比較低電平時，電平轉(zhuǎn)換比較電路輸出第三數(shù)值表示該功率輸入/輸出管腳輸出的模擬電平為低電平，所述多路選擇開關(guān)的切換由主處理器控制；電平轉(zhuǎn)換比較電路將所述第一數(shù)值、第二數(shù)值或第三數(shù)值返回主處理器；主處理器，將測試結(jié)果，即所述第一數(shù)值、第二數(shù)值或第三數(shù)值，傳輸?shù)斤@示終端中顯示。
全文摘要
本發(fā)明公開了一種涉及集成電路測試領(lǐng)域的等離子掃描驅(qū)動芯片測試裝置，包括主處理器、數(shù)字邏輯模塊、芯片供電模塊、多路選擇開關(guān)、功率管腳測試模塊和顯示終端，可用于進(jìn)行PDP芯片的靜態(tài)電流測試、工作電流測試、串行移位器功能測試、高壓漏電流測試、輸出拉電流測試、輸出灌電流測試、輸入高/低電壓測試中的一種或多種。本發(fā)明在測試驗(yàn)證過程中具有測試效率高、耗時短、精度高的優(yōu)點(diǎn)，同時重復(fù)使用率高，具有測試簡單、覆蓋率高的優(yōu)點(diǎn)，且自動測量不容易損壞器件。大大降低了測試成本。
文檔編號G01R31/317GK102540058SQ20111046096
公開日2012年7月4日 申請日期2011年12月31日 優(yōu)先權(quán)日2011年12月31日
發(fā)明者符強(qiáng), 蔣登峰, 魏建中 申請人:杭州士蘭微電子股份有限公司