專利名稱：電壓檢測(cè)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路，特別是涉及一種電壓檢測(cè)電路(VD)。
背景技術(shù)：
在電壓檢測(cè)電路中，為節(jié)省面積，低壓報(bào)警電路和高壓報(bào)警電路往往共用一個(gè)電阻串，如圖1所示，為現(xiàn)有電壓檢測(cè)電路中的電阻檢測(cè)電路即電阻串的結(jié)構(gòu)示意圖。圖1中的電阻檢測(cè)電路由電阻Rl、R2、R3、R4、R5和R6串接于檢測(cè)電壓電源VO和地之間。電阻R1、R2、R3、R4、R5和R6對(duì)所述檢測(cè)電壓電源VO進(jìn)行分壓，各電阻連接處的分壓可以分別取出，如圖1中可以取出分壓Vl和分壓V2，將分壓Vl和分壓V2分別接入到后續(xù)的比較電路就能實(shí)現(xiàn)對(duì)所述檢測(cè)電壓電源VO的檢測(cè)。在現(xiàn)有電路中，同一電路中會(huì)同時(shí)包含有兩種工作電壓的器件，分別為高壓器件和低壓器件。以卡類應(yīng)用舉例，通常使用低壓1.8V器件，高壓5V器件的工藝。在電壓檢測(cè)中需要檢測(cè)高壓6V電壓，低壓1.5V電壓，檢測(cè)時(shí)，電壓檢測(cè)電路在高于6V時(shí)和低于1.5V時(shí)都會(huì)報(bào)警，而在6V和1.5V之間不會(huì)報(bào)警。如圖1所示，假設(shè)所述電阻Rl至R6都相同，則在當(dāng)所述檢測(cè)電壓電源W為6V時(shí)，所述分壓V2為IV，此時(shí)可以將所述分壓V2接入到后續(xù)的比較器中來(lái)檢測(cè)高壓是否超出范圍；當(dāng)所述檢測(cè)電壓電源VO為1.5V時(shí)，所述分壓Vl為IV，此時(shí)可以將所述分壓Vl接入到后續(xù)的比較器中來(lái)檢測(cè)低壓是否超出范圍。如果在同一個(gè)電壓檢測(cè)電路，對(duì)高壓和低壓分別都采用一個(gè)電阻檢測(cè)電路，則高壓和低壓檢測(cè)之間不會(huì)互相影響，但是這樣會(huì)大大增加電路在芯片上占用的面積，從而會(huì)使成本提高。為了減少電路的面積，現(xiàn)有一種方法是將對(duì)高壓和低壓的檢測(cè)共用一個(gè)電阻檢測(cè)電路，但是這種共用的方法有一個(gè)缺點(diǎn)是:如圖1所示，為了實(shí)現(xiàn)對(duì)低壓的檢測(cè)，必須將分壓Vi連接到后續(xù)用于對(duì)低壓進(jìn)行檢測(cè)的比較器中；為了實(shí)現(xiàn)對(duì)高壓的檢測(cè)，同時(shí)必須將同一電阻串的分壓V2連接到后續(xù)用于對(duì)高壓進(jìn)行檢測(cè)的比較器中。當(dāng)所述檢測(cè)電壓電源VO為低壓如1.5V時(shí)，分壓Vl為IV、分壓V2為0.25V，這兩個(gè)電壓值對(duì)后續(xù)的比較器正常工作沒(méi)有任何影響。當(dāng)所述檢測(cè)電壓電源VO為高壓如6V時(shí)，分壓Vl為4V、分壓V2為IV，雖然后續(xù)用于對(duì)高壓進(jìn)行檢測(cè)的比較器能正常工作，但是由于分壓Vl為4V，后續(xù)用于對(duì)低壓進(jìn)行檢測(cè)的比較器的工作電壓必須要大于4V時(shí)才能正常工作，即用于對(duì)低壓進(jìn)行檢測(cè)的比較器必須選用高壓如5V器件制作，而5V器件直接導(dǎo)致比較器速度慢，面積大。在需要快速低壓報(bào)警的場(chǎng)合只能使用兩串獨(dú)立的電阻串，但這樣又大量增加了面積。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種電壓檢測(cè)電路，能降低電路在芯片上的占用面積，并能在不增加功耗的情況下提高低壓報(bào)警的速度。為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種電壓檢測(cè)電路，包括一電阻檢測(cè)電路，所述電阻檢測(cè)電路由多個(gè)串聯(lián)的電阻組成、并連接于檢測(cè)電壓電源和地之間，所述檢測(cè)電壓電源為第一電壓電源或第二電壓電源，第一電壓要小于第二電壓；所述電阻檢測(cè)電路的串聯(lián)電阻對(duì)所述檢測(cè)電壓電源進(jìn)行分壓并取出兩個(gè)分壓分別作為第一電壓檢測(cè)端和第二電壓檢測(cè)端；所述第一電壓檢測(cè)端連接至一電壓保護(hù)電路；所述電壓保護(hù)電路包括:一工作電壓大于所述第二電壓的第一 NMOS管，所述第一 NMOS管的漏極和所述第一電壓檢測(cè)端相連，所述第一 NMOS管的柵極和一第一電壓電源相連；所述第一 NMOS管的源極連接至第一比較器的一個(gè)輸入端；所述第一比較器的另一輸入端接參考電壓，所述第一比較器的輸出端輸出第一電壓報(bào)警信號(hào)，所述第一比較器的工作電源接所述第一電壓電源。一晶體管串接結(jié)構(gòu)，所述晶體管串接結(jié)構(gòu)連接于所述第一 NMOS管的源極和地之間；所述晶體管串接結(jié)構(gòu)為由多個(gè)柵極和漏極短接的第二 PMOS管串聯(lián)起來(lái)的結(jié)構(gòu)、且所述第二 PMOS管的個(gè)數(shù)滿足各所述第二 PMOS管的閾值電壓之和大于所述第一電壓電源和所述第一 NMOS管的閾值電壓的差；或者，所述晶體管串接結(jié)構(gòu)為由多個(gè)柵極和漏極短接的第三NMOS管串聯(lián)起來(lái)的結(jié)構(gòu)、且所述第三NMOS管的個(gè)數(shù)滿足各所述第三NMOS管的閾值電壓之和大于所述第一電壓電源和所述第一 NMOS管的閾值電壓的差。所述第二電壓檢測(cè)端連接至第二比較器的一個(gè)輸入端；所述第二比較器的另一輸入端接所述參考電壓，所述第二比較器的輸出端輸出第二電壓報(bào)警信號(hào)；所述第二比較器的工作電源接所述第一電壓電源。本發(fā)明具有如下有益效果:1、本發(fā)明通過(guò)設(shè)置一電壓保護(hù)電路，能夠?qū)崿F(xiàn)對(duì)兩個(gè)不同的電壓電源進(jìn)行檢測(cè)時(shí)共用同一個(gè)電阻檢測(cè)電路，從而能大大縮小電路面積。2、本發(fā)明通過(guò)設(shè)置一電壓保護(hù)電路，能夠?qū)崿F(xiàn)在檢測(cè)電壓電源為較高的第二電壓時(shí)，使第一電壓檢測(cè)端的較高分壓得到泄放，從而使較低的第一電壓的第一比較器能夠采用低壓器件制作，從而能提供低壓報(bào)警速度并進(jìn)一步的減少電路面積。


下面結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明:圖1是現(xiàn)有電壓檢測(cè)電路中的電阻檢測(cè)電路的結(jié)構(gòu)示意圖；圖2是本發(fā)明實(shí)施例電壓檢測(cè)電路的結(jié)構(gòu)示意圖。
具體實(shí)施例方式如圖2所示，是本發(fā)明實(shí)施例電壓檢測(cè)電路的結(jié)構(gòu)示意圖。本發(fā)明實(shí)施例電壓檢測(cè)電路包括:一電阻檢測(cè)電路，所述電阻檢測(cè)電路由多個(gè)串聯(lián)的電阻組成、并連接于檢測(cè)電壓電源和地之間，所述檢測(cè)電壓電源為第一電壓電源vpwr或第二電壓電源vpwr5，第一電壓要小于第二電壓，即第一電壓為低壓，第二電壓為高壓，低壓如1.8V是供應(yīng)給低壓器件，高壓如5V是供應(yīng)給高壓器件。所述電阻檢測(cè)電路的串聯(lián)電阻對(duì)所述檢測(cè)電壓電源進(jìn)行分壓并取出兩個(gè)分壓分別作為第一電壓檢測(cè)端netl和第二電壓檢測(cè)端neth ;圖2中共示意出了 6個(gè)串聯(lián)的電阻值相同的電阻11、12、13、14、15和16，實(shí)際電路中電阻的數(shù)量和電阻值能夠變化，但要滿足使從第一電壓檢測(cè)端netl輸出的分壓能夠用于后續(xù)的對(duì)第一電壓電源vpwr即低壓電源的檢測(cè)，使從第二電壓檢測(cè)端neth輸出的分壓能夠用于后續(xù)的對(duì)第二電壓電源vpwr5即高壓電源的檢測(cè)。在本發(fā)明實(shí)施例中，當(dāng)所述檢測(cè)電壓電源為第一電壓電源vpwr且值為1.5V時(shí)，所述第一電壓檢測(cè)端netl輸出的分壓為IV ;當(dāng)所述檢測(cè)電壓電源為第二電壓電源vpwr5且值為6V時(shí)，所述第二電壓檢測(cè)端neth輸出的分壓為IV、同時(shí)所述第一電壓檢測(cè)端netl輸出的分壓為4V。所述第一電壓檢測(cè)端netl連接至一電壓保護(hù)電路；所述電壓保護(hù)電路包括:一工作電壓大于所述第二電壓的第一 NMOS管I，在本發(fā)明實(shí)施例中所述第一 NMOS管I采用工作電壓為5V的Native NMOS器件。所述第一 NMOS管I的漏極和所述第一電壓檢測(cè)端netl相連,所述第一 NMOS管I的柵極和一第一電壓電源vpwr相連；所述第一 NMOS管I的源極連接至第一比較器5的一個(gè)輸入端；所述第一比較器5的另一輸入端接參考電壓Vref，所述第一比較器5的輸出端LVIOUT輸出第一電壓報(bào)警信號(hào)，所述第一比較器5的工作電源接所述第一電壓電源vpwr。本發(fā)明實(shí)施例中參考電壓Vref設(shè)置為IV。一晶體管串接結(jié)構(gòu)，所述晶體管串接結(jié)構(gòu)連接于所述第一 NMOS管I的源極和地之間；所述晶體管串接結(jié)構(gòu)為由多個(gè)柵極和漏極短接的第二 PMOS管3串聯(lián)起來(lái)的結(jié)構(gòu)、且所述第二 PMOS管3的個(gè)數(shù)滿足各所述第二 PMOS管3的閾值電壓之和大于所述第一電壓電源vpwr和所述第一 NMOS管I的閾值電壓的差；或者，所述晶體管串接結(jié)構(gòu)為由多個(gè)柵極和漏極短接的第三NMOS管4串聯(lián)起來(lái)的結(jié)構(gòu)、且所述第三NMOS管4的個(gè)數(shù)滿足各所述第三NMOS管4的閾值電壓之和大于所述第一電壓電源vpwr和所述第一 NMOS管I的閾值電壓的差。所述第二電壓檢測(cè)端neth連接至第二比較器2的一個(gè)輸入端；所述第二比較器2的另一輸入端接所述參考電壓Vref，所述第二比較器2的輸出端HVIOUT輸出第二電壓報(bào)警信號(hào)；所述第二比較器2的工作電源接所述第一電壓電源vpwr。本發(fā)明實(shí)施例電壓檢測(cè)電路的工作原理如下:1、當(dāng)?shù)蛪簣?bào)警時(shí)，如當(dāng)所述檢測(cè)電壓電源為第一電壓電源vpwr且值為1.5V時(shí)會(huì)低壓報(bào)警，此時(shí)，所述第一電壓檢測(cè)端netl輸出的分壓為IV，所述第一 NMOS管I即5VNATIVE NMOS管能夠正常傳輸該模擬電壓IV，而所述晶體管串接結(jié)構(gòu)的多個(gè)晶體管即所述第二 PMOS管3、或所述第三NMOS管4的閾值的和要大于基準(zhǔn)電壓vref，所以所述晶體管串接結(jié)構(gòu)不會(huì)導(dǎo)通從而不會(huì)導(dǎo)致電流到地的通路。所以最后所述第一電壓檢測(cè)端netl輸出的電壓能夠正常的輸出到所述第一比較器5進(jìn)行比較，從而能得到第一電壓報(bào)警信號(hào)即低壓報(bào)警信號(hào)。2、當(dāng)高壓報(bào)警時(shí)，如當(dāng)所述檢測(cè)電壓電源為第二電壓電源vpWr5且值為6V時(shí)會(huì)產(chǎn)生高壓報(bào)警，此時(shí)，所述第二電壓檢測(cè)端neth輸出的分壓為IV、同時(shí)所述第一電壓檢測(cè)端netl輸出的分壓為4V。所述第二電壓檢測(cè)端neth輸出的電壓能夠正常的輸出到所述第二比較器2進(jìn)行比較，從而能得到第二電壓報(bào)警信號(hào)即高壓報(bào)警信號(hào)。而通過(guò)電壓保護(hù)電路的設(shè)置，能夠避免所述第一電壓檢測(cè)端netl輸出的4V分壓對(duì)所述第一比較器5的影響。原因?yàn)?所述第一電壓檢測(cè)端netl的4V電壓會(huì)使所述第一比較器5的輸入端netl2的電壓升高，從而導(dǎo)致所述NATIVE NMOS管I的關(guān)斷。所述晶體管串接結(jié)構(gòu)組成的對(duì)地通路中也形成高阻，即所述第一電壓檢測(cè)端netl的4V電壓通過(guò)NATIVE NMOS管I和所述晶體管串接結(jié)構(gòu)的兩個(gè)高阻分壓產(chǎn)生所述第一比較器5的輸入端netl2的電壓，當(dāng)輸入端netl2的電壓越高，則NATIVE NMOS管I形成的高阻阻值越高，所述晶體管串接結(jié)構(gòu)形成的高阻的阻值越低，并最終形成平衡，從而把輸入端netl2鉗位在2V以下，并在所述晶體管串接結(jié)構(gòu)上只有納安級(jí)的漏電。以上通過(guò)具體實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，但這些并非構(gòu)成對(duì)本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種電壓檢測(cè)電路，包括一電阻檢測(cè)電路，所述電阻檢測(cè)電路由多個(gè)串聯(lián)的電阻組成、并連接于檢測(cè)電壓電源和地之間，所述檢測(cè)電壓電源為第一電壓電源或第二電壓電源，第一電壓要小于第二電壓；所述電阻檢測(cè)電路的串聯(lián)電阻對(duì)所述檢測(cè)電壓電源進(jìn)行分壓并取出兩個(gè)分壓分別作為第一電壓檢測(cè)端和第二電壓檢測(cè)端；在其特征在于:所述第一電壓檢測(cè)端連接至一電壓保護(hù)電路；所述電壓保護(hù)電路包括: 一工作電壓大于所述第二電壓的第一 NMOS管，所述第一 NMOS管的漏極和所述第一電壓檢測(cè)端相連，所述第一 NMOS管的柵極和一第一電壓電源相連；所述第一 NMOS管的源極連接至第一比較器的一個(gè)輸入端；所述第一比較器的另一輸入端接參考電壓，所述第一比較器的輸出端輸出第一電壓報(bào)警信號(hào)，所述第一比較器的工作電源接所述第一電壓電源； 一晶體管串接結(jié)構(gòu)，所述晶體管串接結(jié)構(gòu)連接于所述第一 NMOS管的源極和地之間；所述晶體管串接結(jié)構(gòu)為由多個(gè)柵極和漏極短接的第二 PMOS管串聯(lián)起來(lái)的結(jié)構(gòu)、且所述第二PMOS管的個(gè)數(shù)滿足各所述第二 PMOS管的閾值電壓之和大于所述第一電壓電源和所述第一NMOS管的閾值電壓的差；或者，所述晶體管串接結(jié)構(gòu)為由多個(gè)柵極和漏極短接的第三NMOS管串聯(lián)起來(lái)的結(jié)構(gòu)、且所述第三NMOS管的個(gè)數(shù)滿足各所述第三NMOS管的閾值電壓之和大于所述第一電壓電源和所述第一 NMOS管的閾值電壓的差。
2.按權(quán)利要求1所述的電壓檢測(cè)電路，其特征在于:所述第二電壓檢測(cè)端連接至第二比較器的一個(gè)輸入端；所述第二比較器的另一輸入端接所述參考電壓，所述第二比較器的輸出端輸出第二電壓報(bào)警信號(hào)；所述第二比較器的工作電源接所述第一電壓電源。
全文摘要
本發(fā)明公開(kāi)了一種電壓檢測(cè)電路，能用于檢測(cè)較低的第一電壓電源和較高的第二電壓電源，高低電壓電源的檢測(cè)電路共用同一電阻檢測(cè)電路，電阻檢測(cè)電路分出的第一電壓檢測(cè)端和一電壓保護(hù)電路連接后再接到后續(xù)的第一比較器。電壓保護(hù)電路包括一高電壓的第一NMOS管以及由多個(gè)二極管接法的MOS管串接成的晶體管串接結(jié)構(gòu)。在高壓報(bào)警時(shí)，電壓保護(hù)電路能使第一電壓檢測(cè)端的高壓得到泄放并使輸入到第一比較器的電壓箝位在一低電壓，能使第一比較器采用低壓器件制作，從而能提高低壓報(bào)警速度并減少電路面積。本發(fā)明通過(guò)共用同一個(gè)電阻檢測(cè)電路，也能進(jìn)一步的大大縮小電路面積。
文檔編號(hào)G01R19/00GK103091526SQ201110344170
公開(kāi)日2013年5月8日 申請(qǐng)日期2011年11月4日 優(yōu)先權(quán)日2011年11月4日
發(fā)明者唐成偉 申請(qǐng)人:上海華虹Nec電子有限公司