專利名稱：半導(dǎo)體芯片的測試結(jié)構(gòu)及應(yīng)用于測量電介質(zhì)特性的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體芯片的測試結(jié)構(gòu)及應(yīng)用此結(jié)構(gòu)的特性測量方法，尤其涉及測量半導(dǎo)體芯片中低介電常數(shù)電介質(zhì)的電特性的測試結(jié)構(gòu)及應(yīng)用此結(jié)構(gòu)的特性測量方法。
背景技術(shù)：
半導(dǎo)體集成電路工業(yè)蓬勃發(fā)展，集成電路材料的技術(shù)演進(jìn)造就了集成電路的世代交替，新的集成電路世代擁有更小的體積，更復(fù)雜的電路架構(gòu)。然而這些進(jìn)步同時(shí)也使得集成電路制造工藝的復(fù)雜度顯著提升。因此為了實(shí)現(xiàn)集成電路的微縮，集成電路制造工藝的發(fā)展也是必然的趨勢。集成電路的演進(jìn)的路上，功能密度(functional density)，即每個(gè)芯片區(qū)域內(nèi)相互連接的元件數(shù)量，大致隨著幾何結(jié)構(gòu)(geometry size，例如制造工藝可實(shí)現(xiàn)元件或?qū)Ь€的最小極限)的縮小而增加，上述的尺寸微縮提供了更佳的產(chǎn)能效率以及降低制造成本等優(yōu)點(diǎn)。而隨著半導(dǎo)體元件的尺寸持續(xù)微縮，精確的測量半導(dǎo)體元件內(nèi)部各個(gè)部分的難度又更加提高。例如我們希望可以取得位于集成電路內(nèi)的一低介電常數(shù)電介質(zhì)(Iow-K dielectric)的電特性以及機(jī)械特性，以預(yù)測該電介質(zhì)產(chǎn)生裂隙(crack)的時(shí)間點(diǎn)以及位置。然而，由于集成電路以及內(nèi)部元件的尺寸微縮，現(xiàn)有的機(jī)械特性及電特性測量必須在集成電路封裝完成后才能執(zhí)行。如此一來需要耗費(fèi)大量的檢測時(shí)間以及額外的資源，造成成本上的負(fù)擔(dān)。因此，現(xiàn)有的測量低介電常數(shù)電介質(zhì)的方法雖然可以獲得其應(yīng)有功效，但并非在各方面都能達(dá)到令人滿意的效率。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提出一種測試結(jié)構(gòu)用于測量一尚未封裝的半導(dǎo)體芯片，包括一施力部件與該半導(dǎo)體芯片的一內(nèi)連線結(jié)構(gòu)耦接，可操控該施力部件以施加一力于該半導(dǎo)體芯片之上；以及一第一以及一第二測試部分與該內(nèi)連線結(jié)構(gòu)耦接，該第一以及第二測試部分為可操控，用以測量該內(nèi)連線結(jié)構(gòu)中一預(yù)定區(qū)域相關(guān)的一電性效能；其中該第一以及第二測試部分為可操控，于施加該力于該半導(dǎo)體芯片時(shí)測量該電性效能。本發(fā)明另提出一裝置包括一測試結(jié)構(gòu)，該測試結(jié)構(gòu)施加一機(jī)械力于一尚未封裝的半導(dǎo)體元件中一特定區(qū)域，該機(jī)械力隨著時(shí)間變化；測量該特定區(qū)域一電性參數(shù)因受該機(jī)械力影響而產(chǎn)生的一變化值；以及根據(jù)該變化值決定該區(qū)域內(nèi)一缺陷(defect)的發(fā)生。該缺陷包括一碎裂缺陷(cracking defect)。本發(fā)明還提出一測量半導(dǎo)體元件電介質(zhì)特性的方法，包括施加一機(jī)械力于一尚未封裝的半導(dǎo)體元件中的一電介質(zhì)部分；當(dāng)該機(jī)械力正在施加的同時(shí)，測量該電介質(zhì)部分的一電性參數(shù)；以及根據(jù)該測量，對該電介質(zhì)部分進(jìn)行一特性分析。根據(jù)一實(shí)施例，其中該特性分析包括根據(jù)該電性參數(shù)的一測量值的一變化，決定該電介質(zhì)部分內(nèi)產(chǎn)生一缺陷的情形；以及紀(jì)錄該缺陷產(chǎn)生時(shí)施加的力值。
上述的測量半導(dǎo)體元件電介質(zhì)特性的方法，其中該電介質(zhì)部分為一低介電常數(shù)材料，位于該半導(dǎo)體元件的一內(nèi)連線結(jié)構(gòu)中；以及該缺陷包括一碎裂缺陷(cracking defect)ο本發(fā)明揭示的各種測試結(jié)構(gòu)的實(shí)施例提供數(shù)項(xiàng)優(yōu)點(diǎn)。其中一項(xiàng)優(yōu)勢為電性參數(shù)可在施加拉力以于半導(dǎo)體元件內(nèi)產(chǎn)生裂化的同時(shí)測量電性參數(shù)。根據(jù)測量的結(jié)果，可精確的獲知裂化發(fā)生的時(shí)機(jī)，電性參數(shù)產(chǎn)生驟變時(shí)即為裂化產(chǎn)生的瞬間。相較之下，檢測裂化的先前技術(shù)需要測量半導(dǎo)體元件內(nèi)形變的程度，缺乏效率及可靠度。另一優(yōu)點(diǎn)為所揭示的實(shí)施例具有在半導(dǎo)體芯片未封裝前即可得知裂化現(xiàn)象。因此，測試結(jié)構(gòu)可配置于制造過程中各個(gè)階段，并可以將探知裂化現(xiàn)象發(fā)生的區(qū)域縮小，例如，于一特定的金屬層內(nèi)。再者，在封裝結(jié)構(gòu)完成前即確認(rèn)裂化現(xiàn)象將可達(dá)到節(jié)省成本的效
: O


本發(fā)明所揭示的內(nèi)容可通過附圖配合以下詳細(xì)說明以利于理解。應(yīng)注意，以實(shí)際的工業(yè)應(yīng)用而言，所揭示的各種并非局限于附圖所揭示的比例。事實(shí)上各種結(jié)構(gòu)造型的比例特征可以任意增減。圖1顯示根據(jù)本發(fā)明所揭示的多種實(shí)施例中測量一半導(dǎo)體元件的方法流程圖。圖2顯示一圖表，用以對測量如圖1中步驟11的半導(dǎo)體元件內(nèi)電介質(zhì)材料的電特性與機(jī)械特性的方法進(jìn)行圖解。圖3-圖5顯示一實(shí)施例中測量半導(dǎo)體元件內(nèi)一介電材料的電特性與機(jī)械特性示意圖。圖6A與圖6B分別為另一實(shí)施例中可以圖1方法實(shí)施的多種測試結(jié)構(gòu)的側(cè)向剖面示意圖以及平面示意圖。圖7A-圖7H為可以圖1方法實(shí)施的多種傳輸線類型的側(cè)向剖面示意圖以及平面示意圖。上述附圖中的附圖標(biāo)記說明如下11 方法 13、15、17 步驟50 圖表 60-62 曲線70 X軸 71 Y軸80,81 時(shí)間點(diǎn)100A、100B、100C 測試結(jié)構(gòu)110 施力部件 111-113 測試焊盤114 測試導(dǎo)線 130 內(nèi)連線結(jié)構(gòu)140 金屬線 141 金屬線150 連通孔或?qū)щ娊Y(jié)構(gòu) 160 介電材料180 施力部件 190 施力部件200 測試結(jié)構(gòu) 210-214 測試焊盤220-222 施力部件 230 內(nèi)連線結(jié)構(gòu)240、241 金屬導(dǎo)線
250、251 連通孔或?qū)щ娊Y(jié)構(gòu)260 低介電常數(shù)介電材料300A-300D 內(nèi)連線結(jié)構(gòu)320 -、信號線321 ‘ 接地線
330 -、信號線331 ‘ 接地線
340 -、信號線341 ‘ 接地線
350 -、信號線351 ‘ 接地線
352 -、接地線
具體實(shí)施例方式應(yīng)理解以下所揭示的內(nèi)容提供多種不同的實(shí)施例以及范例，以實(shí)現(xiàn)各種不同的發(fā)明特征。特定范例的方式及部件將于以下內(nèi)容中敘明，以簡明的揭示本發(fā)明。這些揭示的內(nèi)容僅作為參考范例之用，并未有局限專利保護(hù)范圍之意。再者，其中若有一第一物件形成于一第二物件之上的敘述，則包括第一物件與第二物件形成直接接觸的情形，也包括第一物件與第二物件之間，尚有額外物件形成于兩者之間，因此第一物件與第二物件并未直接接觸。說明書中各種圖形為了簡潔說明，可能經(jīng)過尺寸及形狀的調(diào)整。圖1所示為根據(jù)本發(fā)明所揭示的各種實(shí)施例中測試一半導(dǎo)體元件的一方法11的流程圖。由圖1所示，該方法11由步驟13開始，施加一機(jī)械力于一尚未封裝的半導(dǎo)體元件中一電介質(zhì)部分，方法11接著進(jìn)行步驟15，當(dāng)施加機(jī)械力的同時(shí)測量電介質(zhì)部分的電性參數(shù)。方法11接著進(jìn)行步驟17，根據(jù)測量的結(jié)果分析該電介質(zhì)部分的特性。圖2為一圖表50，用以圖解測量如圖1中步驟11的半導(dǎo)體元件內(nèi)電介質(zhì)材料的電特性與機(jī)械特性的方法(例如一低介電常數(shù)材料)。圖表50包括三個(gè)曲線60、61與62，分別代表一組不同的電介質(zhì)材料測量結(jié)果，曲線60至62分別根據(jù)X軸70與Y軸71標(biāo)示于圖中。X軸70表示從測量開始經(jīng)過的時(shí)間；Y軸71對曲線60、61與62分別表示不同的參數(shù)。具體而言，對曲線60而言Y軸71代表一施加于半導(dǎo)體元件上的拉力量，對曲線61而言Y軸71則代表半導(dǎo)體元件的變形程度，對曲線62而言Y軸71則代表半導(dǎo)體元件的電性參數(shù)。更詳述之，當(dāng)施加一機(jī)械力于該半導(dǎo)體元件(如測試芯片)之上時(shí)，半導(dǎo)體元件的一個(gè)或多個(gè)電性參數(shù)同步的被測量。于一實(shí)施例中，一隨著時(shí)間增加的機(jī)械拉力可被施加， 以于半導(dǎo)體元件內(nèi)產(chǎn)生壓力，并產(chǎn)生裂化(cracking)，微裂化(micro-cracking)，或是裂隙(cracks)。此隨著時(shí)間增加的機(jī)械拉力以曲線60表示之。同時(shí)，當(dāng)相同的半導(dǎo)體元件被施加外力的同時(shí)進(jìn)行電性測量。這些電性測量可包括電性參數(shù)如電容値、電阻値、漏電流値以及閃爍噪聲的粹取。這些電性參數(shù)的特性以曲線62表示之。如圖2所示，當(dāng)拉力(以曲線60表示之)逐漸增加時(shí)，半導(dǎo)體元件逐漸開始變形 (以曲線61表示之)；而電性參數(shù)(以曲線62表示之)也可能逐漸變化。于一實(shí)施例中， 進(jìn)行測量的目的之一為決定半導(dǎo)體元件何時(shí)會發(fā)生潛在的裂化。例如大約施加多少的拉力會造成裂化現(xiàn)象。然而，當(dāng)裂化發(fā)生時(shí)，變形的程度一般而言不會有急遽且明顯的變化，如較為平滑的曲線61所示。曲線60則于時(shí)間點(diǎn)80時(shí)顯示一相對急遽的變化，但這個(gè)急遽的變化通常發(fā)生于裂化產(chǎn)生之后，也就是說裂化實(shí)際產(chǎn)生的時(shí)機(jī)是時(shí)間點(diǎn)81。換言之，發(fā)生于時(shí)間點(diǎn)81時(shí)半導(dǎo)體元件內(nèi)的裂化導(dǎo)致半導(dǎo)體元件的結(jié)構(gòu)完整性受到削弱。當(dāng)拉力隨著時(shí)間逐漸增加時(shí)，結(jié)構(gòu)的完整性受到更嚴(yán)重的弱化，直到時(shí)間點(diǎn)80時(shí)半導(dǎo)體元件內(nèi)產(chǎn)生剝落 (delamination)現(xiàn)象。剝落現(xiàn)象使半導(dǎo)體元件更容易因受拉力而分離。因此，曲線60過了時(shí)間點(diǎn)80之后便開始下降。根據(jù)以上的論點(diǎn)，可知不論拉力(曲線60)或是變形程度(曲線61)都沒辦法確切的獲得裂化發(fā)生的時(shí)間點(diǎn)。為解決此問題，本發(fā)明使用電性參數(shù)的變化來決定裂化產(chǎn)生的起始時(shí)間。如圖2所示，由于裂化現(xiàn)象的發(fā)生，曲線62于時(shí)間點(diǎn)81經(jīng)歷一明顯且急遽的變化。此現(xiàn)象部分歸因于當(dāng)半導(dǎo)體元件內(nèi)裂化現(xiàn)象一發(fā)生時(shí)，電性系數(shù)會產(chǎn)生急遽的變化。 例如，裂化可能導(dǎo)致漏電流突然增加。因此，電性系數(shù)的測量(曲線62)可用以快速得知裂化首次產(chǎn)生的時(shí)機(jī)。再者，于時(shí)間點(diǎn)81所施加的拉力値(曲線60)也已紀(jì)錄。此拉力値即被認(rèn)為是造成半導(dǎo)體元件裂化產(chǎn)生的拉力大小。圖3為根據(jù)一實(shí)施例繪制的簡化后的一測試結(jié)構(gòu)100A的剖面示意圖。測試結(jié)構(gòu) 100A可用于當(dāng)施加一機(jī)械力于半導(dǎo)體元件時(shí)，測量該半導(dǎo)體元件的電特性。測試結(jié)構(gòu)100A 包括一施力部件110，測試焊盤111-113，以及測試導(dǎo)線114。施力部件110的實(shí)施例可包括一接合線(bonding wire)以及包括一金屬材料，如銅、鋁或金。施力部件110可與一外部裝置耦合，該外部裝置施加一拉力于施力部件110以施加拉力于與半導(dǎo)體元件耦合處下方的部分。半導(dǎo)體元件可為處于封裝前制造階段中的一測試芯片或一產(chǎn)品芯片。測試焊盤111至113分別可包括一導(dǎo)電材料，例如銅、鋁或金。于一實(shí)施例中，測試焊盤111至113為連結(jié)焊盤。于另一實(shí)施例中，測試焊盤111至113可為探針卡金屬焊盤(probe card metal pad)或是凸塊下金屬焊盤(under-bump metal pad)。測試焊盤 112 與施力部件110耦合。測試焊盤111與113可各自與外部儀器耦合，可施加如電壓或電流等電信號于測試焊盤111與113上。測試焊盤111至113可包含各種形狀，如近似方形、近似四邊形、多邊形或是近似圓形。耦合至施力部件110的外部元件與儀器以及測試焊盤111與113為了簡化圖示， 并未精確的描繪。但應(yīng)可理解上述部件也可被視為測試結(jié)構(gòu)100A的一部分。測試焊盤111至113皆與該半導(dǎo)體元件中內(nèi)連線結(jié)構(gòu)130的一部分耦合。內(nèi)連線結(jié)構(gòu)130可包括多個(gè)金屬層，分別包括多個(gè)不同的內(nèi)連線結(jié)構(gòu)，也可稱之為金屬線。不同金屬層的金屬線通過連通孔(via)或?qū)щ娊佑|互相耦合。以附圖為例，金屬線140與141的設(shè)計(jì)顯示于圖3。金屬線140至141屬于不同的金屬層，通過一連通孔或?qū)щ娊佑|150互相華禹合。內(nèi)連線結(jié)構(gòu)130也包括一介電材料160將各個(gè)金屬線、連通孔與導(dǎo)電接觸分別隔離。于一實(shí)施例中，介電材料160包括一低介電常數(shù)材料。低介電常數(shù)材料是一種介電常數(shù)低于二氧化硅(約為4)的材料。例如，低介電常數(shù)材料可包括氟化非晶態(tài)碳 (fluorinated silica glass，F(xiàn)SG)，慘氮二氧化娃(carbon doped silicon oxide)，漂鉆石 (Black Diamond ，Applied Materials，加州圣克拉拉市)，干凝膠(Xerogel)，非晶氟碳(amorphous fluorinated carbon)，聚對二甲苯(Parylene)，苯環(huán)，SiLK(Dow material， 密西根州米德蘭市)，聚酰亞胺(polyimide)及/或其他材料。
如圖3所示，測試導(dǎo)線114連接至測試焊盤111及113，并且由內(nèi)連線結(jié)構(gòu)130中一特定或預(yù)定的區(qū)域內(nèi)多數(shù)的金屬層形成連結(jié)。這個(gè)特定或預(yù)定的區(qū)域是欲測量低介電常數(shù)的區(qū)域。當(dāng)電信號(如電壓)被施加于測試焊盤111以及113，可準(zhǔn)確的測量到測試導(dǎo)線114的電阻值。當(dāng)施加測試電信號時(shí)，一持續(xù)增加的機(jī)械力也施加于施力部件110以及測試焊盤112，將它們拉往遠(yuǎn)離內(nèi)連線結(jié)構(gòu)130的方向。也可對施力部件110施加一與內(nèi)連線結(jié)構(gòu)130平行的機(jī)械力。參照圖2以及以上相關(guān)討論，當(dāng)機(jī)械拉力隨著時(shí)間增加，微裂隙(或裂化)可能開始出現(xiàn)于內(nèi)連線結(jié)構(gòu)130內(nèi)的介電材料160。當(dāng)裂化發(fā)生時(shí)，通過接觸焊盤111及113所測量的沿著測試導(dǎo)線114的電阻值可能隨之改變，可能是電阻值產(chǎn)生一急遽的變化。此急遽的電阻值變化會被耦合至測試焊盤111與113的儀器所檢測，因此測試結(jié)構(gòu)IlOA被辨識出發(fā)生裂化現(xiàn)象。而裂化現(xiàn)象發(fā)生時(shí)所施加的機(jī)械拉力也被紀(jì)錄，并認(rèn)定為是造成介電材料內(nèi)部裂化的力值。如此一來，便可以在剝落現(xiàn)象發(fā)生前便獲知測試結(jié)構(gòu)IlOA產(chǎn)生裂化。應(yīng)可理解包括內(nèi)連線結(jié)構(gòu)130的半導(dǎo)體元件此時(shí)尚未封裝。換言之，此半導(dǎo)體元件測試于芯片階段進(jìn)行。內(nèi)連線結(jié)構(gòu)130本身可能尚未制造完成。事實(shí)上，測試焊盤111 至113可能僅與內(nèi)連線結(jié)構(gòu)130中多個(gè)中介金屬層之一耦合，此時(shí)內(nèi)連線結(jié)構(gòu)130仍處于制造階段。例如，內(nèi)連線結(jié)構(gòu)130可被設(shè)計(jì)為包括十層金屬層。當(dāng)?shù)谖褰饘賹又圃焱瓿珊笄以诘诹饘賹娱_始制造前，測試結(jié)構(gòu)100A可耦合并測量介電材料160的機(jī)械特性與電特性。另一范例中，所有的十層金屬層均被制造完成，但半導(dǎo)體元件仍尚未被封裝。該測試結(jié)構(gòu)100A仍可用于此階段以檢測裂化。圖4為根據(jù)另一實(shí)施例中測試結(jié)構(gòu)100B經(jīng)簡化過后的剖面示意圖。測試結(jié)構(gòu)100B 與圖3中的測試結(jié)構(gòu)100A相似，為了方便比較，兩者相同的元素以相同的符號表示之。測試結(jié)構(gòu)100B與測試結(jié)構(gòu)100A不同之處在于測試結(jié)構(gòu)100B使用焊料球體(solder ball)作為施力部件180，而非接合線。如此一來，測試結(jié)構(gòu)IlOB便可相容于倒裝芯片技術(shù)(flip-flop technology)。測試結(jié)構(gòu)IlOB的功能與測試結(jié)構(gòu)IlOA類似，可準(zhǔn)確的測量尚未封裝的半導(dǎo)體元件中內(nèi)連線結(jié)構(gòu)130的裂化現(xiàn)象。圖5為根據(jù)另一實(shí)施例中測試結(jié)構(gòu)100C經(jīng)簡化過后的剖面示意圖。測試結(jié)構(gòu)100C 與圖3中的測試結(jié)構(gòu)100A相似，為了方便比較，兩者相同的元素以相同的符號表示之。測試結(jié)構(gòu)100C與測試結(jié)構(gòu)100A不同之處在于測試結(jié)構(gòu)100C使用銅凸塊(copper bump)作為施力部件190，而非接合線。如此一來，測試結(jié)構(gòu)100C可以可相容于倒裝芯片技術(shù)(flip-flop technology)。測試結(jié)構(gòu)100C的功能與測試結(jié)構(gòu)100A類似，可準(zhǔn)確的測量尚未封裝的半導(dǎo)體元件中內(nèi)連線結(jié)構(gòu)130的裂化現(xiàn)象。圖6A為根據(jù)另一實(shí)施例中測試結(jié)構(gòu)200經(jīng)簡化過后的剖面示意圖，而圖6B為根據(jù)另一實(shí)施例中測試結(jié)構(gòu)200經(jīng)簡化過后的平面示意圖。測試結(jié)構(gòu)200包括測試焊盤210 至214以及施力部件220至222。測試焊盤210至214與圖3至圖5中的測試焊盤111至 113相同。測試結(jié)構(gòu)200也可包括耦合至施力部件220至222以及測試焊盤210與214的外部元件及儀器。為了簡潔表示，這些外部元件及儀器并未特別示出。施力部件220至222與施力部件110(圖3)、180(圖4)或190(圖5)相同。因此， 施力元件220至222也可包括一接合線，一焊料球體，或一銅凸塊。施力部件220至222分別與測試焊盤211至213耦合。
測試焊盤210至214與內(nèi)連線結(jié)構(gòu)230耦合，內(nèi)連線結(jié)構(gòu)230可與內(nèi)連線結(jié)構(gòu) 130(如圖3至圖5)類似，其中內(nèi)連線結(jié)構(gòu)230也包括多個(gè)金屬導(dǎo)線，通過連通孔(via)或?qū)щ娊佑|互相耦合，并以一低介電常數(shù)介電層包圍上述金屬導(dǎo)線，如圖6A至圖6B中的一范例所示不同層的兩金屬導(dǎo)線240與241 (例如第一金屬層與第二金屬層)。金屬導(dǎo)線240與 241可各自包括多個(gè)分枝，如圖6B所示。于一實(shí)施例中，分枝的寬度與分枝之間的間隔，其比例約為2 5。金屬線240至241也部分重疊，且該部分重疊的區(qū)域以暗色陰影表示于圖6B中。 于一實(shí)施例中，測試焊盤220至222被放置于于至少一重疊區(qū)域的一部分之上。金屬線240 通過連通孔/導(dǎo)電接觸250與測試焊盤210電性耦合，且金屬線241通過連通孔/導(dǎo)電接觸251與測試焊盤214電性耦合。低介電常數(shù)介電材料260包覆著金屬導(dǎo)線240至Ml，以及連通孔/導(dǎo)電接觸250 至251。金屬線240至241重疊的部分以及介于其中的低介電常數(shù)介電材料沈0的一部分相當(dāng)于一電容器，金屬線240至241作為兩極板。低介電常數(shù)介電材料260的一部分可被視為位于內(nèi)連線結(jié)構(gòu)230中一特定或預(yù)定的區(qū)域，其中欲對低介電常數(shù)介電材料進(jìn)行測量。 測量過程中，一逐漸增加的機(jī)械力施加于該施力部件220至222之上，以將它們向遠(yuǎn)離內(nèi)連線結(jié)構(gòu)230的方向拉離。當(dāng)機(jī)械拉力越來越大時(shí)，而電信號則施加于測試焊盤210至214。 當(dāng)機(jī)械拉力越來越大時(shí)，低介電常數(shù)介電材料沈0中特定或預(yù)定的區(qū)域可能會開始產(chǎn)生裂化。裂化現(xiàn)象可能改變電容器之中低介電常數(shù)介電材料沈0的介電常數(shù)值。例如，低介電常數(shù)介電材料260內(nèi)恐能會因裂隙產(chǎn)生氣隙(air gap)。再者，裂化可能造成電容器的剝落，因而改變兩電極板(金屬導(dǎo)線240至Ml)之間的距離。介電材料的介電常數(shù)以及電容器面積/距離的改變使得電容器的有效電容值產(chǎn)生變化。而且裂化現(xiàn)象也可能影響電容器內(nèi)或鄰近區(qū)域的漏電流量。類似于圖3至圖5的上述實(shí)施例，通過傳送至及接收自測試焊盤210至214的電信號，測試結(jié)構(gòu)200可檢測電容值的變化量及/或漏電流值。根據(jù)測量的結(jié)果，測試結(jié)構(gòu)200可準(zhǔn)確的獲知于內(nèi)連線結(jié)構(gòu)230內(nèi)產(chǎn)生裂化現(xiàn)象，以及產(chǎn)生裂化現(xiàn)象所需要施加的拉力。應(yīng)可理解測試結(jié)構(gòu)200在半導(dǎo)體元件封裝前即進(jìn)行機(jī)械測試及電測試以獲知裂化現(xiàn)象的發(fā)生時(shí)機(jī)。因此上述測試乃于芯片階段進(jìn)行。再者，盡管圖6A與圖6B僅示出位于不同金屬層的兩金屬導(dǎo)線240與M1，應(yīng)可理解于其他實(shí)施例中，可利用其他的設(shè)置方式實(shí)現(xiàn)測試結(jié)構(gòu)。例如，一替代測試結(jié)構(gòu)可能包括多層金屬層，以及多條金屬導(dǎo)線、連通孔或?qū)щ娊佑|，因而形成多個(gè)有效電容器，其電容值及漏電流值可通過上述替代測試結(jié)構(gòu)測量之， 以得知上述電容器中任一電容器有無發(fā)生裂化現(xiàn)象。并且此替代測試結(jié)構(gòu)可使用任何數(shù)量的測試焊盤以及用以施加拉力的施力部件。于部分實(shí)施例中，測試結(jié)構(gòu)與圖3至圖6中的測試結(jié)構(gòu)100與200類似，可據(jù)以實(shí)施并進(jìn)行電性測試包括一組或多組射頻(radio frequency)參數(shù)，例如閃爍噪聲的改變。圖 7A至圖7D分別為內(nèi)連線結(jié)構(gòu)300A至300D部分的剖面示意圖。圖7E至圖7H則分別為內(nèi)連線結(jié)構(gòu)300A至300D部分的平面示意圖。應(yīng)可理解圖7A至圖7D的剖面分別沿著標(biāo)示于圖7E至圖7H的虛線箭頭所形成的斷面圖。上述內(nèi)連線結(jié)構(gòu)包括射頻信號載體，例如傳輸線。細(xì)述之，圖7A及圖7E示出了該內(nèi)連線結(jié)構(gòu)300A的一部分具有平坦且平行的導(dǎo)線傳送射頻信號。信號線320被設(shè)置于內(nèi)連線結(jié)構(gòu)中金屬層其一之內(nèi)，以及一接地線321被設(shè)置于內(nèi)連線結(jié)構(gòu)中另一金屬層之內(nèi)。信號線320與接地線于不同金屬層且321彼此平行。由于圖7E為一平面圖，接地線321無法顯示于圖7E。此處所示出的平坦且平行的導(dǎo)線可具有下列特性阻抗值
權(quán)利要求
1.一種測試結(jié)構(gòu)，用于測量一尚未封裝的半導(dǎo)體芯片，包括一施力部件與該半導(dǎo)體芯片的一內(nèi)連線結(jié)構(gòu)耦接，可操控該施力部件以施加一力于該半導(dǎo)體芯片之上；以及第一以及第二測試部分與該內(nèi)連線結(jié)構(gòu)耦接，該第一以及第二測試部分為可操控，用以測量相關(guān)于該內(nèi)連線結(jié)構(gòu)中一預(yù)定區(qū)域的一電性效能；其中該第一以及第二測試部分為可操控，于施加該力于該半導(dǎo)體芯片時(shí)測量該電性效能。
2.如權(quán)利要求1所述的測試結(jié)構(gòu)，其中該施力部件通過一測試焊盤與該內(nèi)連線結(jié)構(gòu)耦合，該施力部件包括接合線、焊料球體以及銅凸塊其中之一；該施力部件為可操控，以將該施力部件拉向遠(yuǎn)離該內(nèi)連線結(jié)構(gòu)的方向；以及該施力部件為可操控，沿平行于該內(nèi)連線結(jié)構(gòu)的方向?qū)υ撌┝Σ考┝Α?br> 3.如權(quán)利要求1所述的測試結(jié)構(gòu)，其中該第一以及第二測試部分分別包括電信號可通過的多個(gè)第一測試焊盤及多個(gè)第二測試焊盤；所述多個(gè)第一測試焊盤及第二測試輝盤與該內(nèi)連線結(jié)構(gòu)中多個(gè)金屬層之一耦合；以及該欲測量的電性效能包括與該預(yù)定區(qū)域內(nèi)一低介電常數(shù)電介質(zhì)相關(guān)的電性特征。
4.如權(quán)利要求3所述的測試結(jié)構(gòu)，其中該第一測試焊盤與該內(nèi)連線結(jié)構(gòu)中的一第一金屬線電性耦合，且該第二測試焊盤與該內(nèi)連線結(jié)構(gòu)中的一第二金屬線電性耦合，該第一及該第二金屬線被設(shè)置于該內(nèi)連線結(jié)構(gòu)中不同的金屬層內(nèi)，且該第一及該第二金屬線部分互相重疊于該預(yù)定區(qū)域內(nèi)。
5.一種半導(dǎo)體元件測試裝置，包括一測試結(jié)構(gòu)，該測試結(jié)構(gòu)施加一機(jī)械力于一尚未封裝的半導(dǎo)體元件中一特定區(qū)域，該機(jī)械力隨著時(shí)間變化； 測量該特定區(qū)域一電性參數(shù)因受該機(jī)械力影響而產(chǎn)生的一變化值；以及根據(jù)該變化值決定該區(qū)域內(nèi)一缺陷的發(fā)生。
6.如權(quán)利要求5所述的半導(dǎo)體元件測試裝置，其中 該機(jī)械力隨著時(shí)間增加；該電性參數(shù)的該變化值包括該電性參數(shù)的一瞬間變化值；以及該缺陷包括一碎裂缺陷。
7.如權(quán)利要求5所述的半導(dǎo)體元件測試裝置，其中該測試結(jié)構(gòu)為可操控，以招致該缺陷發(fā)生的方式施加該機(jī)械力；以及當(dāng)該機(jī)械力正在施加的同時(shí)，同步測量該變化值。
8.一種測量半導(dǎo)體元件電介質(zhì)特性的方法，包括施加一機(jī)械力于一尚未封裝的半導(dǎo)體元件中的一電介質(zhì)部分； 當(dāng)該機(jī)械力正在施加的同時(shí)，測量該電介質(zhì)部分的一電性參數(shù)；以及根據(jù)該測量，對該電介質(zhì)部分進(jìn)行一特性分析。
9.如權(quán)利要求8所述的測量半導(dǎo)體元件電介質(zhì)特性的方法，其中該特性分析包括 根據(jù)該電性參數(shù)的一測量值的一變化，決定該電介質(zhì)部分內(nèi)產(chǎn)生一缺陷的情形；以及紀(jì)錄該缺陷產(chǎn)生時(shí)施加的力值。
10.如權(quán)利要求9所述的測量半導(dǎo)體元件電介質(zhì)特性的方法，其中 該電介質(zhì)部分為一低介電常數(shù)材料，位于該半導(dǎo)體元件的一內(nèi)連線結(jié)構(gòu)中；以及該缺陷包括一碎裂缺陷。
全文摘要
本發(fā)明公開一種半導(dǎo)體芯片的測試結(jié)構(gòu)及應(yīng)用于測量電介質(zhì)特性的方法，其中該測試結(jié)構(gòu)用于測量一尚未封裝的半導(dǎo)體芯片，包括一施力部件與該半導(dǎo)體芯片的一內(nèi)連線結(jié)構(gòu)耦接，可操控該施力部件以施加一力于該半導(dǎo)體芯片之上；以及第一以及第二測試部分與該內(nèi)連線結(jié)構(gòu)耦接，該第一以及第二測試部分以測量與該內(nèi)連線結(jié)構(gòu)中一預(yù)定區(qū)域相關(guān)的一電性效能；其中該第一以及第二測試部分為可操控，于施加該力于該半導(dǎo)體芯片時(shí)測量該電性效能。本發(fā)明的測試結(jié)構(gòu)可精確的獲知裂化發(fā)生的時(shí)機(jī)，并可具有在半導(dǎo)體芯片未封裝前即可得知裂化現(xiàn)象的優(yōu)點(diǎn)。
文檔編號G01N27/24GK102445649SQ20111020820
公開日2012年5月9日 申請日期2011年7月19日 優(yōu)先權(quán)日2010年10月13日
發(fā)明者余振華, 李明機(jī), 楊慶榮, 梁世緯, 蔡豪益, 邵棟樑, 陳憲偉, 陳英儒 申請人:臺灣積體電路制造股份有限公司