專利名稱：差動電容的感測電路及方法
技術領域：
本發(fā)明是有關一種差動電容的感測電路，特別是關于一種差動電容的感測電路及方法，可降低RF干擾及電源噪聲。
背景技術：
差動電容(differential Capacitance)又稱為電極電容,是針對兩電極各自形成的電容的差值大小作感測，廣泛地應用于感測壓力、加速度、直線位移、旋轉角度等物理作用所造成的電容變化的感測器(sensor)，其電路結構依感測量的要求不同而不同，但基本皆是以感測器中兩電極各自形成的電容的差異來產生感測值。 圖I是現(xiàn)有量測差動電容10的感測電路，于美國專利公告第6，949，937號所提出，包含有切換式電容前端電路12及放大級(Amplifier Stage) 14。差動電容10為兩電極之間的電容，可視為由一對可變電容CT1、CT2組成。切換式電容前端電路12具有切換電路16及電荷儲存電路18，于感測端Inputl、Input2分別連接電容CT1、CT2，利用切換電路16中開關SI S8的切換，讓電容CT1、CT2連接電源VDD和VSS以供應適當?shù)碾姾桑僦貜蛯㈦娙軨Tl、CT2的電荷轉移至電荷儲存電路18中的電容Cl、C2中，最后將電容Cl、C2中的電荷儲存于一浮接的電容CD兩端，以電容CD兩端的電位差Vm對應電容CT1、CT2的差值，最后將電容CD的兩端連接放大器14的輸入，將此電位差Vm由放大級14放大輸出，達到感測差動電容10的效果。圖2a 圖2e所示是圖I中切換式電容前端電路12的操作示意圖。而此現(xiàn)有技術更以過取樣(Over-sampling)的方式，在不重置開關SRl及SR2的情況下重復圖2a 圖2d的動作，對電容CTl及CT2重復充放電，并重復轉移電荷至內部的單一儲存電容Cl或C2中，用以于前端的切換式電容前端電路12中進行平均以抑制RF干擾或電源噪聲后，之后，如圖2e將電容C1、C2中的電荷儲存于電容CD兩端，最后，由圖I中后端的放大級(Amplifier Stage) 14連接電容⑶的兩端,放大輸出。由于此現(xiàn)有技術是重復操作前端的切換式電容前端電路12以進行平均，并不是重復操作整個電路后再平均，具有節(jié)省功率消耗的效果。但是上述的操作方式，卻無法有效地平均，以降低噪聲。以經由電荷守恒計算可得n次電荷轉移后，以Cl電容為例，其輸出電壓Votiti如下Voun = VJVlri X+Vn_2 X2+... +V1 Xn' 公式 I
ClX =-，公式 2
CT1 + CT2 + C1 CTlV. = YDD X-，公式 3
11=1111 CT1 + CT2 + C1其中，X的數(shù)值通常位于0. I 0. 5之間，VDDi可視為包含RF干擾及電源噪聲影響而等效電源VDD于各時間點產生不同數(shù)值。由公式I 3可知，經n次取樣電荷轉移后，除第n次取樣轉移外，其他次取樣皆受一系數(shù)X所影響，且因X < 1，使得越前取樣的結果對輸出影響程度越少，亦即Votti將近似于\，因此在此架構下進行過取樣，并無法有效平均降低噪聲。此外,放大級14是利用運算放大器直接將對應輸出電壓Votiti' Vout2的差值Vm放大，會同時將運算放大器的非理想效應一并于輸出端輸出，如偏移(Offset)、閃爍噪聲(Flicker Noise)、有限增益的錯誤(Finite Gain error)…等,使得感測結果受到影響。

發(fā)明內容
本發(fā)明的目的，在于提出一種差動電容的感測電路及方法，可降低RF干擾及電源噪聲。 根據(jù)本發(fā)明，一種差動電容的感測電路包含連接該差動電容的兩端的第一感測端及第二感測端，連接該第一感測端及該第二感測端的切換電路，經由切換使該差動電容的兩端連接于高電壓源、低電壓源或是進行電荷轉移，耦接該切換電路的電荷儲存電路，配合 該切換電路的切換，儲存該差動電容所轉移的電荷，其中該電荷儲存電路包含多個第一儲存電容的第一儲存電路，分次儲存該差動電容的一端的電荷于該不同第一儲存電容中，產生第一輸出電壓，與多個第二儲存電容的第二儲存電路，分次儲存該差動電容的另一端的電荷于該不同第二儲存電容中，產生第二輸出電壓，以及根據(jù)該第一輸出電壓及該第二輸出電壓的差異產生感測值的放大級。根據(jù)本發(fā)明，一種差動電容的感測方法包含切換開關使該差動電容的兩端連接于高電壓源、低電壓源或是進行電荷轉移，分次儲存該差動電容的一端的電荷于不同第一儲存電容中，并聯(lián)產生第一輸出電壓，分次儲存該差動電容的另一端的電荷于不同第二儲存電容中，并聯(lián)產生第二輸出電壓，以及根據(jù)該第一輸出電壓及該第二輸出電壓的差異產生感測值。根據(jù)本發(fā)明，一種差動電容的感測電路包含連接該差動電容的兩端的第一感測端及第二感測端，連接該第一感測端及該第二感測端的切換電路，經由切換使該差動電容的兩端連接于高電壓源、低電壓源或是進行電荷轉移，耦接該切換電路的電荷儲存電路，配合該切換電路的切換，儲存該差動電容所轉移的電荷，其中該電荷儲存電路包含第一儲存電路儲存該差動電容的一端的電荷于第一儲存電容中，第二儲存電路儲存該差動電容的另一端的電荷于第二儲存電容中，以及多個第三儲存電容的第三儲存電路，其中每一該第三儲存電容的兩端分別連接于該第一儲存電路及第二儲存電路，分次將該第一儲存電路及第二儲存電路中的電荷儲存于該不同第三儲存電容中，并聯(lián)時于兩端產生第一輸出電壓及第二輸出電壓，以及根據(jù)該第一輸出電壓及該第二輸出電壓的差異產生感測值的放大級。根據(jù)本發(fā)明，一種差動電容的感測方法包含切換開關使該差動電容的兩端連接于高電壓源、低電壓源或是進行電荷轉移，儲存該差動電容的一端的電荷于第一儲存電容中，儲存該差動電容的另一端的電荷于第二儲存電容中，分次將該第一儲存電路及第二儲存電路中的電荷儲存于該不同第三儲存電容中，并聯(lián)時于兩端產生第一輸出電壓及第二輸出電壓，以及根據(jù)該第一輸出電壓及該第二輸出電壓的差異產生感測值。本發(fā)明實施例的有益效果在于，本發(fā)明利用多個內部儲存電容以供過取樣，來取代在單一儲存電容上重復電荷轉移，進而有效地對輸入及噪聲平均取樣，以降低RF干擾及電源噪聲。


圖I是現(xiàn)有量測差動電容的感測電路；圖2a 圖2e所示是圖I中切換式電容前端電路12的操作示意圖；圖3是本發(fā)明差動電容感測電路的第一實施例；圖4a 圖4c是圖3中放大級22的操作示意圖；圖5是使用二階層電容的電荷儲存電路20的第二實施例；圖6是本發(fā)明差動電容感測電路的第三實施例；以及圖7是本發(fā)明差動電容感測電路的第四實施例。附圖標號 10 差動電容12 切換式電容前端電路14 放大級16 切換電路18 電荷儲存電路20 電荷儲存電路22 放大級24 儲存電路26 儲存電路28 運算放大器30 電荷儲存電路32 儲存電路34 儲存電路36 儲存電路
具體實施例方式本發(fā)明利用多個內部儲存電容以供過取樣，來取代在單一儲存電容上重復電荷轉移，進而有效地對輸入及噪聲平均取樣，以降低RF干擾及電源噪聲。圖3是本發(fā)明差動電容感測電路的第一實施例。圖中的感測電路具有切換電路16、電荷儲存電路20以及放大級22，其中電荷儲存電路20具有多個儲存電容，操作時以開關控制將每次取樣所轉移的電荷儲存于不同儲存電容中，最后再將儲存電容并聯(lián)輸出，達到對輸入及噪聲取樣平均的效果。切換電路16于感測端Inputl、Input2分別連接電容CTl、CT2，利用切換電路16中開關SI S8的切換，讓電容CTl、CT2連接低電壓源或高電壓源，于本說明時的所有實施例皆以電源VSS為低電壓源，電源VDD為高電壓源，以供應適當?shù)碾姾?，再重復將電容CTl、CT2的電荷轉移至電荷儲存電路20中(過程如圖2a 圖2d所示)。電荷儲存電路20具有儲存電路24、26，而儲存電路24與儲存電路26具有完全相同的結構，儲存電路24包含多個電容0511、0512、0513，操作時以開關SC11、SC12、SC13控制，將電容CTl不同次取樣所轉移的電荷儲存于不同的電容CS11、CS12、CS13中，最后同時導通開關SC14、SC15、SC16將所有電容并聯(lián)產生輸出電壓VOTT1，而儲存電路26包含多個電容CS21、CS22、CS23，操作時以開關SC21、SC22、SC23控制，將電容CT2不同次取樣所轉移的電荷儲存于不同的電容CS21、CS22、CS23中，最后同時導通開關SC24、SC25、SC26將所有電容并聯(lián)產生輸出電SVott2。而本實施例中的放大級22以一類關聯(lián)雙取樣技術(PseudoCorrelated Double Sampling)的操作方式,分次輸入前端電路取樣的電壓,并利用一電容儲存該非理想特性的誤差值來抵減運算放大器的非理想特性。放大級22包含有運算放大器28、開關SWl SW6、取樣電容CA、CB，運算放大器28的正輸入端連接共同參考電壓源，開關SWl連接儲存電路24輸入輸出電壓VQUT1，開關SW2連接儲存電路26用以輸入輸出電壓VOTT2，開關SW3連接于該運算放大器的負輸入端及輸出端之間，取樣電容CA —端連接于該運算放大器28的負輸入端，另一端連接開關SW1、SW2，而取樣電容CB —端連接于該運算放大器28的負輸入端，另一端連接開關SW4、SW5，使取樣電容連接于共同參考電壓源或運算放大器28的輸出端,而開關SW6則用于重置取樣電容CA的電位。一實施例中，使用電源VSS作為共同參考電壓源。另一實施例中，使用(VDD-VSS)/2作為共同參考電壓源。圖4a 圖4c是圖3中放大級22的操作示意圖。一開始，如圖4a所示，先導通開關SW6，重置取樣電容CA的電位，并同時于運算放大器28的負輸入端，儲存運算放大器28的非理想誤
差值Verr于取樣電容CB中，接著如圖4b所示，導通開關SWl、SW4，利用取樣電容CA對該輸出電壓Votiti取樣，最后導通開關SW2、SW5使取樣電容CB連接于該運算放大器28的負輸入端與輸出端之間，而取樣電容CA對該輸出電壓Vott2取樣,經由放大級放大后,此時取樣電容CB跨壓Vcb為[(Vquti-Vqut2) * (CA/CB) +Verr] + (-Verr)，其中的非理想誤差值Verr與運算放大器28的非理想效應互相抵消，產生感測值Vsens = (Vouti-Vout2) * (CA/CB)，只與輸出電壓Vquti、Vout2之間的差值相關。為達到多次取樣分別儲存的目的，電荷儲存電路20可采階層化儲存設計。如圖5所示，是使用二階層電容的電荷儲存電路20的第二實施例。圖中的電荷儲存電路20中的儲存電路24、26具有完全相同的結構，皆為兩階層儲存電容架構。以儲存電路24對電容CTl重復取樣為例(過程如圖2a 圖2b所示)，第一次取樣所轉移的電荷儲存于電容CSlll中，第二次取樣所轉移的電荷儲存于電容CS112中，之后導通開關SC113與SC114，將電容CSlll與CS112的電荷轉移到電容CS121中儲存，然后導通開關SRlll與SR112重置電容CS111、CS112，第三與四次取樣依同一方式分別儲存于電容CS111、CS112中，再將電荷轉移到電容CS122中，第五與六次取樣又依同一方式分別儲存于電容CS111、CS112中，再將電荷轉移到電容CS123中，之后導通開關SC124、SC125、SC126，輸出電壓Vquti即為2*3 = 6次取樣后的平均輸出。對CT2電容取樣也是依同一方式進行。對電容CTl與CT2的取樣可交錯進行，亦對降低噪聲干擾有幫助。以N個第一階電容，M個第二階電容組成的兩階層儲存電容架構對CTl電容重復n = N*M次取樣說明上述多階層儲存電容的操作原理，經由電荷守恒計算，其輸出電壓Votti如下Voun = ((V^1+- +V^V1)/M) XA,公式 4
CTiVi H n = VDD X-公式 5
111111 CT1 + CT2 + CS1,
CSlA =-公式 6
N*CS1 + CS2，
其中，CSl為所有第一階電容的相同電容值，CS2為所有第二階電容的相同電容值。將公式5、6代入公式4可以看出，此多階層分別儲存轉移電荷的方式，可有效地平均輸入訊號及噪聲，降低噪聲的影響。因此，將電荷儲存電路20設計成多階層的儲存電路，其輸出電壓趨近于進行了多階層內各階層電容數(shù)目乘積的取樣次數(shù)所得到的平均輸出電壓。在其他實施例中，更可以依此方式將電荷儲存電路20設計成三階層或是三階層以上的儲存電路。圖6是本發(fā)明差動電容感測電路的第三實施例。圖中的感測電路具有切換電路16、電荷儲存電路30以及放大級22，其中電荷儲存電路30同樣是以多個儲存電容進行過取樣的概念進行操作，但是不同于圖3的實施例，該電荷儲存電路30具有三個儲存電路32、34,36,并將多個儲存電容的概念加于浮接于儲存電路32、34之間的儲存電路36中。此電路以儲存電路32、34中的電容CS1、CS2對電容CT1、CT2取樣(過程如圖2a 圖2d所示)，第一次取樣之后導通開關S⑶1、S⑶2，將電荷儲存于電容⑶I中，然后重置電容CS1、CS2，以相同操作于第二次取樣之后將電荷儲存于電容⑶2中，再重置電容CSl、CS2，接著第三次取 樣之后將電荷儲存于電容CD3中，最后，將電容CDl CD3并聯(lián)輸出，達到對輸入及噪聲取樣平均的效果。在其他實施例中，儲存電路32、34同樣具有多個或多階的儲存電容，如圖3或圖5的儲存電路24、26，進而使輸出更為平均。上述的電荷儲存電路20、30可使用不同放大級作為后端的輸出電路，例如，如圖7所示，以不考慮放大級中運算放大器的非理想效應的情況下，使用圖I的放大級14作為后端的放大輸出產生感測值VSENS。以上對于本發(fā)明的較佳實施例所作的敘述系為闡明的目的，而無意限定本發(fā)明精確地所揭露的形式，基于以上的教導或從本發(fā)明的實施例學習而作修改或變化是可能的， 實施例是為解說本發(fā)明的原理以及讓本領域技術人員以各種實施例利用本發(fā)明在實際應用上而選擇及敘述，本發(fā)明的技術思想企圖由權利要求及其均等來決定。
權利要求
1. 第一感測端及第二感測端，連接所述差動電容的兩端； 切換電路，連接所述第一感測端及所述第二感測端，經由切換使所述差動電容的兩端連接于高電壓源、低電壓源或是進行電荷轉移； 電荷儲存電路，耦接所述切換電路，配合所述切換電路的切換，儲存所述差動電容所轉移的電荷，包含 第一儲存電路，包含多個第一儲存電容，分次儲存所述差動電容的一端的電荷于所述不同第一儲存電容中，產生第一輸出電壓；以及 第二儲存電路，包含多個第二儲存電容，分次儲存所述差動電容的另一端的電荷于所述不同第二儲存電容中，產生第二輸出電壓；以及 放大級，根據(jù)所述第一輸出電壓及所述第二輸出電壓的差異產生感測值。
2.如權利要求I所述的感測電路，其特征在于，所述第一儲存電路及所述第二儲存電路并聯(lián)所述多個第一儲存電容或所述多個第二儲存電容，以產生所述第一輸出電壓或所述第二輸出電壓。
3.如權利要求I所述的感測電路，其特征在于，所述多個第一儲存電容或所述多個第二儲存電容包含 多個第一階電容，分次儲存電荷于所述不同第一階電容中；以及 多個第二階電容，分次儲存所述多個第一階電容并聯(lián)后的電荷于所述不同第二階電容中。
4.如權利要求I所述的感測電路，其特征在于，所述電荷儲存電路更包含第三儲存電路，包含至少一第三儲存電容，連接所述第一儲存電路及第二儲存電路，分別儲存所述第一儲存電路及第二儲存電路中的電荷于兩端。
5.如權利要求I所述的感測電路，其特征在于，所述的切換電路包含 第一開關對，連接所述第一感測端，包含第一上下橋開關分別連接高電壓源及低電壓源； 第二開關對，連接所述第二感測端，包含第二上下橋開關分別連接高電壓源及低電壓源； 第三開關對，連接所述第一儲存電路，使所述第一儲存電路連接于所述第一感測端、第二感測端或同時連接，進行電荷轉移；以及 第四開關對，連接所述第二儲存電路，使所述第二儲存電路連接于所述第一感測端、第二感測端或同時連接，進行電荷轉移。
6.如權利要求I所述的感測電路，其特征在于，所述的放大級包含 運算放大器，其正輸入端連接共同參考電壓源； 第一開關，用以輸入所述第一輸出電壓； 第二開關，用以輸入所述第二輸出電壓； 第一取樣電容，一端連接于所述運算放大器的負輸入端，另一端連接所述第一開關及所述第二開關； 第三開關，連接于所述運算放大器的負輸入端及輸出端之間；以及 第二取樣電容，一端連接于所述運算放大器的負輸入端，另一端藉第四開關及第五開關連接共同參考電壓源或所述運算放大器的輸出端。
7.如權利要求I所述的感測電路，其特征在于，所述的放大級為多級放大器。
8.如權利要求7所述的感測電路，其特征在于，所述的多級放大器包含 差動放大級，根據(jù)所述第一輸出電壓及所述第二輸出電壓的差異產生放大信號；以及 阻抗轉換級，根據(jù)所述放大信號產生所述感測值。
9.一種差動電容的感測方法，其特征在于，所述的感測方法包含 (a)切換開關使所述差動電容的兩端連接于高電壓源、低電壓源或是進行電荷轉移； (b)分次儲存所述差動電容的一端的電荷于不同第一儲存電容中，產生第一輸出電壓； (c)分次儲存所述差動電容的另一端的電荷于不同第二儲存電容中，產生第二輸出電壓；以及 (d)根據(jù)所述第一輸出電壓及所述第二輸出電壓的差異產生感測值。
10.如權利要求9所述的感測方法，其特征在于，所述(b)或(c)步驟包含并聯(lián)所述多個第一儲存電容或所述多個第二儲存電容，以產生所述第一輸出電壓或所述第二輸出電壓。
11.如權利要求9所述的感測方法，其特征在于，所述(b)或(c)步驟包含 分次儲存電荷于不同第一階電容中；以及 分次儲存所述多個第一階電容并聯(lián)后的電荷于不同第二階電容中。
12.如權利要求9所述的感測方法，其特征在于，更包含儲存所述第一輸出電壓及所述第二輸出電壓的差異于至少一第三儲存電容中。
13.如權利要求9所述的感測方法，其特征在于，所述(d)步驟包含 重置第一取樣電容，并同時于運算放大器的負輸入端儲存所述運算放大器的非理想誤差值于第二取樣電容中； 利用所述第一取樣電容對所述第一輸出電壓取樣；以及 再利用所述第一取樣電容對所述第二輸出電壓取樣，并使所述第二取樣電容連接于所述運算放大器的負輸入端與輸出端之間，產生與所述第一輸出電壓及所述第二輸出電壓的差異相關的所述感測值。
14.如權利要求9所述的感測方法，其特征在于，所述(d)步驟包含 根據(jù)所述第一輸出電壓及所述第二輸出電壓的差異產生放大信號；以及 根據(jù)所述放大信號產生所述感測值。
15.一種差動電容的感測電路，其特征在于，所述的感測電路包含 第一感測端及第二感測端，連接所述差動電容； 切換電路，連接所述第一感測端及所述第二感測端，經由切換使所述差動電容連接于高電壓源、低電壓源或是進行電荷轉移； 電荷儲存電路，耦接所述切換電路，配合所述切換電路的切換，儲存所述差動電容所轉移的電荷，包含 第一儲存電路，儲存所述差動電容的一端的電荷于第一儲存電容中； 第二儲存電路，儲存所述差動電容的另一端的電荷于第二儲存電容中；以及 第三儲存電路，包含多個第三儲存電容，其中每一所述第三儲存電容的兩端分別連接于所述第一儲存電路及第二儲存電路，分次將所述第一儲存電路及第二儲存電路中的電荷儲存于所述不同第三儲存電容中，并聯(lián)時于兩端產生第一輸出電壓及第二輸出電壓；以及放大級，根據(jù)所述第一輸出電壓及所述第二輸出電壓的差異產生感測值。
16.如權利要求15所述的感測電路，其特征在于，所述切換電路包含 第一開關對，連接所述第一感測端，包含第一上下橋開關分別連接高電壓源及低電壓源； 第二開關對，連接所述第二感測端，包含第二上下橋開關分別連接高電壓源及低電壓源； 第三開關對，連接所述第一儲存電路，使所述第一儲存電路連接于所述第一感測端、第二感測端或同時連接，進行電荷轉移；以及 第四開關對，連接所述第二儲存電路，使所述第二儲存電路連接于所述第一感測端、第二感測端或同時連接，進行電荷轉移。
17.如權利要求15所述的感測電路，其特征在于，所述的放大級包含 運算放大器，將其正輸入端連接共同參考電壓源； 第一開關，用以輸入所述第一輸出電壓； 第二開關，用以輸入所述第二輸出電壓； 第一取樣電容，一端連接于所述運算放大器的負輸入端，另一端連接所述第一開關及所述第二開關； 第三開關，連接于所述運算放大器的負輸入端及輸出端之間；以及第二取樣電容，一端連接于所述運算放大器的負輸入端，另一端藉第四開關及第五開關連接共同參考電壓源或所述運算放大器的輸出端。
18.如權利要求15所述的感測電路，其特征在于，所述的放大級為多級放大器。
19.如權利要求18所述的感測電路，其特征在于，所述的多級放大器包含 差動放大級，根據(jù)差異平均值產生放大信號；以及 阻抗轉換級，根據(jù)所述放大信號產生所述感測值。
20.一種差動電容的感測方法，其特征在于，所述的感測方法包含 (a)切換開關使所述差動電容的兩端連接于高電壓源、低電壓源或是進行電荷轉移； (b)儲存所述差動電容的一端的電荷于第一儲存電容中； (C)儲存所述差動電容的另一端的電荷于第二儲存電容中； (d)分次將所述第一儲存電路及第二儲存電路中的電荷儲存于所述不同第三儲存電容中，并聯(lián)時于兩端產生第一輸出電壓及第二輸出電壓；以及 (e)根據(jù)所述第一輸出電壓及所述第二輸出電壓的差異產生感測值。
21.如權利要求20所述的感測方法，其特征在于，所述(e)步驟包含 重置第一取樣電容，并同時于運算放大器的負輸入端儲存所述運算放大器的非理想誤差值于第二取樣電容中； 利用所述第一取樣電容對所述第一輸出電壓取樣；以及 再利用所述第一取樣電容對所述第二輸出電壓取樣，并使所述第二取樣電容連接于所述運算放大器的負輸入端與輸出端之間，產生與所述第一輸出電壓及所述第二輸出電壓的差異相關的所述感測值。
22.如權利要求20所述的感測方法，其特征在于，所述(e)步驟包含根據(jù)所述第一輸出電壓及所述第二輸出電壓的差異產生放大信號；以及根據(jù)所述放大信號產生所述感測值。
全文摘要
一種差動電容的感測電路及方法，該方法包括切換開關使該差動電容的兩端連接于高電壓源、低電壓源或是進行電荷轉移；分次儲存該差動電容的一端的電荷于不同第一儲存電容中，產生第一輸出電壓；分次儲存該差動電容的另一端的電荷于不同第二儲存電容中，產生第二輸出電壓；根據(jù)該第一輸出電壓及該第二輸出電壓的差異產生感測值。利用多個儲存電容以過取樣的方式對該差動電容的電荷重復取樣，并于不同次取樣時將電荷儲存于不同儲存電容中，來取代在單一儲存電容上重復電荷轉移，進而有效地對輸入及噪聲平均取樣，以降低RF干擾及電源噪聲。
文檔編號G01D5/24GK102759367SQ20111016091
公開日2012年10月31日 申請日期2011年6月15日 優(yōu)先權日2011年4月29日
發(fā)明者彭士豪, 楊昭锜 申請人:義隆電子股份有限公司