專(zhuān)利名稱(chēng)：多芯片封裝結(jié)構(gòu)的測(cè)試方法和系統(tǒng)的制作方法
多芯片封裝結(jié)構(gòu)的測(cè)試方法和系統(tǒng)
技術(shù)領(lǐng)域：
本發(fā)明涉及芯片測(cè)試，尤其是涉及一種多芯片封裝結(jié)構(gòu)的測(cè)試方法和系統(tǒng)。背景技術(shù)：
隨著集成電路的飛速發(fā)展，多個(gè)芯片封裝(例如系統(tǒng)級(jí)封裝)使得封裝在一起的多芯片之間的連接關(guān)系十分復(fù)雜，而且由于特殊的規(guī)定或功能需求，封裝技術(shù)提供的可引出的測(cè)試引腳數(shù)量有限。在傳統(tǒng)的芯片測(cè)試中，大多采用邊界掃描測(cè)試，簡(jiǎn)稱(chēng)JTAG規(guī)范。邊界掃描具有傳統(tǒng)的探針式測(cè)試所不具備的優(yōu)點(diǎn)可以迅速準(zhǔn)確地測(cè)試兩個(gè)芯片管腳的連接是否可靠，提高測(cè)試檢驗(yàn)效率。此外，邊界掃描還可以將支持邊界掃描測(cè)試的芯片以菊花鏈的形式連接起來(lái)一起測(cè)試。然而在多芯片封裝的條件下，并不是所有芯片都支持邊界掃描測(cè)試，因此在有限的引腳下測(cè)試，并沒(méi)有辦法對(duì)不支持邊界掃描測(cè)試的芯片進(jìn)行測(cè)試。

發(fā)明內(nèi)容基于此，有必要提供一種能夠?qū)Χ嘈酒庋b中不支持邊界掃描測(cè)試的芯片進(jìn)行測(cè)試的方法。一種多芯片封裝結(jié)構(gòu)的測(cè)試方法，用于對(duì)多芯片系統(tǒng)進(jìn)行邊界掃描測(cè)試，包括以下步驟查找待測(cè)多芯片系統(tǒng)中的透明芯片，所述透明芯片是指不包括邊界掃描單元的芯片；將所述透明芯片的管腳引出與所述可編程邏輯器件模塊的邊界掃描單元連接；通過(guò)邊界掃描下載線(xiàn)將待測(cè)多芯片系統(tǒng)的外部測(cè)試管腳與邊界掃描裝置的測(cè)試接口連接，并使透明芯片通過(guò)可編程邏輯器件和待測(cè)多芯片系統(tǒng)中的可測(cè)芯片形成完整的掃描鏈，所述邊界掃描裝置通過(guò)所述測(cè)試接口發(fā)送測(cè)試指令和接收測(cè)試反饋數(shù)據(jù)；邊界掃描裝置通過(guò)測(cè)試接口發(fā)送測(cè)試指令對(duì)待測(cè)多芯片系統(tǒng)進(jìn)行掃描測(cè)試。優(yōu)選地，還包括對(duì)可編程邏輯器件模塊的邊界掃描描述語(yǔ)言文件進(jìn)行分析，確定可編程邏輯器件模塊的管腳的高低邏輯以避免處于懸空狀態(tài)。優(yōu)選地，還包括檢測(cè)掃描鏈的連接方式、所有芯片的唯一標(biāo)識(shí)以及掃描鏈的完整性。一種多芯片封裝結(jié)構(gòu)的測(cè)試系統(tǒng)，包括可編程邏輯器件模塊，包括邊界掃描單元；邊界掃描下載線(xiàn)，用于將所述邊界掃描裝置與待測(cè)多芯片系統(tǒng)、可編程邏輯器件模塊連接；邊界掃描裝置，具有發(fā)送測(cè)試指令并接收測(cè)試反饋數(shù)據(jù)的測(cè)試接口，所述邊界掃描裝置的測(cè)試接口通過(guò)邊界掃描下載線(xiàn)與待測(cè)多芯片系統(tǒng)的外部測(cè)試管腳、可編程邏輯器件模塊連接；透明芯片的管腳引出與所述可編程邏輯器件模塊的邊界掃描單元連接，且透明芯片通過(guò)可編程邏輯器件與待測(cè)多芯片系統(tǒng)中的可測(cè)芯片形成完整的掃描鏈，所述透明芯片是指不包括邊界掃描單元的芯片。優(yōu)選地，所述邊界掃描裝置還用于對(duì)可編程邏輯器件模塊的邊界掃描描述語(yǔ)言文件進(jìn)行分析，確定可編程邏輯器件模塊的管腳的高低邏輯以避免處于懸空狀態(tài)。優(yōu)選地，所述邊界掃描裝置還用于檢測(cè)掃描鏈的連接方式、所有芯片的唯一標(biāo)識(shí)以及掃描鏈的完整性。上述方法和系統(tǒng)，通過(guò)可編程邏輯器件模塊的邊界掃描單元將透明芯片與邊界掃描測(cè)試裝置連接，將透明芯片納入到邊界掃描測(cè)試的掃描鏈中，從而能夠?qū)Σ恢С诌吔鐠呙铚y(cè)試的芯片進(jìn)行測(cè)試。

圖1為一實(shí)施例的多芯片封裝結(jié)構(gòu)的測(cè)試方法流程圖；圖2為掃描測(cè)試中多芯片形成掃描鏈的結(jié)構(gòu)示意圖；圖3為掃描測(cè)試中加入透明芯片后多芯片形成掃描鏈的結(jié)構(gòu)示意圖；圖4為一實(shí)施例的芯片封裝結(jié)構(gòu)的測(cè)試裝置模塊圖。
具體實(shí)施方式如圖1所示，為一實(shí)施例的多芯片封裝結(jié)構(gòu)的測(cè)試方法流程圖。該方法包括如下步驟SllO 查找待測(cè)多芯片系統(tǒng)中的透明芯片。為滿(mǎn)足邊界掃描測(cè)試的需要，傳統(tǒng)的超大規(guī)模集成電路(VLSI) —般都會(huì)包含邊界掃描單元，但是在一些系統(tǒng)級(jí)封裝的芯片中，也存在本身不包括邊界掃描單元的芯片。這些不包括邊界掃描單元的芯片稱(chēng)為透明芯片，利用邊界掃描測(cè)試，其可測(cè)性較差或者根本不可測(cè)。為此，需要首先找出透明芯片。S120:將所述透明芯片的管腳引出與所述可編程邏輯器件模塊的邊界掃描單元連接。芯片測(cè)試一般在整個(gè)多芯片封裝結(jié)構(gòu)封裝前，因此在找到透明芯片后，可將透明芯片的管腳引出連接到可編程邏輯器件模塊的邊界掃描單元?？删幊踢壿嬈骷K，如本實(shí)施例所用的FPGA (Field-Programmable Gate Array，現(xiàn)場(chǎng)可編程門(mén)陣列)，是通過(guò)寫(xiě)入不同的程序讓器件具有不同的功能的電子模塊。可編程邏輯器件模塊通過(guò)管腳與外部電路連接，通過(guò)核心邏輯根據(jù)寫(xiě)入其中的程序進(jìn)行邏輯運(yùn)算，實(shí)現(xiàn)管腳功能。S130:通過(guò)邊界掃描下載線(xiàn)將待測(cè)多芯片系統(tǒng)的外部測(cè)試管腳與邊界掃描裝置的測(cè)試接口連接，并使透明芯片通過(guò)可編程邏輯器件和待測(cè)多芯片系統(tǒng)中的可測(cè)芯片形成完整的掃描鏈。邊界掃描裝置通過(guò)測(cè)試接口發(fā)送測(cè)試指令和接收測(cè)試反饋數(shù)據(jù)，邊界掃描下載線(xiàn)是邊界掃描裝置訪(fǎng)問(wèn)待測(cè)多芯片系統(tǒng)的媒介，支持邊界掃描裝置的測(cè)試數(shù)據(jù)加載和響應(yīng)結(jié)果的反饋傳輸。邊界掃描測(cè)試一般采取的方式是將所有的可測(cè)芯片連接起來(lái)形成菊花鏈一起測(cè)試。IEEE 1149. 1標(biāo)準(zhǔn)規(guī)定了一個(gè)四線(xiàn)串行接口(第五條線(xiàn)是可選的)，該接口稱(chēng)作測(cè)試訪(fǎng)問(wèn)端口(TAP)，用于訪(fǎng)問(wèn)復(fù)雜的集成電路(IC)。該訪(fǎng)問(wèn)端口與邊界掃描測(cè)試模塊連接，進(jìn)行數(shù)據(jù)交互。其中TDI表示測(cè)試數(shù)據(jù)輸入，用于將測(cè)試數(shù)據(jù)輸入到芯片中，測(cè)試數(shù)據(jù)存儲(chǔ)在邊界測(cè)試單元的指令寄存器中或數(shù)據(jù)寄存器中。TDO表示測(cè)試數(shù)據(jù)輸出，串行數(shù)據(jù)從TDO引線(xiàn)上離開(kāi)芯片。TCK表示測(cè)試時(shí)鐘，邊界掃描邏輯由TCK上的信號(hào)計(jì)時(shí)。
4
TMS表示測(cè)試模式選擇，TMS輸入信號(hào)驅(qū)動(dòng)TAP控制器的狀態(tài)。TRST表示測(cè)試重置，是可選項(xiàng)。如圖2所示，ICl、IC2、IC3的測(cè)試訪(fǎng)問(wèn)端口中的TMS和TCK分別連接至邊界掃描裝置的模式選擇信號(hào)和時(shí)鐘信號(hào)輸出端，ICl的TDI連接至邊界掃描裝置的測(cè)試輸入信號(hào)， 此后的IC2和IC3的TDO和TDI順次連接，最后以IC3的TDO作為測(cè)試數(shù)據(jù)的輸出反饋。當(dāng)芯片的數(shù)量更多時(shí)，應(yīng)當(dāng)按照上述的方式將所有的芯片鏈接起來(lái)，形成掃描測(cè)試的菊花鏈。透明芯片由于開(kāi)始并不具備被掃描測(cè)試的條件，因此不能加入到上述的菊花鏈中。但是通過(guò)連接可編程邏輯器件模塊，其也具備了掃描測(cè)試的條件。如圖3所示，IC4通過(guò)可編程邏輯器件模塊中的掃描測(cè)試單元與其他的可測(cè)芯片連接形成菊花鏈，最終可參與掃描測(cè)試。S140 邊界掃描裝置對(duì)待測(cè)多芯片系統(tǒng)進(jìn)行掃描測(cè)試。將透明元件納入掃描鏈后， 即可開(kāi)始完整的測(cè)試。進(jìn)一步地，上述測(cè)試流程的步驟中，還可包括對(duì)可編程邏輯器件的邊界掃描描述語(yǔ)言文件進(jìn)行分析，確定可編程邏輯器件模塊的管腳的高低邏輯以避免處于懸空狀態(tài)。對(duì)可編程邏輯器件(FPGA)的邊界掃描描述語(yǔ)言 (BSDL)文件進(jìn)行分析，確保在測(cè)試模式下保護(hù)可編程邏輯器件(FPGA)。BSDL是硬件描述語(yǔ)言(VHDL)的一個(gè)子集，用于描述器件中邊界掃描如何實(shí)現(xiàn)如何操作，邊界掃描工具需要用戶(hù)提供對(duì)應(yīng)器件的邊界掃描描述語(yǔ)言(BSDL)文件以正確的生產(chǎn)測(cè)試向量，廣泛應(yīng)用于系統(tǒng)編程或者功能測(cè)試等。進(jìn)一步地，上述測(cè)試流程的步驟中，還可包括檢測(cè)掃描鏈的連接方式、所有芯片的唯一標(biāo)識(shí)以及掃描鏈的完整性。如圖4所示，為一實(shí)施例的多芯片封裝結(jié)構(gòu)的測(cè)試系統(tǒng)。該裝置包括可編程邏輯器件模塊100、邊界掃描裝置200以及連接可編程邏輯器件模塊100和邊界掃描裝置200的邊界掃描下載線(xiàn)300。待測(cè)多芯片系統(tǒng)400是測(cè)試裝置的測(cè)試對(duì)象，其中一般包括可測(cè)芯片 410和透明芯片420，可測(cè)芯片410通過(guò)邊界掃描能夠測(cè)試芯片故障，而透明芯片420的可測(cè)性較差或者完全不具備可測(cè)性?？蓽y(cè)芯片410與邊界掃描裝置200之間也通過(guò)邊界掃描下載線(xiàn)300連接?？删幊踢壿嬈骷K100包括邊界掃描單元110。邊界掃描單元100為用于邊界掃描的移位寄存器。邊界掃描裝置200提供測(cè)試數(shù)據(jù)，接收測(cè)試反饋數(shù)據(jù)。邊界掃描裝置200是芯片外部的測(cè)試掃描工具，例如安裝有測(cè)試程序的計(jì)算機(jī)。邊界掃描裝置200通過(guò)測(cè)試訪(fǎng)問(wèn)端口 TAP向待測(cè)多芯片系統(tǒng)400發(fā)送測(cè)試數(shù)據(jù)，接收測(cè)試反饋數(shù)據(jù)。邊界掃描裝置200通過(guò)邊界掃描下載線(xiàn)300與待測(cè)多芯片系統(tǒng)400的外部測(cè)試管腳、可編程邏輯器件模塊100 (具體的，是與邊界掃描單元110)連接。透明芯片420的管腳引出與可編程邏輯器件模塊100的邊界掃描單元110連接， 且透明芯片420通過(guò)可編程邏輯器件100和待測(cè)多芯片系統(tǒng)400中的可測(cè)芯片410形成完整的掃描鏈。具體連接方式請(qǐng)參考圖3。以上所述實(shí)施例僅表達(dá)了本發(fā)明的幾種實(shí)施方式，其描述較為具體和詳細(xì)，但并不能因此而理解為對(duì)本發(fā)明專(zhuān)利范圍的限制。應(yīng)當(dāng)指出的是，對(duì)于本領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干變形和改進(jìn)，這些都屬于本發(fā)明的保護(hù)范圍。因此，本發(fā)明專(zhuān)利的保護(hù)范圍應(yīng)以所附權(quán)利要求為準(zhǔn)。
權(quán)利要求
1.一種多芯片封裝結(jié)構(gòu)的測(cè)試方法，用于對(duì)多芯片系統(tǒng)進(jìn)行邊界掃描測(cè)試，其特征在于，包括以下步驟查找待測(cè)多芯片系統(tǒng)中的透明芯片，所述透明芯片是指不包括邊界掃描單元的芯片；將所述透明芯片的管腳引出與所述可編程邏輯器件模塊的邊界掃描單元連接；通過(guò)邊界掃描下載線(xiàn)將待測(cè)多芯片系統(tǒng)的外部測(cè)試管腳與邊界掃描裝置的測(cè)試接口連接，并使透明芯片通過(guò)可編程邏輯器件和待測(cè)多芯片系統(tǒng)中的可測(cè)芯片形成完整的掃描鏈，所述邊界掃描裝置通過(guò)所述測(cè)試接口發(fā)送測(cè)試指令和接收測(cè)試反饋數(shù)據(jù)；邊界掃描裝置通過(guò)測(cè)試接口發(fā)送測(cè)試指令對(duì)待測(cè)多芯片系統(tǒng)進(jìn)行掃描測(cè)試。
2.如權(quán)利要求1所述的多芯片封裝結(jié)構(gòu)的測(cè)試方法，其特征在于，還包括對(duì)可編程邏輯器件模塊的邊界掃描描述語(yǔ)言文件進(jìn)行分析，確定可編程邏輯器件模塊的管腳的高低邏輯以避免處于懸空狀態(tài)。
3.如權(quán)利要求1所述的多芯片封裝結(jié)構(gòu)的測(cè)試方法，其特征在于，還包括檢測(cè)掃描鏈的連接方式、所有芯片的唯一標(biāo)識(shí)以及掃描鏈的完整性。
4.一種多芯片封裝結(jié)構(gòu)的測(cè)試系統(tǒng)，其特征在于，包括可編程邏輯器件模塊，包括邊界掃描單元；邊界掃描下載線(xiàn)，用于將所述邊界掃描裝置與待測(cè)多芯片系統(tǒng)、可編程邏輯器件模塊連接；邊界掃描裝置，具有發(fā)送測(cè)試指令并接收測(cè)試反饋數(shù)據(jù)的測(cè)試接口，所述邊界掃描裝置的測(cè)試接口通過(guò)邊界掃描下載線(xiàn)與待測(cè)多芯片系統(tǒng)的外部測(cè)試管腳、可編程邏輯器件模塊連接；透明芯片的管腳引出與所述可編程邏輯器件模塊的邊界掃描單元連接，且透明芯片通過(guò)可編程邏輯器件與待測(cè)多芯片系統(tǒng)中的可測(cè)芯片形成完整的掃描鏈，所述透明芯片是指不包括邊界掃描單元的芯片。
5.如權(quán)利要求4所述的多芯片封裝結(jié)構(gòu)的測(cè)試系統(tǒng)，其特征在于，所述邊界掃描裝置還用于對(duì)可編程邏輯器件模塊的邊界掃描描述語(yǔ)言文件進(jìn)行分析，確定可編程邏輯器件模塊的管腳的高低邏輯以避免處于懸空狀態(tài)。
6.如權(quán)利要求4所述的多芯片封裝結(jié)構(gòu)的測(cè)試系統(tǒng)，其特征在于，所述邊界掃描裝置還用于檢測(cè)掃描鏈的連接方式、所有芯片的唯一標(biāo)識(shí)以及掃描鏈的完整性。
全文摘要
本發(fā)明涉及一種多芯片封裝結(jié)構(gòu)的測(cè)試方法，包括查找待測(cè)多芯片系統(tǒng)中的透明芯片；將所述透明芯片的管腳引出與所述可編程邏輯器件模塊的邊界掃描單元連接；通過(guò)邊界掃描下載線(xiàn)將待測(cè)多芯片系統(tǒng)的外部測(cè)試管腳與邊界掃描裝置的測(cè)試接口連接，并使透明芯片通過(guò)可編程邏輯器件和待測(cè)多芯片系統(tǒng)中的可測(cè)芯片形成完整的掃描鏈；邊界掃描裝置通過(guò)測(cè)試接口發(fā)送測(cè)試指令對(duì)待測(cè)多芯片系統(tǒng)進(jìn)行掃描測(cè)試。此外，還公開(kāi)一種應(yīng)用上述測(cè)試方法的測(cè)試裝置。上述方法和裝置，通過(guò)可編程邏輯器件模塊的邊界掃描單元將透明芯片與邊界掃描測(cè)試模塊連接，將透明芯片納入到邊界掃描測(cè)試的掃描鏈中，從而能夠?qū)Σ恢С诌吔鐠呙铚y(cè)試的芯片進(jìn)行測(cè)試。
文檔編號(hào)G01R31/02GK102305907SQ20111014473
公開(kāi)日2012年1月4日 申請(qǐng)日期2011年5月31日 優(yōu)先權(quán)日2011年5月31日
發(fā)明者李慧云, 李磊, 龔銀水 申請(qǐng)人:中國(guó)科學(xué)院深圳先進(jìn)技術(shù)研究院