專利名稱：用于評估ldmos功放管性能指標(biāo)的通用控制裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及功放管性能評估電路技術(shù)。
背景技術(shù)：
橫向擴(kuò)散金屬氧化物半導(dǎo)體LDM0S(lateral double-diffused metal-oxidesemiconductor)功放管是為900MHz蜂窩電話技術(shù)開發(fā)的，是3G(第三代移動 通信系統(tǒng))功放模塊上的核心器件，主要面向移動電話基站的RF(射頻)功率放大器。目前 對LDMOS功放管的評估主要有兩種方式，一是直接使用供應(yīng)商提供的LDMOS功放評估板，二 是射頻研發(fā)人員自己設(shè)計(jì)一張只包含功放電路的LDMOS功放評估板來測試。兩種方式的共 同點(diǎn)是LDM0S功放評估板只包含設(shè)計(jì)需要的最小功放電路，LDMOS功放管所需要的電源和 柵極電壓都是外接的，有的LDMOS功放評估板只有功放電路，有的LDMOS功放評估板除功放 電路外還有MOSFET (金屬氧化物半導(dǎo)體場效應(yīng)管，MOS場效應(yīng)管)。調(diào)試時(shí)，研發(fā)人員一般 都通過外接可調(diào)電源來調(diào)節(jié)LDMOS功放管的柵壓，通過溫度測試儀來讀取功放管的溫度， 無法設(shè)置LDMOS功放管的工作模式，僅能評估LDMOS功放管在發(fā)射狀態(tài)時(shí)的性能，且這種 方式調(diào)試LDMOS功放管速度慢、數(shù)據(jù)只能手動記錄而且無法測試LDMOS功放管在TDD (Test Driven Development測試驅(qū)動開發(fā))狀態(tài)下的性能。
實(shí)用新型內(nèi)容本實(shí)用新型所要解決的技術(shù)問題是，提供一種將LDMOS功放評估板的控制部分獨(dú) 立出來的通用控制裝置。本實(shí)用新型為解決上述技術(shù)問題所采用的技術(shù)方案是，用于評估LDMOS功放管 性能指標(biāo)的通用控制裝置，包括接口轉(zhuǎn)換電路、微處理器、數(shù)模轉(zhuǎn)換電路、復(fù)雜可編程邏輯 器件、MOS場效應(yīng)管、柵極補(bǔ)償電壓輸出腳、受控柵極電壓輸出腳、邏輯控制輸出腳、溫度檢 測腳；接口轉(zhuǎn)換電路與微處理器的控制信號輸入接口相連；微處理器與數(shù)模轉(zhuǎn)換電路的輸 入端相連，數(shù)模轉(zhuǎn)換電路的輸出端與柵極補(bǔ)償電壓輸出腳相連；數(shù)模轉(zhuǎn)換電路的輸出端與 MOS場效應(yīng)管的輸入端相連，MOS場效應(yīng)管的輸出端與受控柵極電壓輸出腳相連，MOS場效 應(yīng)管的控制端與復(fù)雜可編程邏輯器件的輸出端相連；微處理器與復(fù)雜可編程邏輯器件的輸 入端相連，復(fù)雜可編程邏輯器件的輸出端與邏輯控制輸出腳相連；復(fù)雜可編程邏輯器件還 包括標(biāo)識接口 ；微處理器還與溫度檢測腳相連。通過將微處理器與數(shù)模轉(zhuǎn)換電路相連，用于控制LDMOS功放管的柵極電壓；外接 信號可通過接口轉(zhuǎn)換電路與微處理器通信，以控制LDMOS功放管的柵極電壓，大大降低了 手動調(diào)柵極電壓的煩瑣。微處理器可通過其相應(yīng)的接口同時(shí)讀取柵極電壓與LDMOS功放管 溫度，保證評估數(shù)據(jù)的準(zhǔn)確性。在通用控制裝置上設(shè)置MOS場效應(yīng)管，保證了對帶MOSFET 和不帶MOSFET的不同評估板都能進(jìn)行性能評估。微處理器與復(fù)雜可編程邏輯器件的輸入 端相連，復(fù)雜可編程邏輯器件的輸出端與邏輯控制輸出腳相連，邏輯控制輸出腳可用于設(shè) 置LDMOS功放管的工作狀態(tài)，使得通用控制裝置除了能對處于發(fā)射狀態(tài)的LDMOS功放管進(jìn)行評估外還能對處于TDD狀態(tài)的LDMOS功放管進(jìn)行評估。通過受微處理器控制的復(fù)雜可編 程邏輯器件模擬在TDD狀態(tài)下的功放控制信號，復(fù)雜可編程邏輯器件的標(biāo)記接口可外接信 號，決定在TDD狀態(tài)下，邏輯控制輸出腳的信號時(shí)序，從而實(shí)現(xiàn)LDMOS功放管的TDD性能調(diào)
試ο通用控制裝置還包括電源開關(guān)電路、電源輸出腳，所述電源開關(guān)電路分別與電源 輸出腳、接口轉(zhuǎn)換電路、微處理器、數(shù)模轉(zhuǎn)換電路、復(fù)雜可編程邏輯器件相連。 進(jìn)一步的，電源開關(guān)電路包括評估板電源開關(guān)、通用控制裝置電源開關(guān)，低壓差線 性穩(wěn)壓器，所述評估板電源開關(guān)與電源輸出腳相連，通用控制裝置電源開關(guān)與低壓差線性 穩(wěn)壓器相連，低壓差線性穩(wěn)壓器分別與接口轉(zhuǎn)換電路、微處理器、數(shù)模轉(zhuǎn)換電路、復(fù)雜可編 程邏輯器件相連。接口轉(zhuǎn)換電路為RS232接口芯片，RS232接口芯片與微處理器的UART接 口相連。溫度檢測腳與微處理器的I2C接口相連。數(shù)模轉(zhuǎn)換電路的輸入端與微處理器的SPI 接口相連。本實(shí)用新型的有益效果是，能夠滿足LDMOS功放管評估所需要的各種控制電路， 在評估不同的功放管時(shí)按需選取相應(yīng)的輸出腳來與LDMOS功放評估板進(jìn)行連接，保證了帶 MOS場效應(yīng)管和不帶MOS場效應(yīng)管的LDMOS功放評估板都能進(jìn)行功放的發(fā)射狀態(tài)和TDD狀 態(tài)的性能評估，且能夠簡化柵極電壓調(diào)整過程，保證評估數(shù)據(jù)的準(zhǔn)確性。

圖1為實(shí)施例1中通用控制裝置使用示意圖；圖2為實(shí)施例2中通用控制裝置使用示意圖。
具體實(shí)施方式
如圖1、圖2所示，通用控制裝置包括一個(gè)8位的MCU(微處理器)，一 240個(gè)宏單 元的CPLD (復(fù)雜可編程邏輯器件)，一 4路10位精度的DAC (數(shù)模轉(zhuǎn)換電路)，一 6V轉(zhuǎn)5V 的LDOl (第一低壓差線性穩(wěn)壓器)，一 5V轉(zhuǎn)3. 3V的LD02 (第二低壓差線性穩(wěn)壓器)，一雙 通道RS232接口芯片和二 N溝道MOSFET (M0S場效應(yīng)管)。電源輸入包括+28V電壓和+6V 電壓，其中+28V電壓可經(jīng)第一開關(guān)(Kl)通過第一電源輸出腳(a)供給LDMOS功放評估板； +6V電壓通過第二開關(guān)(K2)，經(jīng)LDOl轉(zhuǎn)換出+5V電壓提供給DAC，再經(jīng)第二電源輸出腳(b) 提供給LDMOS功放評估板；+5V電壓通過LD02轉(zhuǎn)換出+3. 3V電壓，為通用控制裝置上的其 它芯片供電。MCU主要負(fù)責(zé)通信和控制功能。MCU的URAT (通用異步收發(fā))接口通過RS232接 口芯片與PC(計(jì)算機(jī))的RS232串口連接，在通信過程中，MCU永遠(yuǎn)都只作為從設(shè)備工作。 MCU循環(huán)等待PC指令，一旦收到指令則立即解析，并按指令要求進(jìn)行相應(yīng)操作，完成后返回 響應(yīng)信息；MCU通過8位的并行總線與CPLD連接，將需要CPLD處理的信息通過并行總線發(fā) 送給CPLD ；MCU通過SPI接口(串行外圍設(shè)備接口)連接DAC，DAC用于提供柵極電壓補(bǔ)償， 通過柵極補(bǔ)償電壓輸出腳(c)提供給LDMOS功放評估板；DAC的輸出還與MOSFET相連，通過 MOSFET提供柵極電壓補(bǔ)償，即通過受控柵極電壓輸出腳(d)將柵極電壓補(bǔ)償提供給LDMOS 功放評估板。MCU通過I2C接口經(jīng)溫度檢測腳(f)來與LDMOS功放評估板上的溫度傳感器連 接，支持最多2路溫度傳感器。CPLD主要負(fù)責(zé)邏輯功能，根據(jù)MCU發(fā)送過來的指令要求來設(shè)置各邏輯輸出腳的狀態(tài)。CPLD有1路Mark (標(biāo)志)信號輸入，10路邏輯信號輸出。Mark接 口的外接信號決定了在TDD狀態(tài)下，各邏輯輸出腳的信號時(shí)序；邏輯信號輸出中2路用于控 制通用控制裝置上的MOSFET，其余8路經(jīng)邏輯控制輸出腳(e)提供給LDMOS功放評估板使 用，每個(gè)邏輯控制輸出腳都有四種工作模式，即高電平、低電平、與Mark信號同相、與Mark 信號反相。實(shí)施例1 LDMOS功放評估板自帶有M0SFET，在檢測LDMOS功放管在發(fā)射狀態(tài)下的性能時(shí)，如 圖1所示，將開關(guān)電源的第一路輸出調(diào)到+6V，第二路輸出調(diào)到LDMOS功放管需要的工作電 壓+28V，并用電源線連接第一路輸出與通用控制裝置的第一開關(guān)(Kl) 一端相連，第二路輸 出與通用控制裝置的第二開關(guān)(K2) —端相連；PC通過其RS232串口與通用控制裝置的接 口轉(zhuǎn)換電路相連；第一電源輸出腳(a)、第二電源輸出腳(b)與LDMOS功放評估板相連，為 LDMOS功放評估板供電。柵極補(bǔ)償電壓輸出腳(c)與LDMOS功放評估板相連，為LDMOS功放 管提供柵極電壓補(bǔ)償。溫度檢測腳(f)與LDMOS功放評估板相連，通用控制裝置的MCU通 過I2C接口實(shí)時(shí)調(diào)取LDMOS功放評估板上的溫度傳感器的溫度數(shù)據(jù)。評估過程中，通過改 變DAC的輸出，可以確定功放管指標(biāo)最佳時(shí)需要的柵極電壓值；通過采集到的柵極電壓值 (3個(gè)以上)就可以在通過PC擬合出功放管在全溫度范圍(-40°C +87°C)范圍內(nèi)的柵極 電壓溫度補(bǔ)償曲線數(shù)據(jù)；當(dāng)功放管的溫補(bǔ)曲線驗(yàn)證完成后，可以存到通用控制裝置中MCU 的FLASH中，也可以存到PC上。實(shí)施例2LDMOS功放評估板不帶M0SFET，在檢測LDMOS功放管在TDD狀態(tài)下的性能時(shí)，如圖 2所示，將開關(guān)電源的第一路輸出調(diào)到+6V，第二路輸出調(diào)到LDMOS功放管需要的工作電壓 +28V，并用電源線連接第一路輸出與通用控制裝置的第一開關(guān)(Kl) 一端相連，第二路輸出 與通用控制裝置的第二開關(guān)(K2) —端相連；PC通過其RS232串口與通用控制裝置的接口 轉(zhuǎn)換電路相連；信號發(fā)生器與CPLD的Mark接口相連，Mark接口的外接的信號發(fā)生器決定 了在TDD狀態(tài)下，各邏輯輸出腳的信號時(shí)序。第一電源輸出腳(a)、第二電源輸出腳(b)與 LDMOS功放評估板相連，為LDMOS功放評估板供電。受控柵極電壓輸出腳(d)與LDMOS功 放評估板相連，為LDMOS功放管提供柵極電壓補(bǔ)償。邏輯控制輸出腳(e)與LDMOS功放評 估板相連，通過受控的CPLD模擬在TDD狀態(tài)下的功放控制信號，并能用該信號來控制供給 功放管的柵壓，從而實(shí)現(xiàn)功放管的TDD性能調(diào)試。溫度檢測腳(f)與LDMOS功放評估板相 連，通用控制裝置的MCU通過I2C接口實(shí)時(shí)調(diào)取LDMOS功放評估板上的溫度傳感器的溫度 數(shù)據(jù)。評估過程中，通過改變CPLD邏輯信號輸出腳的狀態(tài)，可以改變LDMOS功放管的工 作模式；通過改變DAC的輸出，可以確定功放管指標(biāo)最佳時(shí)需要的柵極電壓值；通過采集到 的柵極電壓值(3個(gè)以上)就可以在通過PC擬合出功放管在全溫度范圍(-40°C +87°C ) 范圍內(nèi)的柵極電壓溫度補(bǔ)償曲線數(shù)據(jù)；當(dāng)功放管的溫補(bǔ)曲線驗(yàn)證完成后，可以存到通用控 制裝置中M⑶的FLASH中，也可以存到PC上。
權(quán)利要求用于評估LDMOS功放管性能指標(biāo)的通用控制裝置，其特征在于，包括接口轉(zhuǎn)換電路、微處理器、數(shù)模轉(zhuǎn)換電路、復(fù)雜可編程邏輯器件、MOS場效應(yīng)管、柵極補(bǔ)償電壓輸出腳、受控柵極電壓輸出腳、邏輯控制輸出腳、溫度檢測腳；接口轉(zhuǎn)換電路與微處理器的控制信號輸入接口相連；微處理器與數(shù)模轉(zhuǎn)換電路的輸入端相連，數(shù)模轉(zhuǎn)換電路的輸出端與柵極補(bǔ)償電壓輸出腳相連；數(shù)模轉(zhuǎn)換電路的輸出端與MOS場效應(yīng)管的輸入端相連，MOS場效應(yīng)管的輸出端與受控柵極電壓輸出腳相連，MOS場效應(yīng)管的控制端與復(fù)雜可編程邏輯器件的輸出端相連；微處理器與復(fù)雜可編程邏輯器件的輸入端相連，復(fù)雜可編程邏輯器件的輸出端與邏輯控制輸出腳相連；復(fù)雜可編程邏輯器件還包括標(biāo)識接口；微處理器還與溫度檢測腳相連。
2.如權(quán)利要求1所述用于評估LDMOS功放管性能指標(biāo)的通用控制裝置，其特征在于，還 包括電源開關(guān)電路、電源輸出腳，所述電源開關(guān)電路分別與電源輸出腳、接口轉(zhuǎn)換電路、微 處理器、數(shù)模轉(zhuǎn)換電路、復(fù)雜可編程邏輯器件相連。
3.如權(quán)利要求2所述用于評估LDMOS功放管性能指標(biāo)的通用控制裝置，其特征在于，所 述電源開關(guān)電路包括評估板電源開關(guān)、通用控制裝置電源開關(guān)，低壓差線性穩(wěn)壓器，所述評 估板電源開關(guān)與電源輸出腳相連，通用控制裝置電源開關(guān)與低壓差線性穩(wěn)壓器相連，低壓 差線性穩(wěn)壓器分別與接口轉(zhuǎn)換電路、微處理器、數(shù)模轉(zhuǎn)換電路、復(fù)雜可編程邏輯器件相連。
4.如權(quán)利要求1所述用于評估LDMOS功放管性能指標(biāo)的通用控制裝置，其特征在于，所 述接口轉(zhuǎn)換電路為RS232接口芯片，所述控制信號輸入接口為微處理器的UART接口。
5.如權(quán)利要求1所述用于評估LDMOS功放管性能指標(biāo)的通用控制裝置，其特征在于，所 述溫度檢測腳與微處理器的I2C接口相連。
6.如權(quán)利要求1所述用于評估LDMOS功放管性能指標(biāo)的通用控制裝置，其特征在于，所 述數(shù)模轉(zhuǎn)換電路的輸入端與微處理器的SPI接口相連。
專利摘要本實(shí)用新型涉及功放管性能評估電路技術(shù)，提供一種評估LDMOS功放管性能指標(biāo)的通用控制裝置，其中接口轉(zhuǎn)換電路與微處理器的控制信號輸入接口相連；微處理器與數(shù)模轉(zhuǎn)換電路的輸入端相連，數(shù)模轉(zhuǎn)換電路的輸出端與柵極補(bǔ)償電壓輸出腳相連；數(shù)模轉(zhuǎn)換電路的輸出端與MOS場效應(yīng)管的輸入端相連，MOS場效應(yīng)管的輸出端與受控柵極電壓輸出腳相連，MOS場效應(yīng)管的控制端與復(fù)雜可編程邏輯器件的輸出端相連；微處理器與復(fù)雜可編程邏輯器件的輸入端相連，復(fù)雜可編程邏輯器件的輸出端與邏輯控制輸出腳相連；復(fù)雜可編程邏輯器件還包括標(biāo)識接口；微處理器還與溫度檢測腳相連；本實(shí)用新型能夠滿足LDMOS功放管評估所需要的各種控制電路。
文檔編號G01R31/26GK201637813SQ201020301230
公開日2010年11月17日 申請日期2010年1月22日 優(yōu)先權(quán)日2010年1月22日
發(fā)明者黃文建 申請人:芯通科技(成都)有限公司