專利名稱：差動變壓器式位移傳感器數(shù)字變送解調(diào)方法
技術(shù)領(lǐng)域：
差動變壓器式位移傳感器數(shù)字變送解調(diào)方法涉及一種處理利用LVDT精確測量 物體微小位移的信號的方法。
背景技術(shù)：
差動變壓器式位移傳感器采用電磁感應原理能測量微小位移，其英文名稱是 linear variable differential transformer,簡稱LVDT，其結(jié)構(gòu)見圖1。采用環(huán)氧樹脂，不銹
鋼等材料作為線圈骨架，用不同線徑的漆包線在骨架上繞制線圈。與傳統(tǒng)的電力變壓器 不同，LVDT是一種開磁路弱磁耦合的測量元件在骨架上繞制一個初級線圈1，兩個次 級線圈2，其工作方式依賴于在線圈骨架內(nèi)鐵芯3的移動，當初級線圈1供給一定頻率的 交變電壓(激勵信號)時，鐵芯3在線圈內(nèi)移動就改變了空間磁場分布從而改變了初，次 級線圈之間的互感量，次級線圈2就產(chǎn)生感應電動勢，隨著鐵芯位置的不同，互感量也 不同，激勵產(chǎn)生的感應電動勢也不同，這樣就將鐵芯3的位移量(實際的鐵芯是通過測桿 與被測物保持相接觸，也就是被測物體的位移量)變成電壓信號輸出，由于兩個次級線 圈2電壓極性相反，所以傳感器的輸出是兩個次級線圈2電壓之差，其電壓差值與位移量 成線性關(guān)系當鐵芯3處在兩次級線圈2正中間位置時兩次級線圈2感應電壓相等但相位相 反，其電壓差值為零，當鐵芯3往右移動時，右邊的次級線圈感應的電壓大于左邊。兩 級線圈2輸出的電壓差值大小隨鐵芯3位移而成線性變化(第一象限的實線段部分)，這 是LVDT有效的測量范圍(一半)。當鐵芯3繼續(xù)往右移動時線圈2輸出電壓的差值不 與鐵芯3位移成線性關(guān)系，此為緩沖，非測量區(qū)(虛線段)。反之，當鐵芯3自兩次級線 圈中間位置向左邊移動亦然。零點兩邊的實線段一般是對稱的測量范圍，只不過兩者都 是交流信號而相位差180"，如圖2所示。一般情況下，對差動變壓器式位移傳感器(LVDT)常用的信號檢測方法是運用 載波放大器來完成的，載波放大器又是由解調(diào)電路模塊、交流放大模塊、低通濾波功能 模塊和常用的振蕩器組成的。簡單的方法就是從每個次級線圈得到調(diào)幅連續(xù)電壓，通過 整流、相減，通過輸出的直流電壓來表明鐵芯的位置。這種方法中的原始信號經(jīng)過了整 流、加減等中間環(huán)節(jié)才得到直流電壓信號，這樣會使誤差很大，不能得到精確的鐵芯位 置。

發(fā)明內(nèi)容
為了準確地反映鐵芯的位置，本發(fā)明提供一種數(shù)字解調(diào)方法，不僅對所得次級 線圈信號采用加減法，還采用除的方法，并且運用一種映射關(guān)系得出鐵芯的真實位移 值，大大減小誤差。為了實現(xiàn)上述目的，本發(fā)明利用由現(xiàn)場可編程門陣列(FPGA)制作的變送器來 驅(qū)動LVDT的初級線圈，并采集LVDT的兩個次級線圈的輸出信號Va和Vb，該變送器 包括由FLASH或SRAM構(gòu)成的存儲器、驅(qū)動LVDT初級線圈的數(shù)模轉(zhuǎn)換器(D/A)、采樣LVDT兩個次級線圈的兩個模數(shù)轉(zhuǎn)換器(A/D)，以及數(shù)字輸出模塊、包括信號解調(diào)算 法和與上位機通信程序的變送器軟件；將采集到的LVDT兩個次級線圈的輸出信號Va和 Vb作S= (Va-Vb)/(Va+Vb)的數(shù)字解調(diào)處理，利用LVDT鐵芯的實際位移量與S之間的 映射關(guān)系來實現(xiàn)對LVDT的信號檢測，該處理方法包括以下步驟A、初始化變送器中各存儲器，B、FPGA產(chǎn)生頻率可變的正弦波激勵信號，通過D/A輸入到LVDT初級線圈輸 入端，C、采用兩個A/D同時采集LVDT兩個次級線圈的模擬輸出信號，轉(zhuǎn)化為數(shù)字信 號，D、建立LVDT鐵芯的實際位移量與測量量之間的映射關(guān)系，E、利用S = (Va-Vb)/(Va+Vb)的方法進行數(shù)字解調(diào)，將所得結(jié)果進行數(shù)字誤 差修正和數(shù)字濾波，誤差修正的數(shù)據(jù)存儲在FLASH中，F(xiàn)、修正后的結(jié)果送至數(shù)字輸出模塊，以浮點格式的數(shù)據(jù)輸出給上位機，并同時 通過數(shù)模轉(zhuǎn)換以模擬形式輸出，用于外部的儀表來指示測量結(jié)果。所述的步驟B中，正弦激勵信號由直接數(shù)字式頻率合成器(DDS)產(chǎn)生，并后跟 一級具有穩(wěn)幅功能的功率放大器，DDS與FPGA的主時鐘同步，為兆赫茲級，F(xiàn)PGA通 過頻率控制字和幅度控制字來實現(xiàn)對DDS的控制，其控制方法包括如下步驟Bi、向FLASH中寫入激勵頻率字和幅度控制字，B2、從FLASH中讀取頻率控制字通過PIO端口寫入DDS頻率控制寄存器，同時 從FLASH中讀取幅度控制字，通過PIO端口向功率放大器送出幅度控制信號，B3、經(jīng)過DDS產(chǎn)生正弦波數(shù)據(jù)、經(jīng)過D/A轉(zhuǎn)化為模擬正弦波、再經(jīng)過功率放大 器的處理就得到相應頻率、相應幅度的激勵信號。并且，通過DDS同步信號控制A/D的采集時亥lj，采集時刻為激勵信號的正弦值 的峰值點。為了得到精確的鐵芯位移，步驟D采用了一種校準過程來建立LVDT鐵芯的實 際位移量與測量量之間的映射關(guān)系，該過程包括如下步驟Dl、FLASH工作狀態(tài)控制器將FLASH與CPU連接；D2、將LVDT傳感器安裝在測試臺架上，臺架上裝有高等級的位移指示器，在 LVDT傳感器的滿量程內(nèi)均勻設(shè)置測量點，測量點越密集所得誤差修正表越精確，變送器 軟件通過路徑讀取未修正的計算值并發(fā)送至上位機，由上位機軟件記錄，同時人工通過 上位機鍵盤輸入此時測試臺架上位移指示器的位移真實值；D3、上位機軟件在獲得足夠多的測量值和真實值之后，采用線性差值算法得到 一個輸入輸出的轉(zhuǎn)換表，此表由上位機軟件通過USB接口傳送給變送器軟件，由變送器 軟件寫入FLASH存儲器。在步驟E中，采用移動平均濾波算法作為數(shù)字濾波。本發(fā)明的有益效果采用對兩個次級線圈的輸出信號Va和Vb作S= (Va-Vb)/ (Va+Vb)的處理方法，克服了以往噪聲干擾過大的缺點，并由DDS產(chǎn)生正弦激勵信號， 以及進行數(shù)字誤差修正和數(shù)字濾波，使位移的測量精度非常高。


圖1差動變壓器式位移傳感器(LVDT)結(jié)構(gòu)示意圖；圖2差動變壓器式位移傳感器(LVDT)工作原理圖；圖3本發(fā)明的差動變壓器式位移傳感器(LVDT)數(shù)字變送解調(diào)方法實施例中的硬 件結(jié)構(gòu)；圖4本發(fā)明的差動變壓器式位移傳感器(LVDT)數(shù)字變送解調(diào)方法實施例中的軟 件流程圖。
具體實施例方式下面結(jié)合圖3、4對本發(fā)明中的一實施例作具體描述。本發(fā)明可以通過圖3、4所示的一種變送器實現(xiàn)，變送器的硬件主要包括NIOSII CPU軟核、DDS、D/A轉(zhuǎn)換器、A/D轉(zhuǎn)換器、FLASH工作狀態(tài)控制器、FLASH和 SRAM存儲器、主動配置芯片、USB接口、CH452的顯示屏和鍵盤以及電源、時鐘/復 位。如圖3，畫在虛線方框內(nèi)的硬件我們統(tǒng)稱為FPGA片內(nèi)硬件，在方框外的硬件統(tǒng)稱 為FPGA片外硬件。本實施例可同時測量2至16支LVDT傳感器，具體實施方法參見圖3、圖4，步 驟如下1、初始化各存儲器(FLASH和SRAM等)，之所以選擇用FLASH存儲數(shù)據(jù)是
因為FLASH屬于非易失性存儲器，掉電后數(shù)據(jù)不丟失，而SRAM存儲器是用來運行軟件 代碼的。2、上電后，主動配置芯片配置FPGA，從主動配置芯片中加載軟件代碼至 SRAM并運行。3、通過USB接口和CFI接口向FLASH中寫入激勵頻率字和幅度控制字。從FLASH中讀取頻率控制字通過PIO端口寫入DDS頻率控制寄存器，同時從 FLASH中讀取幅度控制字，通過PIO端口向功率放大器送出4位的幅度控制信號，可通 過CH452的鍵盤選擇16支傳感器其中的一支接入進行信號解調(diào)。4、經(jīng)過DDS、D/A轉(zhuǎn)換器、功率放大器的處理產(chǎn)生頻率50兆赫茲的正弦波激 勵信號(與FPGA的主頻時鐘是同步的，都是50兆赫茲)，通過D/A轉(zhuǎn)換器輸入到差動 變壓器式位移傳感器(LVDT)的初級線圈輸入端，DDS每個周期的1/4相位處，即激勵 信號的峰值處，給A/D控制和解算模塊發(fā)出一個同步脈沖，A/D控制和解算模塊在同步 脈沖的驅(qū)動下控制A/D轉(zhuǎn)換器進行模數(shù)轉(zhuǎn)換。5、兩個A/D轉(zhuǎn)換器同時采集兩個次級線圈的模擬輸出信號，轉(zhuǎn)化為16位的數(shù)
字信號。6、FLASH工作狀態(tài)控制器將FLASH接入lONIOS II CPU的CFI接口，保持 LVDT鐵芯位于量程中段某位置不動，在不同頻響設(shè)置下采集數(shù)據(jù)并記錄。精度計算方 法為采集的數(shù)據(jù)中最大值與最小值之差與滿量程分辨率的比值，即精度=(最大值-最小 值)/65536，目前數(shù)字變送器輸出的全部是位移相對值，其與LVDT量程對應的變送器輸 出值為-65535 +65536，沒有單位，根據(jù)所用LVDT的量程，此值經(jīng)過換算即可得到具 有長度單位的位移量。
7、進行校準工作，校準工作是將LVDT傳感器安裝在測試臺架上，臺架上裝有 高等級的位移指示器，在LVDT傳感器的滿量程內(nèi)均勻設(shè)置測量點，測量點越密集所得 誤差修正表越精確。變送器軟件通過路徑讀取未修正的計算值并發(fā)送至上位機，由上位 機軟件記錄，同時人工通過上位機鍵盤輸入此時臺架上位移指示器的位移真實值。上位 機軟件在獲得足夠多的測量值和真實值之后，采用線性差值算法得到一個17位輸入，32 位輸出的轉(zhuǎn)換表，即此表大小為512kbyte ；此表由上位機軟件通過USB接口傳送給變送 器軟件，由變送器軟件寫入FLASH存儲器。8、利用S= (Va-Vb)/(Va+Vb)的方法進行數(shù)字解調(diào)，用移動平均算法對所得值 進行處理，得到原始位移值送給誤差修正模塊，誤差修正模塊以17位的原始位移值作為 地址加上NIOS IICPU通過PIO送來的2bit誤差修正表選擇控制字，形成20位地址，送 至FLASH并從其中讀出誤差值進行修正，得到的結(jié)果送至轉(zhuǎn)換結(jié)果寄存器，串/并轉(zhuǎn)換 模塊將32位并行結(jié)果轉(zhuǎn)換為32位串行數(shù)據(jù)，經(jīng)多路器以串行方式發(fā)送至FPGA片外的串 /并轉(zhuǎn)換模塊，得到32位的并行同步輸出。并行同步輸出同時送至用于模擬輸出的D/A 轉(zhuǎn)換器得到模擬信號輸出，可由CH452的顯示屏顯示。
權(quán)利要求
1.差動變壓器式位移傳感器數(shù)字變送解調(diào)方法，其特征在于利用由現(xiàn)場可編程門 陣列(FPGA)制作的變送器來驅(qū)動LVDT的初級線圈，并采集LVDT的兩個次級線圈的輸 出信號Va和Vb，該變送器包括由FLASH或SRAM構(gòu)成的存儲器、驅(qū)動LVDT初級線圈 的數(shù)模轉(zhuǎn)換器(D/A)、采樣LVDT兩個次級線圈的兩個模數(shù)轉(zhuǎn)換器(A/D)，以及數(shù)字輸 出模塊、包括信號解調(diào)算法和與上位機通信程序的變送器軟件；將采集到的LVDT兩個 次級線圈的輸出信號Va和Vb作S = (Va-Vb) / (Va+Vb)的數(shù)字解調(diào)處理，利用LVDT鐵 芯的實際位移量與S之間的映射關(guān)系來實現(xiàn)對LVDT的信號檢測，該處理方法包括以下步 驟A、初始化變送器中各存儲器，B、FPGA產(chǎn)生頻率可變的正弦波激勵信號，通過D/A輸入到LVDT初級線圈輸入端，C、采用兩個A/D同時采集LVDT兩個次級線圈的模擬輸出信號，轉(zhuǎn)化為數(shù)字信號，D、建立LVDT鐵芯的實際位移量與測量量之間的映射關(guān)系，E、利用S=(Va-Vb)/(Va+Vb)的方法進行數(shù)字解調(diào)，將所得結(jié)果進行數(shù)字誤差修 正和數(shù)字濾波，誤差修正的數(shù)據(jù)存儲在FLASH中，F(xiàn)、修正后的結(jié)果送至數(shù)字輸出模塊，以浮點格式的數(shù)據(jù)輸出給上位機，并同時通過 數(shù)模轉(zhuǎn)換以模擬形式輸出，用于外部的儀表來指示測量結(jié)果。
2.如權(quán)利要求1所述的差動變壓器式位移傳感器數(shù)字變送解調(diào)方法，其特征在于 所述的步驟B中，正弦激勵信號由直接數(shù)字式頻率合成器(DDS)產(chǎn)生，并后跟一級具有 穩(wěn)幅功能的功率放大器，DDS與FPGA的主時鐘同步，為兆赫茲級，F(xiàn)PGA通過頻率控 制字和幅度控制字來實現(xiàn)對DDS的控制，其控制方法包括如下步驟Bi、向FLASH中寫入激勵頻率字和幅度控制字，B2、從FLASH中讀取頻率控制字通過PIO端口寫入DDS頻率控制寄存器，同時從 FLASH中讀取幅度控制字，通過PIO端口向功率放大器送出幅度控制信號，B3、經(jīng)過DDS產(chǎn)生正弦波數(shù)據(jù)、經(jīng)過D/A轉(zhuǎn)化為模擬正弦波、再經(jīng)過功率放大器的 處理就得到相應頻率、相應幅度的激勵信號。
3.如權(quán)利要求2所述的差動變壓器式位移傳感器數(shù)字變送解調(diào)方法，其特征在于 通過DDS同步信號控制A/D的采集時刻為激勵信號的正弦值的峰值點。
4.如權(quán)利要求1或2所述的差動變壓器式位移傳感器數(shù)字變送解調(diào)方法，其特征在 于步驟D采用了如下校準過程來建立LVDT鐵芯的實際位移量與測量量之間的映射關(guān) 系Dl、FLASH工作狀態(tài)控制器將FLASH與CPU連接；D2、將LVDT傳感器安裝在測試臺架上，臺架上裝有高等級的位移指示器，在 LVDT傳感器的滿量程內(nèi)均勻設(shè)置測量點，測量點越密集所得誤差修正表越精確，變送器 軟件通過路徑讀取未修正的計算值并發(fā)送至上位機，由上位機軟件記錄，同時人工通過 上位機鍵盤輸入此時測試臺架上位移指示器的位移真實值；D3、上位機軟件在獲得足夠多的測量值和真實值之后，采用線性差值算法得到一個 輸入輸出的轉(zhuǎn)換表，此表由上位機軟件通過USB接口傳送給變送器軟件，由變送器軟件 寫入FLASH存儲器。
5.如權(quán)利要求1或2或3所述的差動變壓器式位移傳感器數(shù)字變送解調(diào)方法，其特征 在于在步驟E中，所述數(shù)字濾波為移動平均濾波算法。
全文摘要
差動變壓器式位移傳感器數(shù)字變送解調(diào)方法涉及一種處理利用LVDT精確測量物體微小位移的信號的方法。該方法利用由現(xiàn)場可編程門陣列(FPGA)制作的變送器來驅(qū)動LVDT的初級線圈，并采集LVDT的兩個次級線圈的輸出信號Va和Vb，將采集到的LVDT兩個次級線圈的輸出信號Va和Vb作S＝(Va-Vb)/(Va+Vb)的數(shù)字解調(diào)處理，利用LVDT鐵芯的實際位移量與S之間的映射關(guān)系來實現(xiàn)對LVDT的信號檢測，不僅對LVDT中次級線圈信號采用了加減法，而且還采用了除法的解調(diào)方法，并且通過移動平均算法，運用映射關(guān)系得出LVDT鐵芯的真實位移值。本發(fā)明降低了噪聲對測量結(jié)果的干擾，測量誤差大大減小。
文檔編號G01B7/02GK102012209SQ20101029883
公開日2011年4月13日 申請日期2010年9月29日 優(yōu)先權(quán)日2010年9月29日
發(fā)明者柯志泉, 謝雪松 申請人:北京京海泉傳感科技有限公司