專利名稱：磁場傳感器的制作方法
技術領域：
本發(fā)明一般涉及磁場傳感器，特別涉及一種單片集成的三軸全向磁場傳感器。
背景技術：
如圖1所示，磁阻傳感器檢測平行于感應元件方向的磁場變化。在各向異性磁阻 電橋式傳感器中，具有磁阻效應的薄膜材料以不同的形狀制作在基片上(基片可以是硅、 鍺硅、砷化鎵等半導體材料或二氧化硅等絕緣材料)，以檢測本地磁場的強度和方向。通常， 磁阻傳感器采用薄膜合金，它是一種包含鎳和鐵的鐵磁合金。磁阻傳感器的電橋結構采用 恒定電壓或電流偏置，當外部磁場的大小或方向發(fā)生變化時，傳感器的電阻會相應地變化， 電阻的改變會導致電阻兩端的電壓降發(fā)生變化。因此，通過檢測這種電壓降的變化就可以 間接測量外部磁場的變化。磁阻傳感器也可以檢測垂直方向的磁場變化，但是感應效果不 佳。磁阻傳感器的磁滯特性和特性曲線的線性基本上取決于施加磁場作用于導體的均勻 性，早期的磁阻傳感器不含用于實現(xiàn)磁場盡可能均勻作用于導體上的任何措施，我國專利 CN100420953C中公開了一種使用屏蔽條結構減少磁滯現(xiàn)象和提高線性度的磁阻傳感器結 構。這種傳感器同樣只能檢測平行于傳感器的磁場方向。如圖2所示，霍爾傳感器檢測垂直于感應元件方向的磁場變化。它的工作原理主 要基于半導體材料的霍爾效應。當半導體薄片兩端通過控制電流時，如果在其垂直方向上 施加磁場，則將會在垂直于電流和磁場平面的方向上產(chǎn)生電勢差，通過檢測這種電勢差，即 可推斷出外部磁場的變化?；魻杺鞲衅鞯墓ぷ髟頉Q定了這種傳感器無法檢測平行于感應 元件方向上的磁場。由于霍爾傳感器的制造工藝和標準集成電路制造工藝一致，美國專利 US5627398提出了一種CMOS集成電路中制作霍爾傳感器的方法，這種傳感器同樣只能檢測 垂直于傳感器的磁場方向。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術問題是提供一種磁場傳感器，能同時檢測平行和垂直方向 的磁場。為解決上述技術問題，本發(fā)明的技術方案如下一種磁場傳感器芯片，包括磁阻傳感器；霍爾傳感器；控制集成電路，所述控制 集成電路與所述霍爾傳感器處于同一層，并圍繞所述霍爾傳感器，所述控制集成電路接收 并處理所述磁阻傳感器和霍爾傳感器的輸出信號。所述控制集成電路包括電源偏置電路和信號處理電路；所述電源偏置電路向所述 磁阻傳感器和霍爾傳感器輸出偏置信號，以開啟或關閉所述磁阻傳感器和霍爾傳感器；所 述信號處理電路接收并處理所述磁阻傳感器和霍爾傳感器的所述輸出信號。所述控制集成電路可進一步包括時序控制電路和信號選通電路；所述時序控制電 路向所述電源偏置電路輸出偏置控制信號，所述偏置控制信號對所述電源偏置電路輸出的 所述偏置信號進行控制；所述磁阻傳感器和霍爾傳感器向所述信號選通電路輸出各自的輸
3出信號；所述時序控制電路向所述信號選通電路和信號處理電路輸出選通控制信號，所述 選通控制信號控制所述信號選通電路輸出所述磁阻傳感器和霍爾傳感器的輸出信號之一， 并控制所述信號處理電路處理由所述信號選通電路輸出的該輸出信號。所述磁場傳感器芯片還包括位于所述磁阻傳感器與所述同一層之間的鈍化隔離層。所述鈍化隔離層設有接觸孔，所述磁阻傳感器具有連接線，所述磁阻傳感器通過 所述連接線和接觸孔與所述控制集成電路電連接。所述霍爾傳感器位于所述控制集成電路的中心位置。所述霍爾傳感器呈對稱結構。所述磁阻傳感器是蛇形導體結構構成的惠斯通電橋，且相鄰的所述導體結構彼此垂直。所述導體結構旁設有屏蔽條。本發(fā)明的磁場傳感器芯片將磁阻傳感器、霍爾傳感器和控制集成電路集成在一 起，充分利用磁阻傳感器和霍爾傳感器各自的特點，可以檢測三軸全向磁場變化。它可以同 時應用于磁阻傳感器和霍爾傳感器領域，單片集成的特性使其在應用上能最大限度地節(jié)省 物理空間。同時由于內(nèi)部控制集成電路采用了新穎的脈沖偏置、信號讀出電路選通共享技 術，使得本發(fā)明的磁場傳感器功耗更低、面積更小。相對于傳統(tǒng)的單一型磁阻傳感器或霍爾 傳感器，本發(fā)明還具有更好的靈敏度、更強的抗干擾能力和更穩(wěn)定的輸出波形等優(yōu)點。


圖1是傳統(tǒng)磁阻傳感器能夠檢測的磁場方向的示意圖；圖2是傳統(tǒng)霍爾傳感器能夠檢測的磁場方向的示意圖；圖3是本發(fā)明的芯片的整體結構示意圖；圖4是本發(fā)明的霍爾傳感器的剖面示意圖；圖5是本發(fā)明的霍爾傳感器的版圖示意圖；圖6是本發(fā)明的磁阻傳感器的結構示意圖；圖7是圖6的磁阻傳感器的等效電路圖；圖8是本發(fā)明的磁阻傳感器的磁滯特性曲線；圖9是本發(fā)明的磁阻傳感器和一般磁阻傳感器的特性曲線比較；圖10是本發(fā)明的電路系統(tǒng)框圖；圖11示出了本發(fā)明的芯片正常工作時消耗的電流大小；圖12是本發(fā)明的芯片能夠檢測的磁場方向的示意圖，該芯片在磁場中任意位置 都能夠有效檢測。
具體實施例方式下面根據(jù)圖3-12，給出本發(fā)明的較佳實施例，并予以詳細描述，使能更好地理解本 發(fā)明的功能、特點。圖3所示為本發(fā)明的整體結構圖，傳感器系統(tǒng)制作在半導體襯底13上。該傳感器 系統(tǒng)包括霍爾傳感器11、控制集成電路12和磁阻傳感器7，其中，控制集成電路12與霍爾
4傳感器11處于同一層，并圍繞霍爾傳感器11，控制集成電路12接收并處理磁阻傳感器7和 霍爾傳感器11的輸出信號。霍爾傳感器11和控制集成電路12的制作工藝可以是傳統(tǒng)硅工藝、SOI工藝、鍺硅 工藝或砷化鎵工藝等。視制作工藝的不同，半導體襯底13可以是硅、砷化鎵、鍺硅等可以制 作出霍爾傳感器11和控制集成電路12的半導體材料。由于霍爾傳感器的制造工藝和傳統(tǒng) 集成電路制造工藝相兼容，因此，霍爾傳感器11和控制集成電路12制作在同一層，即集成 電路層，并使控制集成電路12圍繞在霍爾傳感器11四周，優(yōu)選將霍爾傳感器11布置在集 成電路層面的中心位置。磁阻傳感器7制作在集成電路層上的鈍化隔離層10上。鈍化隔 離層10設有接觸孔9，磁阻傳感器7具有連接線8，磁阻傳感器11通過連接線8和接觸孔 9與控制集成電路12電連接。制作完畢的傳感器系統(tǒng)由外部封裝14封裝。圖4是本發(fā)明的霍爾傳感器11的剖面示意圖。它采用半導體集成電路工藝制作， 和控制集成電路12制作工藝兼容，不需要增加額外成本。其中金屬層15作為霍爾傳感器 11的電流流入或流出端；P隔離示于16 ；高濃度N摻雜區(qū)示于17 ；Si02隔離示于18 ；N阱 19作為霍爾材料。受剖面圖限制，圖中沒有標注出霍爾傳感器11的電壓輸出端。圖5是本發(fā)明中霍爾傳感器11的版圖示意圖。其中Bias+和Bias-分別代表霍 爾器件的電流流入端和電流流出端，即圖4中的金屬層15 ；VH+和VH-分別代表霍爾傳感器 11的高輸出電壓端和低輸出電壓端。版圖采用高精度對稱結構，能夠最大限度地減小結構 非對稱性引入系統(tǒng)的直流失調電壓。在對鈍化隔離層10作工藝平整化處理后，在鈍化隔離層10上方制作磁阻傳感器 電橋。本發(fā)明使用冷陰濺射制備薄膜的方法，通過直流磁控濺射、離子束蝕刻儀器制備 磁阻。選擇各向異性磁電阻薄膜材料作為磁阻材料，其結構為NiFeCr/NiFe(薄膜厚度在納 米級別)，在NiFe層20nm時磁電阻變化率已高達3%。制作完成后的薄膜電阻外形如圖6 所示。如圖6所示，磁阻傳感器7包括由磁阻材料形成的四個蛇形的導體結構2以及形 成導體結構的邊界的屏蔽層1。各導體結構2的相鄰導體在所示實例中互相電連接構成為 惠斯通電橋的電路的分支，相鄰的導體結構2彼此垂直。該惠斯通電橋由端子5、6施加電 源電壓，并由端子3、4引出磁阻傳感器7的兩個輸出電壓。如圖7所示，本發(fā)明中的磁阻傳感器7等效為惠斯通電橋結構。磁阻傳感器7的 四個信號端子3、4、5和6用于和控制集成電路12相連接。除電源電壓端子5和電源地端 子6外，磁阻傳感器7還有兩個信號輸出端子3和4輸出差分信號進入控制集成電路12。 這樣做的好處除了能夠增加信號幅度、提高傳感器信噪比外，還能夠最大限度地抑制系統(tǒng) 中的共模串擾。圖8是本發(fā)明中采用的磁阻傳感器7產(chǎn)生的磁感B和磁場的場強H之間的磁滯特 性曲線。這個磁滯特性曲線非常陡峭，具有清晰的、可再現(xiàn)的磁滯特性。圖9是本發(fā)明中采用的磁阻傳感器7和一般的磁阻傳感器在施加相同的磁場場強 H下的各自輸出電壓UA的特性曲線。其中，Sl代表的是一般的磁阻傳感器的特性曲線，S2 代表的是本發(fā)明中采用的磁阻傳感器7的特性曲線。本發(fā)明中的磁阻傳感器7采用屏蔽條 1保證各導體結構2的磁特性，特別是磁滯、線性和靈敏度的特性保持相同，而不受制造工
5藝的影響。顯然，本發(fā)明中的磁阻傳感器7具有更好的線性。整個電路系統(tǒng)的框圖如圖10所示。控制集成電路12的電源偏置電路向磁阻傳感 器7和霍爾傳感器11輸出偏置信號，以開啟或關閉磁阻傳感器7和霍爾傳感器11。該偏置 信號為兩個獨立的脈沖信號，能在不同的時段開啟或關閉磁阻傳感器7和霍爾傳感器11。 控制集成電路12的信號處理電路接收并處理磁阻傳感器7和霍爾傳感器11的輸出信號。優(yōu)選地，控制集成電路12還包括時序控制電路和信號選通電路，其中 時序控制電路向電源偏置電路輸出偏置控制信號，該偏置控制信號對電源偏置電 路輸出的偏置信號的頻率和占空比進行控制；磁阻傳感器7和霍爾傳感器11向信號選通電路輸出各自的輸出信號；時序控制電路向信號選通電路和信號處理電路輸出選通控制信號，該選通控制信 號控制信號選通電路輸出磁阻傳感器7和霍爾傳感器11的輸出信號之一，并控制信號處理 電路處理由信號選通電路輸出的該輸出信號。整個電路系統(tǒng)的典型消耗的電流如圖11所示，由于采用了脈沖偏置，所以整個系 統(tǒng)的消耗電流程脈沖形式，均方根值(RMS)為4uA左右，和同種類型的產(chǎn)品相比，功耗降低
了 一個數(shù)量級。本發(fā)明的傳感器由于內(nèi)部同時集成了磁阻傳感器和霍爾傳感器，所以能夠檢測平 行和垂直方向的外部磁場，實現(xiàn)三軸全向磁場檢測功能，如圖12所示。顯然，在上述教導下，可能對本發(fā)明進行多種修正和變型，并在所附權利要求的范 圍內(nèi)，本發(fā)明可實施為不同于具體描述的方式。
權利要求
一種磁場傳感器芯片，包括磁阻傳感器；霍爾傳感器；控制集成電路，所述控制集成電路與所述霍爾傳感器處于同一層，并圍繞所述霍爾傳感器，所述控制集成電路接收并處理所述磁阻傳感器和霍爾傳感器的輸出信號。
2.如權利要求1所述的磁場傳感器芯片，其特征在于，所述控制集成電路包括電源偏 置電路和信號處理電路；所述電源偏置電路向所述磁阻傳感器和霍爾傳 感器輸出偏置信 號，以開啟或關閉所述磁阻傳感器和霍爾傳感器；所述信號處理電路接收并處理所述磁阻 傳感器和霍爾傳感器的所述輸出信號。
3.如權利要求2所述的磁場傳感器芯片，其特征在于，所述控制集成電路進一步包括 時序控制電路和信號選通電路；所述時序控制電路向所述電源偏置電路輸出偏置控制信 號，所述偏置控制信號對所述電源偏置電路輸出的所述偏置信號進行控制；所述磁阻傳感 器和霍爾傳感器向所述信號選通電路輸出各自的輸出信號；所述時序控制電路向所述信號 選通電路和信號處理電路輸出選通控制信號，所述選通控制信號控制所述信號選通電路輸 出所述磁阻傳感器和霍爾傳感器的輸出信號之一，并控制所述信號處理電路處理由所述信 號選通電路輸出的該輸出信號。
4.如權利要求1至3中任一項所述的磁場傳感器芯片，其特征在于，所述磁場傳感器芯 片還包括位于所述磁阻傳感器與所述同一層之間的鈍化隔離層。
5.如權利要求4所述的磁場傳感器芯片，其特征在于，所述鈍化隔離層設有接觸孔，所 述磁阻傳感器具有連接線，所述磁阻傳感器通過所述連接線和接觸孔與所述控制集成電路 電連接。
6.如權利要求4所述的磁場傳感器芯片，其特征在于，所述霍爾傳感器位于所述控制 集成電路的中心位置。
7.如權利要求4所述的磁場傳感器芯片，其特征在于，所述霍爾傳感器呈對稱結構。
8.如權利要求4所述的磁場傳感器芯片，其特征在于，所述磁阻傳感器是蛇形導體結 構構成的惠斯通電橋，且相鄰的所述導體結構彼此垂直。
9.如權利要求8所述的磁場傳感器芯片，其特征在于，所述導體結構旁設有屏蔽條。
全文摘要
本發(fā)明公開了一種磁場傳感器芯片，包括磁阻傳感器；霍爾傳感器；控制集成電路，所述控制集成電路與所述霍爾傳感器處于同一層，并圍繞所述霍爾傳感器，所述控制集成電路接收并處理所述磁阻傳感器和霍爾傳感器的輸出信號。所述控制集成電路可包括電源偏置電路和信號處理電路，并可進一步包括時序控制電路和信號選通電路。所述磁場傳感器可制作在鈍化隔離層上。本發(fā)明的磁場傳感器芯片可以檢測三軸全向磁場變化，具有功耗低、面積小、靈敏度高、抗干擾能力強和輸出波形穩(wěn)定等優(yōu)點。
文檔編號G01R33/09GK101937063SQ201010251018
公開日2011年1月5日 申請日期2010年8月11日 優(yōu)先權日2010年8月11日
發(fā)明者彭卓, 賈曉欽, 陳忠志, 黃穎 申請人:上海騰怡半導體有限公司