專利名稱：高速正余弦細(xì)分裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種編碼器輸出信號(hào)處理系統(tǒng)，尤其涉及一種能將正余弦信號(hào)進(jìn) 行多倍插值細(xì)分的裝置。
技術(shù)背景 編碼器是數(shù)控系統(tǒng)測(cè)量系統(tǒng)的核心功能部件，其發(fā)展也由原始的方波增量到正余 弦增量到絕對(duì)值輸出，分辨率也越來越高，精度也越來越好。早期的數(shù)控或測(cè)量系統(tǒng)中采用 方波式輸出編碼器，但是隨著工業(yè)的發(fā)展，對(duì)工件和測(cè)繪的精度的需求不斷提高，原有的編 碼器已經(jīng)不能滿足要求，主要包含以下問題1、方波輸出沒有過度相位，即方波輸出由一種狀態(tài)到另外一沖狀態(tài)時(shí)沒有中間 態(tài)，因此對(duì)于固定線數(shù)的編碼器來說分辨率就確定了。2、方波輸出式的編碼器當(dāng)需要較高的分辨率時(shí)，必須提高碼盤的物理刻線數(shù)量， 但是當(dāng)刻線數(shù)量增加時(shí)，必須增加碼盤的直徑，同時(shí)制作工藝難度大大增加。3、在方波輸出的編碼器中當(dāng)轉(zhuǎn)速提高時(shí)，由于內(nèi)部單色光的干涉現(xiàn)象更加明顯， 同時(shí)輸出方波的頻率增高，頻譜豐富，對(duì)接收端的要求增高。因此方波輸出的編碼器能實(shí)現(xiàn) 的最大轉(zhuǎn)速較低。這種情況在高分辨率的編碼器中更加的明顯。4、方波輸出傳輸距離較近，最優(yōu)大概30米，過長(zhǎng)極易由于方波傳輸中高頻部分的 缺失造成誤計(jì)數(shù)和不計(jì)數(shù)。近幾年新興的產(chǎn)品正余弦輸出的編碼器以其精度好，后續(xù)處理簡(jiǎn)單快捷，數(shù)值直 觀易用在數(shù)控領(lǐng)域被廣泛應(yīng)用，正余弦輸出的編碼器是高分辨率高精度低成本的平衡產(chǎn) 品，有很多優(yōu)勢(shì)1、輸出波形包含相對(duì)的相位信息，因此可以利用特定插值法實(shí)現(xiàn)分辨率大大提 高，而不需要提高物理刻線。2、正余弦輸出的編碼器輸出頻譜比較純凈，頻譜特異成分少，因此較方波輸出和 絕對(duì)值輸出編碼器更加適合遠(yuǎn)距離的傳輸，衰減小，距離遠(yuǎn)。3、在相同的數(shù)學(xué)分辨率下，物理刻線比方波式輸出的編碼器少很多，可以提供更 高的轉(zhuǎn)速。因此正余弦輸出的編碼器一出現(xiàn)就是高端高精的代名詞。但是由于技術(shù)難度大， 只被世界的幾個(gè)大公司掌握，尤其高精度編碼器的價(jià)格更是驚人的高，往往一些廠商已應(yīng) 用其低精度的產(chǎn)品，在需要編碼器的精度進(jìn)一步提高時(shí)就要花費(fèi)高額的價(jià)格購買其高精度 產(chǎn)品來替代已有產(chǎn)品，這樣不但加大了企業(yè)的負(fù)擔(dān)，而且也帶來了浪費(fèi)，所以一種能夠改變 原有產(chǎn)品精度的裝置急需被研制出來解決以上問題。另外，根據(jù)《計(jì)算機(jī)工程與應(yīng)用》2000 年12期《基于硬件的快速路由查表模塊測(cè)試系統(tǒng)設(shè)計(jì)》中的查表模塊設(shè)計(jì)為高精度編碼器 的實(shí)現(xiàn)提供了一種思路。發(fā)明內(nèi)容本實(shí)用新型的目的在于打破幾大公司對(duì)正余弦細(xì)分技術(shù)的壟斷和對(duì)國內(nèi)的封閉， 提供一種低成本的前提下，以將正余弦信號(hào)進(jìn)行多倍插值細(xì)分的方案實(shí)現(xiàn)高分辨高精度控 制。具體采用的技術(shù)手段如下一種高速正余弦細(xì)分裝置，其特征在于包括差補(bǔ)周期產(chǎn)生模塊，，用于產(chǎn)生啟動(dòng)脈沖信號(hào)和整個(gè)裝置運(yùn)行的周期時(shí)序。正余弦數(shù)據(jù)采樣和計(jì)算模塊，用于接收編碼器輸出的兩路正余弦信號(hào)，并對(duì)這兩 路正余弦信號(hào)的電壓值進(jìn)行A/D轉(zhuǎn)換，已獲得這個(gè)兩路正余弦信號(hào)的電壓值所對(duì)應(yīng)的數(shù)字 量，后對(duì)采樣獲得的兩路正余弦信號(hào)的電壓值的數(shù)字量進(jìn)行除法的操作；整周期計(jì)算模塊，用于對(duì)編碼器輸入的正余弦信號(hào)進(jìn)行整周期的計(jì)數(shù)；查表模塊，用于將正余弦數(shù)據(jù)采樣和計(jì)算模塊處理后的數(shù)據(jù)，同查表模塊內(nèi)儲(chǔ)存的 兩路正余弦波電壓值數(shù)字量的除法值所對(duì)應(yīng)細(xì)分值的數(shù)據(jù)表進(jìn)行比較，以此獲取細(xì)分值；求和模塊，用于將整周期計(jì)數(shù)模塊所得到的編碼器輸入整周期正余弦信號(hào)個(gè)數(shù)乘 以當(dāng)前的細(xì)分倍數(shù)，然后用這一乘法后的結(jié)果與查表模塊查出的當(dāng)前正余弦信號(hào)的細(xì)分值 進(jìn)行加法操作；輸出模式選擇模塊，用于根據(jù)輸入的指令進(jìn)行輸出模式的切換工作，當(dāng)選擇脈沖 輸出模式時(shí)，本模塊將求和模塊最終得到的加法的結(jié)果傳遞給脈沖輸出模塊；同樣當(dāng)選擇 絕對(duì)值輸出模式時(shí)，本模塊將求和模塊最終得到的加法的結(jié)果傳遞給絕對(duì)值輸出模塊；脈沖模式輸出模塊，用于對(duì)輸出模式選擇模塊輸入的根據(jù)加法結(jié)果確定的脈沖數(shù) 以脈沖的形式輸出；絕對(duì)值輸出模塊，用于對(duì)輸出模式選擇模塊輸入輸入的根據(jù)加法結(jié)果確定的脈沖 數(shù)以數(shù)據(jù)的形式直接輸出；所述正余弦數(shù)據(jù)采樣和計(jì)算模塊及整周期計(jì)算模塊同編碼器相連接進(jìn)行同步采 樣，所述正余弦數(shù)據(jù)采樣和計(jì)算模塊同整周期計(jì)算模塊相連接向其發(fā)送同步信號(hào)；所述差 補(bǔ)周期產(chǎn)生模塊同正余弦數(shù)據(jù)采樣和計(jì)算模塊相連接向其發(fā)送啟動(dòng)脈沖信號(hào)，所述正余弦 數(shù)據(jù)采樣和計(jì)算模塊同查表模塊相連接；所述整周期計(jì)算模塊將計(jì)錄編碼器輸入的整周期 正余弦信號(hào)的個(gè)數(shù)發(fā)送到與其連接的求和模塊中；所述求和模塊將與其連接的查表模塊發(fā) 送過來的當(dāng)前正余弦信號(hào)的細(xì)分值數(shù)值同整周期計(jì)算模塊發(fā)送過來的輸入整周期正余弦 信號(hào)個(gè)數(shù)乘以當(dāng)前的細(xì)分倍數(shù)值進(jìn)行求和后，發(fā)送到與其連接的輸出模式選擇模塊上，經(jīng) 輸出模式選擇模塊的選擇后，由脈沖模式輸出模塊以方波的形式輸出或由絕對(duì)值輸出模塊 以數(shù)據(jù)形式直接輸出。還包括參數(shù)選擇輸入模塊分別同正余弦數(shù)據(jù)采樣和計(jì)算模塊、查表模塊、求和模塊以及輸出模式選擇模塊相連接；用于將A，B相正余弦信號(hào)是否需要互換位置的信息傳遞 給采樣和計(jì)算模塊；將用戶所需要的細(xì)分倍數(shù)的信息傳遞給查表模塊以及求和模塊中；將 用戶所需要的輸出模式信息傳遞給輸出模式選擇模塊。上述各組成模塊都集成在現(xiàn)場(chǎng)可編程門陣列FPGA中。本法明針對(duì)現(xiàn)有技術(shù)其優(yōu)點(diǎn)是顯而易見的，具體如下1、最快可達(dá)200ns的差補(bǔ)周期(細(xì)分計(jì)算的時(shí)間)，不遜色于國外同類高端的細(xì)分 設(shè)備的速度。[0027]2、輸入的A，B相正余弦信號(hào)最高可達(dá)600KHZ，依然能穩(wěn)定實(shí)現(xiàn)細(xì)分功能，同國外同類高端的細(xì)分設(shè)備相當(dāng)。3、擁有對(duì)編碼器C，D相正余弦信號(hào)的細(xì)分功能，更方便用戶電機(jī)控制時(shí)電氣角的計(jì)算。4、支持傳統(tǒng)的脈沖輸出方式，方便使用脈沖輸出編碼器的用戶使用，不必更改數(shù) 據(jù)的接收方式就可以應(yīng)用，大大提高編碼器分辨率的同時(shí)基本不會(huì)提升成本。5、支持絕對(duì)位置值輸出方式，傳統(tǒng)的脈沖輸出方式由于接收脈沖信號(hào)端采樣時(shí)鐘 的限制(不能無限制的提高)，造成細(xì)分設(shè)備輸入A，B相正余弦信號(hào)頻率的限制(不能達(dá) 到如600KHZ這么高的頻率)，從而限制了電機(jī)旋轉(zhuǎn)的最高速度。絕對(duì)位置值輸出方式克服 了這一缺陷，必將成為行業(yè)中通用的數(shù)據(jù)傳輸方式。6、在采用14位A/D轉(zhuǎn)換器的前提下可達(dá)到16384倍的細(xì)分倍數(shù)，在同類的細(xì)分設(shè) 備中處于領(lǐng)先地方。單芯片系統(tǒng)是將電子系統(tǒng)的全部設(shè)備集中設(shè)計(jì)在同一片芯片上，通過一定的協(xié)調(diào) 機(jī)制對(duì)系統(tǒng)中的各個(gè)設(shè)備進(jìn)行協(xié)作管理，以達(dá)成系統(tǒng)級(jí)的功能實(shí)現(xiàn)。單芯片系統(tǒng)普遍具有 結(jié)構(gòu)簡(jiǎn)單的特點(diǎn)，同時(shí)硅知識(shí)產(chǎn)權(quán)核復(fù)用技術(shù)也簡(jiǎn)化并加快了單芯片系統(tǒng)的設(shè)計(jì)過程，既 可以根據(jù)具體需求方便的對(duì)應(yīng)用功能模塊進(jìn)行增減，又可以使升級(jí)和修改變得更為容易。 另外，由于其結(jié)構(gòu)簡(jiǎn)單，不僅便于生產(chǎn)，而且成本低廉適于在所有使用正余弦信號(hào)輸出的位 置測(cè)量、角度測(cè)量、運(yùn)動(dòng)控制領(lǐng)域，如數(shù)控機(jī)床、高精度的測(cè)量?jī)x器等領(lǐng)域廣泛推廣。

圖1為本實(shí)用新型所述高速正余弦細(xì)分裝置的結(jié)構(gòu)框圖；圖2為本實(shí)用新型所述高速正余弦細(xì)分裝置的處理流程圖。
具體實(shí)施方式
如圖1和圖2所示，該高速正余弦細(xì)分裝置的具體工作過程如下首先，差補(bǔ)周期 產(chǎn)生模塊產(chǎn)生整個(gè)裝置的計(jì)算周期脈沖信號(hào)，用以控制裝置啟動(dòng)和按照規(guī)定的時(shí)鐘周期進(jìn) 行各命令的執(zhí)行；然后，正余弦數(shù)據(jù)采樣和計(jì)算模塊用于接收編碼器輸出的兩路正余弦信 號(hào)(兩路正余弦信號(hào)為A，B相或C，D相信號(hào))，對(duì)這兩路正余弦信號(hào)的電壓值先進(jìn)行12位 (或14位)的A/D轉(zhuǎn)換，就能得到這個(gè)兩路正余弦信號(hào)的電壓值所對(duì)應(yīng)的數(shù)字量。該數(shù)字 量為12位A/D轉(zhuǎn)換器得到的，所以可達(dá)到的最大細(xì)分倍數(shù)為2的12次冪，即4096倍。同 理用14位A/D轉(zhuǎn)換器可以達(dá)到的最大細(xì)分倍數(shù)16384倍；其中的計(jì)算過程是，將采樣過程 獲得的兩路正余弦信號(hào)的電壓值的數(shù)字量進(jìn)行除法的操作，即用A相信號(hào)A/D轉(zhuǎn)換后的數(shù) 字量除以B相信號(hào)A/D轉(zhuǎn)換后的數(shù)字量(或用C相信號(hào)A/D轉(zhuǎn)換后的數(shù)字量除以D相信號(hào) A/D轉(zhuǎn)換后的數(shù)字量)。其中A/D的位數(shù)決定的是細(xì)分倍數(shù)的最大值，如12位的A/D最大 的細(xì)分倍數(shù)可達(dá)4096倍。也可以實(shí)現(xiàn)比它小的2048，1024，512，256，128，64，32倍。整周期計(jì)算模塊，用于對(duì)編碼器輸入的正余弦信號(hào)進(jìn)行整周期的計(jì)數(shù)。正余弦信 號(hào)的整周期計(jì)算模塊，將編碼器輸出的正余弦信號(hào)進(jìn)行整周期的計(jì)數(shù)，編碼器旋轉(zhuǎn)一周，計(jì) 數(shù)值的增量等于編碼器的線數(shù)，要對(duì)輸入信號(hào)要進(jìn)行濾波，要處理整周期波形的滯后現(xiàn)象。通過一種數(shù)字濾波的方法(就是在一個(gè)高頻的時(shí)鐘控制下對(duì)方波信號(hào)的高電平(或低電平)進(jìn)行多次采樣，取多數(shù)的情況。(如對(duì)高電平采樣5次，由于干擾有一次為0， 四次為1，就認(rèn)為結(jié)果為1))，將高頻干擾濾除掉，以防整周期計(jì)數(shù)值出現(xiàn)偏差。其中，要處 理整周期波形的滯后現(xiàn)象包括想對(duì)輸入的正余弦波進(jìn)行整周期計(jì)數(shù)，先要對(duì)正余弦波進(jìn)行 方波整形，是通過比較器實(shí)現(xiàn)的，(就是正余弦信號(hào)的電壓高于某個(gè)值時(shí)，如2. 5V，就整成 高電平，低于2. 5V時(shí)就整成低電平)也是很通用的方法。(這是對(duì)整周期波形的處理)。否 則無法進(jìn)行計(jì)數(shù)。整形完成后進(jìn)行計(jì)數(shù)操作，在這期間需要將滯后的部分補(bǔ)償回來。正余 弦波進(jìn)行整形包括在純硬件基礎(chǔ)上將波形變?yōu)橐滋幚淼男问?，但在這一過程中，新的波形 將相對(duì)輸入的波形產(chǎn)生滯后。為解決這種滯后進(jìn)行周期計(jì)算時(shí)需要將整周期的滯后值進(jìn)行 補(bǔ)償，通過AD輸出值的采樣和計(jì)算模塊中得到的一個(gè)同步信號(hào)，將滯后值進(jìn)行補(bǔ)償計(jì)算， 從而使整周期計(jì)數(shù)值不會(huì)因?yàn)闇螽a(chǎn)生誤差。 其中正余弦數(shù)據(jù)采樣和計(jì)算模塊處理后的數(shù)據(jù)交與查表模塊，由查表模塊根據(jù)內(nèi) 儲(chǔ)存的兩路正余弦波電壓值數(shù)字量的除法值所對(duì)應(yīng)細(xì)分值的數(shù)據(jù)表進(jìn)行比較，以此獲取細(xì) 分值。由于輸入的A，B兩相正余弦信號(hào)經(jīng)過A/D轉(zhuǎn)換后得到它們的數(shù)字量。計(jì)算過程是將 這兩個(gè)數(shù)字量進(jìn)行除法操作，這個(gè)除法所的到的值和采樣A，B相信號(hào)的值共同確定了這個(gè) 除法值在一個(gè)正余弦周期內(nèi)的唯一性，所以進(jìn)行具體如下操作以實(shí)現(xiàn)兩路正余弦波電壓值 數(shù)字量的除法值所對(duì)應(yīng)細(xì)分值的數(shù)據(jù)表的形成以32倍細(xì)分為例進(jìn)行說明，取相位差為90°兩路正余弦波e和f (A相與B相或C 相與D相信號(hào)相位相差為90° )，e的相位超前于f 90° (A相是超前于B相90°的，C相 是超前于D相90°的)，它們的振幅為M，當(dāng)使用12位A/D轉(zhuǎn)換器時(shí)，A，B相正余弦信號(hào)的 振幅為4096，因此取M為4096，同理當(dāng)使用14位A/D轉(zhuǎn)換器時(shí)，M的值取16384，這樣就可 以保證所取的e，f正余弦波與A，B相正余弦信號(hào)(或C，D相正余弦信號(hào))在幅度和相位上 完全一致。也就可以保證e，f正余弦波與A，B相正余弦信號(hào)(或C，D相正余弦信號(hào))在 同一個(gè)位置上所算得的除法值是相同的。將e，f的一個(gè)周期均等的分成32份，取e，f正余 弦波32份中每一份的起點(diǎn)和終點(diǎn)的幅度值進(jìn)行除法(用e除以f，這個(gè)與A除以B對(duì)應(yīng))， 因?yàn)榈谝欢蔚慕K點(diǎn)是第二段的起點(diǎn)，所以得到了 32個(gè)除法的結(jié)果，將除法之后的數(shù)值形成 一個(gè)表，存儲(chǔ)在查表模塊中。查找的過程是一個(gè)比較的過程，每一次采樣和計(jì)算模塊得到一個(gè)A，B相正余弦信 號(hào)經(jīng)過A/D轉(zhuǎn)換后的數(shù)字量的除法結(jié)果后，將這一個(gè)結(jié)果同表中的32個(gè)已存儲(chǔ)的數(shù)據(jù)進(jìn)行 比較大小的操作，經(jīng)比較后會(huì)發(fā)現(xiàn)這一次A，B相正余弦信號(hào)經(jīng)過A/D轉(zhuǎn)換后的數(shù)字量的除 法結(jié)果會(huì)在32段中某一段的起點(diǎn)除法值和終點(diǎn)除法值之間，假設(shè)在第5段起點(diǎn)除法值和終 點(diǎn)除法值之間，那么得到的細(xì)分值就是5，后交與求和模塊進(jìn)行具體值的求得。求和模塊進(jìn)行的操作是，先將整周期計(jì)數(shù)模塊所得到的對(duì)A，B相正余弦信號(hào)的整 周期的計(jì)數(shù)值乘以當(dāng)前的細(xì)分倍數(shù)，然后用這一乘法后的結(jié)果與查表模塊查出的當(dāng)前A，B 相正余弦信號(hào)的細(xì)分值進(jìn)行加法操作；將整周期計(jì)算值和細(xì)分值進(jìn)行求和后經(jīng)過輸出模式 選擇模塊的選擇，以脈沖的形式輸出或以絕對(duì)值的形式輸出。具體操作如下輸出模式選擇模塊根據(jù)參數(shù)選擇輸入模塊輸入的指令進(jìn)行輸出模 式的切換工作，當(dāng)選擇脈沖輸出模式時(shí)，本模塊將求和模塊最終得到的加法的結(jié)果傳遞給 脈沖輸出模塊；同樣當(dāng)選擇絕對(duì)值輸出模式時(shí)，本模塊將求和模塊最終得到的加法的結(jié)果 傳遞給絕對(duì)值輸出模塊。[0043]脈沖模式輸出模塊，用于對(duì)輸出模式選擇模塊輸入的根據(jù)加法結(jié)果確定的脈沖數(shù)以脈沖的形式輸出；實(shí)現(xiàn)過程如下例如假設(shè)差補(bǔ)周期為800ns，在這個(gè)周期的起始點(diǎn)將 輸出模式選擇模塊傳遞過來的求和和模塊最終得到的加法的結(jié)果記錄一次，然后在這個(gè)周 期的結(jié)束點(diǎn)再記錄一次輸出模式選擇模塊傳遞過來的求和和模塊最終得到的加法的結(jié)果， 用后一次記錄的數(shù)據(jù)減去前一次的得到的記錄數(shù)據(jù)所得到的數(shù)值就是要輸出的脈沖個(gè)數(shù)， 然后用800ns除以要輸出的脈沖個(gè)數(shù)就能得到要輸出的一個(gè)脈沖的時(shí)鐘周期，最后將這些 脈沖在800ns中連續(xù)的輸出。輸出模式選擇模塊傳遞過來的求和模塊最終得到的加法的結(jié)果就是要輸出的絕 對(duì)位置數(shù)據(jù)。將這一數(shù)據(jù)通過串行數(shù)據(jù)傳輸?shù)姆绞捷敵?，即將絕對(duì)值輸出模塊接收到的輸 出模式選擇模塊傳遞過來的求和模塊最終得到的加法的結(jié)果轉(zhuǎn)化成二進(jìn)制數(shù)據(jù)，然后從數(shù) 據(jù)的低位到高位依次的輸出。為方便裝置的使用，可通過再設(shè)置參數(shù)選擇輸入模塊，提供用戶選擇的參數(shù)信息 讀入到系統(tǒng)中，然后根據(jù)這一信息，來控制細(xì)分專用芯片的某些模塊根據(jù)用戶的選擇進(jìn)行 相應(yīng)的工作方式的切換。1、參數(shù)選擇輸入模塊將A，B相正余弦信號(hào)是否需要互換位置的信息傳遞給采樣 和計(jì)算模塊，這樣采樣和計(jì)算模塊就可以根據(jù)這一信息進(jìn)行A，B相正余弦信號(hào)是否互換位 置的操作，這么做的好處是當(dāng)連接信號(hào)線的人員將輸入到細(xì)分器的編碼器信號(hào)線中的A相 信號(hào)接到B相上，B相信號(hào)接到A相上時(shí)，可以不必從新接線，通過細(xì)分器專用芯片用戶參 數(shù)輸入方式快速的將A，B相正余弦信號(hào)互換位置。2、參數(shù)選擇輸入模塊將用戶所需要的細(xì)分倍數(shù)的信息傳遞給查表模塊，查表模塊 就可以根據(jù)這一信息生成用戶要求選擇的細(xì)分倍數(shù)的的表格。3、參數(shù)選擇輸入模塊將用戶所需要的細(xì)分倍數(shù)的信息傳遞給求和模塊，求和模塊 中整周期的計(jì)數(shù)值乘以的細(xì)分倍數(shù)就可以根據(jù)這一信得到。4、參數(shù)選擇輸入模塊將用戶所需要的輸出模式信息傳遞給輸出模式選擇模塊，輸 出模式選擇模塊就可以根據(jù)這一信息進(jìn)行輸出模式的切換工作。例如，參數(shù)選擇輸入模塊采用八位播碼開關(guān)，對(duì)細(xì)分倍數(shù)進(jìn)行調(diào)整，調(diào)整八位播碼 開關(guān)其中的四位的值來確定細(xì)分的倍數(shù)，包括32、64、128、256、512、1024、2048、4096、8192、 16384倍，用戶也可以提出設(shè)計(jì)要求，進(jìn)行所需的其他細(xì)分倍數(shù)的定制。所述A相和B相信 號(hào)可調(diào)換包括當(dāng)輸入A相和B相信號(hào)需要調(diào)換時(shí)，可通過八位播碼開關(guān)其中的一位的值來 進(jìn)行設(shè)置。方波輸出和絕對(duì)值輸出選擇包括當(dāng)從一種輸出方式切換到另一種輸出方式時(shí)， 可以通過八位播碼開關(guān)其中的一位的值來進(jìn)行設(shè)置。在方波輸出條件下接受端采樣脈沖寬 度的選擇包括在脈沖輸出設(shè)置下，可通過八位播碼開關(guān)其中的二位的值來進(jìn)行設(shè)置，可以 設(shè)置的采樣時(shí)鐘的最大時(shí)鐘周期分別為100ns，200ns，400ns，800ns四種，用戶可根據(jù)自己 的采樣時(shí)鐘進(jìn)行對(duì)應(yīng)的設(shè)置。通過調(diào)整開關(guān)中的其中兩位，當(dāng)為00時(shí)對(duì)應(yīng)100ns，當(dāng)接收脈 沖輸出方式的設(shè)備的時(shí)鐘周期大于IOOns時(shí)將不能正確的采樣到數(shù)據(jù)。 上述各組成模塊都集成在現(xiàn)場(chǎng)可編程門陣列FPGA中或?qū)⒏髂K按FPGA的形式進(jìn) 行設(shè)計(jì)將其集成在單芯片中。 另外，該細(xì)分裝置還支持對(duì)編碼器的C，D相正余弦信號(hào)的細(xì)分工作，工作過程與 A，B相正余弦信號(hào)的細(xì)分工作相同，由于C，D相正余弦信號(hào)在編碼器旋轉(zhuǎn)一周時(shí)只輸出一個(gè)正余弦信號(hào)，這樣將C，D相信號(hào)細(xì)分后，就可以根據(jù)C，D相正余弦信號(hào)的細(xì)分值快速的 算出電機(jī)的電氣角。安裝了無C，D相信號(hào)的編碼器的電機(jī)要在開始旋轉(zhuǎn)后第一次捕捉到Z 脈沖信號(hào)時(shí)才能計(jì)算電器角，因此代C，D相信號(hào)的細(xì)分功能的細(xì)分專用芯片能更快的找到電機(jī)旋轉(zhuǎn)的電器角，使用戶更快速開始電機(jī)的旋轉(zhuǎn)控制。 以上所述，僅為本實(shí)用新型較佳的具體實(shí)施方式
，但本實(shí)用新型的保護(hù)范圍并不 局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本實(shí)用新型揭露的技術(shù)范圍內(nèi)，根據(jù)本實(shí)用 新型的技術(shù)方案及其發(fā)明構(gòu)思加以等同替換或改變，都應(yīng)涵蓋在本實(shí)用新型的保護(hù)范圍之 內(nèi)。
權(quán)利要求一種高速正余弦細(xì)分裝置，包括差補(bǔ)周期產(chǎn)生模塊、正余弦數(shù)據(jù)采樣和計(jì)算模塊和整周期計(jì)算模塊；其特征在于還包括查表模塊、求和模塊、輸出模式選擇模塊、脈沖模式輸出模塊和絕對(duì)值輸出模塊；所述正余弦數(shù)據(jù)采樣和計(jì)算模塊及周期計(jì)算模塊同編碼器相連接進(jìn)行同步采樣，所述正余弦數(shù)據(jù)采樣和計(jì)算模塊同整周期計(jì)算模塊相連接向其發(fā)送同步信號(hào)；所述差補(bǔ)周期產(chǎn)生模塊同正余弦數(shù)據(jù)采樣和計(jì)算模塊相連接向其發(fā)送啟動(dòng)脈沖信號(hào)，所述正余弦數(shù)據(jù)采樣和計(jì)算模塊同查表模塊相連接；所述整周期計(jì)算模塊將計(jì)錄編碼器輸入的整周期正余弦信號(hào)的個(gè)數(shù)發(fā)送到與其連接的求和模塊中；所述求和模塊將與其連接的查表模塊發(fā)送過來的當(dāng)前正余弦信號(hào)的細(xì)分值數(shù)值同整周期計(jì)算模塊發(fā)送過來的輸入整周期正余弦信號(hào)個(gè)數(shù)乘以當(dāng)前的細(xì)分倍數(shù)值進(jìn)行求和后，發(fā)送到與其連接的輸出模式選擇模塊上，經(jīng)輸出模式選擇模塊的選擇后，由脈沖模式輸出模塊以方波的形式輸出或由絕對(duì)值輸出模塊以數(shù)據(jù)形式直接輸出。
2.根據(jù)權(quán)利要求1所述的高速正余弦細(xì)分裝置，其特征在于還包括參數(shù)選擇輸入模塊 分別同正余弦數(shù)據(jù)采樣和計(jì)算模塊、查表模塊、求和模塊以及輸出模式選擇模塊相連接。
3.根據(jù)權(quán)利要求1或2所述的高速正余弦細(xì)分裝置，其特征在于上述各組成模塊都集 成在現(xiàn)場(chǎng)可編程門陣列FPGA中。
專利摘要本實(shí)用新型公開了一種高速正余弦細(xì)分裝置，其特征在于通過正余弦數(shù)據(jù)采樣和計(jì)算模塊，整周期計(jì)算模塊，查表模塊，求和模塊，輸出模式選擇模塊，脈沖模式輸出模塊，絕對(duì)值輸出模塊將正余弦信號(hào)進(jìn)行多倍插值細(xì)分，已達(dá)到低精度正余弦輸出的編碼器高精度輸出的目的。該裝置具有細(xì)分精度高，通過單芯片系統(tǒng)更是使其響應(yīng)時(shí)間快，可達(dá)到同國外同精度產(chǎn)品的響應(yīng)速度。另外，由于其結(jié)構(gòu)簡(jiǎn)單、便于生產(chǎn)，而且成本低廉適于在所有使用正余弦信號(hào)輸出的位置測(cè)量、角度測(cè)量、運(yùn)動(dòng)控制領(lǐng)域，如數(shù)控機(jī)床、高精度的測(cè)量?jī)x器等領(lǐng)域廣泛推廣。
文檔編號(hào)G01D5/244GK201772887SQ20092024775
公開日2011年3月23日 申請(qǐng)日期2009年10月30日 優(yōu)先權(quán)日2009年10月30日
發(fā)明者于德海, 張贊秋, 隋繼平 申請(qǐng)人:大連光洋科技工程有限公司