專利名稱：邊界掃描測試系統(tǒng)及測試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子設(shè)備測試領(lǐng)域，特別涉及一種通過JTAG(Joint Test Action Group，聯(lián)合測試行為組織)技術(shù)對印刷電路板進行測試的測試系統(tǒng)及測試方法。
背景技術(shù)：
目前在電子設(shè)備的集成電路測試領(lǐng)域，常常需要對印刷電路板的硬件進行測試， 以判斷印刷電路板上的芯片是否合格、是否損壞或出現(xiàn)加工故障例如短路或虛焊等。邊界 掃描測試是一種重要的集成電路測試手段，其一般采用JTAG技術(shù)對印刷電路板上的芯片 進行測試，基本原理是通過訪問設(shè)置在印刷電路板上的JTAG接口對印刷電路板的內(nèi)部節(jié) 點、器件等進行測試。但一般的邊界掃描測試系統(tǒng)大都通過計算機的并行接口或PCI (Peripheral Component Interconnect，外設(shè)組件互連標準)接口等與印刷電路板相連以收發(fā)數(shù)據(jù)，從而 使得測試速度較慢。另一方面，目前的測試系統(tǒng)往往只有一路測試總線，一次只能連接單個 印刷電路板進行測試，不能同時進行多印刷電路板的測試，當對多印刷電路板測試時，就要 花費更多的測試時間或者需要購買更多的測試設(shè)備。

發(fā)明內(nèi)容
鑒于以上內(nèi)容，有必要提供一種可提高測試效率的邊界掃描測試系統(tǒng)及測試方 法。一種邊界掃描測試系統(tǒng)，包括一測試設(shè)備、一外設(shè)接口、一微處理器、一選通電路、 若干1/0驅(qū)動接口及若干用于連接器件的JTAG總線接口，所述測試設(shè)備通過所述外設(shè)接口 與所述微處理器相連，所述微處理器通過所述選通電路與所述若干1/0驅(qū)動接口相連，每 一 1/0驅(qū)動接口對應連接一 JTAG總線接口，所述微處理器還與所述若干1/0驅(qū)動接口相 連；所述測試設(shè)備設(shè)置并發(fā)送測試指令和測試數(shù)據(jù)并通過所述外設(shè)接口傳送給所述微處理 器，所述微處理器對所述測試指令和測試數(shù)據(jù)進行解析并將所述測試指令和測試數(shù)據(jù)轉(zhuǎn)換 為JTAG格式的測試指令和測試數(shù)據(jù)，并控制所述選通電路選通與所述器件相連的1/0驅(qū)動 接口處于有效狀態(tài)，所述微處理器通過有效狀態(tài)的1/0驅(qū)動接口、被所述1/0驅(qū)動接口驅(qū)動 的JTAG總線接口對器件進行邊界掃描測試，測試完成后器件的測試結(jié)果指標通過相應的 JTAG總線接口、1/0驅(qū)動接口傳送給所述微處理器，所述微處理器將測試結(jié)果指標通過外 設(shè)接口傳送給所述測試設(shè)備。一種邊界掃描測試方法，用于測試至少一被測器件是否合格，包括以下步驟一測試設(shè)備通過一外設(shè)接口發(fā)送測試指令和測試數(shù)據(jù)給一微處理器；所述微處理器對測試指令及測試數(shù)據(jù)進行解析，并將測試指令及測試數(shù)據(jù)轉(zhuǎn)換為 JTAG格式的測試指令和測試數(shù)據(jù)，控制一選通電路選通與所測試器件相連的1/0驅(qū)動接口 處于有效狀態(tài)，再通過有效狀態(tài)的1/0驅(qū)動接口、被1/0驅(qū)動接口所驅(qū)動的JTAG總線接口 對被測器件進行邊界掃描測試；
測試完成時，所述微處理器通過有效狀態(tài)的I/O驅(qū)動接口、JTAG總線接口接收被 測器件的測試結(jié)果指標；所述微處理器將測試結(jié)果指標通過所述外設(shè)接口傳送給所述測試設(shè)備；及所述測試設(shè)備將測試結(jié)果指標與所述被測器件的預設(shè)的正常指標進行比對，若測 試結(jié)果指標與被測器件的預設(shè)的正常指標相等，則判斷為被測器件合格，反之則判斷為被 測器件不合格。本發(fā)明邊界掃描測試系統(tǒng)及測試方法通過所述測試設(shè)備發(fā)送測試指令和測試數(shù) 據(jù)給所述微處理器，所述微處理器根據(jù)所述測試指令和測試數(shù)據(jù)控制所述選通電路選通與 所述被測器件相連的I/O驅(qū)動接口并對被測器件進行邊界掃描測試，測試完成后被測器件 的測試結(jié)果指標傳送給所述微處理器再傳送給所述測試設(shè)備，測試設(shè)備將測試結(jié)果指標與 所述被測器件的預設(shè)的正常指標進行比對以判斷被測器件是否合格，從而實現(xiàn)同時進行多 印刷電路板的測試，提高了測試效率，節(jié)約了測試的時間。


圖1為本發(fā)明邊界掃描測試系統(tǒng)的較佳實施方式與若干被測器件相連的模塊圖。圖2為本發(fā)明邊界掃描測試方法的較佳實施方式的流程圖。
具體實施例方式請參考圖1，本發(fā)明邊界掃描測試系統(tǒng)10用于測試若干被測器件112是否合格，其 較佳實施方式包括一測試設(shè)備例如計算機100、一外設(shè)接口例如USB接口 102、一微處理器 104、一選通電路106、若干I/O (Input/Output，輸入/輸出)驅(qū)動接口 108及若干JTAG總 線接口 110。所述被測器件112為支持JTAG技術(shù)的印刷電路板。所述選通電路106可包 括一個或多個選通芯片，以實現(xiàn)多路選通功能，具體數(shù)量可根據(jù)實際需要測試被測器件112 的數(shù)量設(shè)定。所述計算機100通過所述USB接口 102與所述微處理器104相連，所述微處理器 104還通過所述選通電路106與所述若干I/O驅(qū)動接口 108相連，所述微處理器104還與所 述若干I/O驅(qū)動接口 108相連，每一 I/O驅(qū)動接口 108對應連接一個JTAG總線接口 110，每 一 JTAG總線接口 110對應連接一個被測器件112。所述邊界掃描測試系統(tǒng)10可同時測試 多個被測器件112，具體可根據(jù)測試要求而定。例如所述JTAG總線接口 110可連接一個或 多個被測器件112進行測試。所述計算機100用于設(shè)置測試指令(例如測試哪個被測器件112)和測試數(shù)據(jù)(例 如測試被測器件112的某個節(jié)點的電平、管腳的功能、芯片的型號等參數(shù)信息)，設(shè)置完成 后將所述測試指令和測試數(shù)據(jù)通過USB接口 102發(fā)送給所述微處理器104，還用于通過USB 接口 102從所述微處理器104接收被測器件112的測試結(jié)果指標，并存儲及顯示測試結(jié)果 指標，比較測試結(jié)果指標與被測器件112的預設(shè)的正常指標，若測試結(jié)果指標與被測器件 112的預設(shè)的正常指標相等，則判斷為被測器件112合格，反之則判斷為被測器件112不合 格。例如所測試的被測器件112的節(jié)點的電平為高電平時，測試結(jié)果指標可以以1表示。所述微處理器104用于對所述測試指令和測試數(shù)據(jù)進行解析并將其轉(zhuǎn)換為JTAG 格式的測試指令和測試數(shù)據(jù)，還用于控制所述選通電路106選通與被測器件112相連的一路I/O驅(qū)動接口 108處于有效狀態(tài)，還用于通過有效狀態(tài)的I/O驅(qū)動接口 108、被有效狀態(tài) 的I/O驅(qū)動接口 108所驅(qū)動的JTAG總線接口 110對被測器件112進行邊界掃描測試，并在 測試完成后接收被測器件112通過JTAG總線接口 110、有效狀態(tài)的I/O驅(qū)動接口 108傳送 的測試結(jié)果指標，并將測試結(jié)果指標通過USB接口 102傳送給所述計算機100。當邊界掃描測試系統(tǒng)10測試若干被測器件112時，需將若干被測器件112分別插 接于不同的JTAG總線接口 110，所述計算機100設(shè)置并發(fā)送測試指令(例如測試若干被測 器件112)和測試數(shù)據(jù)(例如測試若干被測器件112的節(jié)點A、B的電平)通過所述USB接 口 102傳送給所述微處理器104，所述微處理器104對所述測試指令和測試數(shù)據(jù)進行解析并 將其轉(zhuǎn)換為JTAG格式的測試指令和測試數(shù)據(jù)，控制所述選通電路106選通與被測器件112 對應相連的所述I/O驅(qū)動接口 108處于有效狀態(tài)，則微處理器104通過所述若干I/O驅(qū)動 接口 108、被所述I/O驅(qū)動接口 108驅(qū)動的若干JTAG總線接口 110對若干被測器件112進 行邊界掃描測試，測試完成后若干被測器件112的測試結(jié)果指標(如節(jié)點A的電平為低電 平則測試結(jié)果指標以0表示，節(jié)點B的電平為高電平則測試結(jié)果指標以1表示)通過對應 的JTAG總線接口 110、1/0驅(qū)動接口 108傳送給所述微處理器104，所述微處理器104將測 試結(jié)果指標通過所述USB接口 102傳送給所述計算機100，計算機100存儲測試結(jié)果指標并 將測試結(jié)果指標與所述每一被測器件112的預設(shè)的正常指標進行比對，以判斷每一被測器 件112是否合格，即若測試結(jié)果指標與每一被測器件112的預設(shè)的正常指標相等，則判斷為 此被測器件112合格，反之則判斷為此被測器件112不合格。在其它實施方式中，計算機100中的測試結(jié)果指標還可以根據(jù)實際情況不需存儲 及顯示。如圖2所示，本發(fā)明邊界掃描測試方法，用于測試若干被測器件112是否合格，其 較佳實施方式包括以下步驟步驟S300，計算機100通過所述USB接口 102發(fā)送測試指令(例如測試某被測器 件112)和測試數(shù)據(jù)(例如測試被測器件112的某個節(jié)點的電平、管腳的功能、芯片的型號 等參數(shù)信息)給所述微處理器104 ；步驟S302，微處理器104對測試指令及測試數(shù)據(jù)進行解析，并將其轉(zhuǎn)換為JTAG格 式的測試指令和測試數(shù)據(jù)，并控制所述選通電路106選通與被測器件112相連的I/O驅(qū)動 接口 108處于有效狀態(tài)，再通過I/O驅(qū)動接口 108、被I/O驅(qū)動接口 108所驅(qū)動的JTAG總線 接口 110對被測器件112進行邊界掃描測試；步驟S304，測試完成時，微處理器104通過有效狀態(tài)的I/O驅(qū)動接口 108、所述 JTAG總線接口 110接收被測器件112的測試結(jié)果指標；步驟S306，微處理器104將測試結(jié)果指標通過USB接口 102傳送給所述計算機 100，計算機100存儲及顯示測試結(jié)果指標；及步驟S308，計算機100將測試結(jié)果指標與所述被測器件112的預設(shè)的正常指標進 行比對，以判斷被測器件112是否合格，若測試結(jié)果指標與被測器件112的預設(shè)的正常指標 相等，則判斷為被測器件112合格，反之則判斷為被測器件112不合格。在其它實施方式中，還可以根據(jù)需要省去步驟S306中的存儲并顯示測試結(jié)果指 標步驟。本發(fā)明邊界掃描測試系統(tǒng)及測試方法，可同時進行多印刷電路板的測試，從而提高了測試效率，節(jié)約了測試的時間。
權(quán)利要求
一種邊界掃描測試系統(tǒng)，包括一測試設(shè)備、一外設(shè)接口、一微處理器、一選通電路、若干I/O驅(qū)動接口及若干用于連接被測器件的JTAG總線接口，所述測試設(shè)備通過所述外設(shè)接口與所述微處理器相連，所述微處理器通過所述選通電路與所述若干I/O驅(qū)動接口相連，每一I/O驅(qū)動接口對應連接一JTAG總線接口，所述微處理器還與所述若干I/O驅(qū)動接口相連；所述測試設(shè)備設(shè)置并發(fā)送測試指令和測試數(shù)據(jù)并通過所述外設(shè)接口傳送給所述微處理器，所述微處理器對所述測試指令和測試數(shù)據(jù)進行解析并將所述測試指令和測試數(shù)據(jù)轉(zhuǎn)換為JTAG格式的測試指令和測試數(shù)據(jù)，并控制所述選通電路選通與所述被測器件相連的I/O驅(qū)動接口處于有效狀態(tài)，所述微處理器通過有效狀態(tài)的I/O驅(qū)動接口、被所述I/O驅(qū)動接口驅(qū)動的JTAG總線接口對被測器件進行邊界掃描測試，測試完成后被測器件的測試結(jié)果指標通過相應的JTAG總線接口、I/O驅(qū)動接口傳送給所述微處理器，所述微處理器將測試結(jié)果指標通過外設(shè)接口傳送給所述測試設(shè)備。
2.如權(quán)利要求1所述的邊界掃描測試系統(tǒng)，其特征在于所述被測器件為支持JTAG技 術(shù)的印刷電路板。
3.如權(quán)利要求1所述的邊界掃描測試系統(tǒng)，其特征在于所述外設(shè)接口為一USB接口。
4.如權(quán)利要求1所述的邊界掃描測試系統(tǒng)，其特征在于所述測試設(shè)備為一計算機。
5.如權(quán)利要求1所述的邊界掃描測試系統(tǒng)，其特征在于所述選通電路包括若干選通 芯片，用于對所述若干I/O驅(qū)動接口進行選通操作。
6.如權(quán)利要求1所述的邊界掃描測試系統(tǒng)，其特征在于所述測試設(shè)備還用于儲存或 顯示測試結(jié)果指標。
7.—種邊界掃描測試方法，用于測試至少一被測器件是否合格，包括以下步驟一測試設(shè)備通過一外設(shè)接口發(fā)送測試指令和測試數(shù)據(jù)給一微處理器；所述微處理器對測試指令及測試數(shù)據(jù)進行解析，并將測試指令及測試數(shù)據(jù)轉(zhuǎn)換為JTAG 格式的測試指令和測試數(shù)據(jù)，控制一選通電路選通與所測試被測器件相連的I/O驅(qū)動接口 處于有效狀態(tài)，再通過有效狀態(tài)的I/O驅(qū)動接口、被I/O驅(qū)動接口所驅(qū)動的JTAG總線接口 對被測器件進行邊界掃描測試；測試完成時，所述微處理器通過有效狀態(tài)的I/O驅(qū)動接口、JTAG總線接口接收被測器 件的測試結(jié)果指標；所述微處理器將測試結(jié)果指標通過所述外設(shè)接口傳送給所述測試設(shè)備；及所述測試設(shè)備將測試結(jié)果指標與所述被測器件的預設(shè)的正常指標進行比對，若測試結(jié) 果指標與被測器件的預設(shè)的正常指標相等，則判斷為被測器件合格，反之則判斷為被測器 件不合格。
8.如權(quán)利要求7所述的邊界掃描測試方法，其特征在于在所述微處理器將測試結(jié)果 指標通過所述外設(shè)接口傳送給所述測試設(shè)備的步驟后及所述測試設(shè)備將測試結(jié)果指標與 所述被測器件的預設(shè)的正常指標進行比對的步驟前，還包括步驟所述測試設(shè)備儲存并顯 示測試結(jié)果指標。
9.如權(quán)利要求7所述的邊界掃描測試方法，其特征在于所述外設(shè)接口為一USB接口。
10.如權(quán)利要求7所述的邊界掃描測試方法，其特征在于所述測試設(shè)備為一計算機， 所述被測器件為支持JTAG技術(shù)的印刷電路板。
全文摘要
一種邊界掃描測試系統(tǒng)，包括一測試設(shè)備、一外設(shè)接口、一微處理器、一選通電路、若干I/O驅(qū)動接口及若干用于連接被測器件的JTAG總線接口，所述測試設(shè)備通過所述外設(shè)接口與所述微處理器相連，所述微處理器通過所述選通電路與所述若干I/O驅(qū)動接口相連，每一I/O驅(qū)動接口對應連接一JTAG總線接口，所述微處理器還與所述若干I/O驅(qū)動接口相連。本發(fā)明還提供了一種邊界掃描測試方法。本發(fā)明邊界掃描測試系統(tǒng)及測試方法可同時對若干被測器件進行測試以提高測試效率。
文檔編號G01R31/3185GK101865976SQ20091030152
公開日2010年10月20日 申請日期2009年4月14日 優(yōu)先權(quán)日2009年4月14日
發(fā)明者朱鴻儒 申請人:鴻富錦精密工業(yè)(深圳)有限公司;鴻海精密工業(yè)股份有限公司