專利名稱：支持芯片不同引腳封裝的可配置式片上測試模塊的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及嵌入式芯片技術(shù)，尤其涉及嵌入式芯片中的測試模塊。這種測試模塊 可以通過配置的方式來支持一款多功能芯片針對不同應(yīng)用采用不同引腳(pin腳)的封裝 形式。
背景技術(shù)：
當(dāng)前SOC(System on Chip,稱為系統(tǒng)級芯片或片上系統(tǒng))技術(shù)發(fā)展迅速，產(chǎn)品生存 周期縮短，針對某一個(gè)應(yīng)用而開發(fā)一款芯片往往并不符合經(jīng)濟(jì)效益。越來越多的ic設(shè)計(jì)商 更傾向于在一款芯片上集成更多的各種功能模塊，然后通過后續(xù)的市場調(diào)查和軟件開發(fā)， 使同一款芯片可以應(yīng)用于不同的領(lǐng)域，從而延長產(chǎn)品生存周期，最大程度的獲得利潤。這 樣做的結(jié)果必然使得芯片設(shè)計(jì)的引腳數(shù)量增多，但當(dāng)這樣的芯片設(shè)計(jì)應(yīng)用于某一具體領(lǐng)域 時(shí)，并不需要這么多引腳，所以當(dāng)同一款芯片設(shè)計(jì)應(yīng)用于不同領(lǐng)域時(shí)會有不同引腳的封裝 形式。 芯片測試是芯片生產(chǎn)和使用中必不可少的環(huán)節(jié)，其目的在于考察芯片的質(zhì)量。芯 片測試方式有多種，其中利用外部模擬的虛擬CPU通過芯片引腳控制總線來測試芯片內(nèi)所 有功能模塊和公用模塊的性能和質(zhì)量是一種常用的測試方法。這種采用虛擬CPU測試方法 的特點(diǎn)一是只需要較少的邏輯電路就可以靈活和有針對性的測試目標(biāo)；二是與使用芯片內(nèi) 部CPU測試相比使用的引腳更少。但使用這種測試方法對于一款多功能芯片來說，由于不 同應(yīng)用采用不同引腳的封裝形式，必然導(dǎo)致測試的不兼容性以及測試成本的增加。理論上 雖然可以采用片內(nèi)自建BIST模塊(自測模塊)來解決這一問題，但自建BIST模塊(自測 模塊)往往只是針對單獨(dú)的功能模塊而設(shè)計(jì)，比如設(shè)計(jì)一個(gè)針對存儲器的BIST模塊(自測 模塊)，而其它功能模塊的測試就很難兼容，而且發(fā)現(xiàn)錯誤后也很難具體定位錯誤的原因。 如果想通過BIST模塊測試更多的功能模塊，則需要非常復(fù)雜的邏輯電路，必然導(dǎo)致芯片面 積增加，成本升高。因此，對于一款集成有各種不同應(yīng)用功能模塊的嵌入式芯片來說，如何 設(shè)計(jì)一種可以通過配置的方式來支持芯片不同引腳封裝的通用型測試模塊是本發(fā)明研究 的問題。

發(fā)明內(nèi)容
本發(fā)明提供支持芯片不同引腳封裝的可配置式片上測試模塊，目的旨在解決一款
多功能芯片針對不同應(yīng)用采用不同引腳封裝形式所帶來的測試兼容性問題。 為達(dá)到上述目的，本發(fā)明采用的技術(shù)方案是一種支持芯片不同引腳封裝的可配
置式片上測試模塊，由封裝形式控制器、引腳轉(zhuǎn)換器、引腳信號控制器和總線信號選擇器組
成，其中 封裝形式控制器由輸入端口和封裝形式信號生成電路組成，輸入端口用于輸入當(dāng) 前芯片封裝形式的配置信號，所述輸入端口由至少兩個(gè)信號輸入端構(gòu)成，每個(gè)信號輸入端 均由芯片上的一個(gè)引腳定義而成；封裝形式信號生成電路由一組與門和反相器構(gòu)成，其中，一組與門并行設(shè)置，反相器設(shè)在與門的不同輸入端產(chǎn)生不同組合，使輸入端口通過與門與 反相器的不同組合生成不同的封裝形式信號，這些封裝形式信號分別傳送給引腳轉(zhuǎn)換器、 引腳信號控制器和總線信號選擇器。 引腳轉(zhuǎn)換器根據(jù)接收到的封裝形式信號將引腳輸入信號和引腳輸出信號轉(zhuǎn)換成 測試信號；所述引腳轉(zhuǎn)換器中具有兩組并行設(shè)置的多選一選擇器，第一組多選一選擇器用 來將引腳輸入信號轉(zhuǎn)換成測試信號中的地址信號、控制信號和寫數(shù)據(jù)信號，第二組多選一 選擇器用來將測試信號中的讀數(shù)據(jù)信號轉(zhuǎn)換成引腳輸出信號；第一組多選一選擇器中每個(gè) 多選一選擇器的第一輸入端與第一種封裝形式所對應(yīng)引腳連接，第二輸入端與第二種封裝 形式所對應(yīng)的引腳連接，第三輸入端與第三種封裝形式所對應(yīng)的引腳連接，以此類推；每個(gè) 多選一選擇器的選擇控制端與封裝形式信號連接，一組多選一選擇器的輸出端作為測試信 號的地址線、控制線和寫數(shù)據(jù)線，其中，地址線和寫數(shù)據(jù)線復(fù)用；第二組多選一選擇器中每 個(gè)多選一選擇器的輸出端與對應(yīng)的引腳連接，多選一選擇器的輸入端與該引腳可能輸出的 所有讀數(shù)據(jù)位連接，每個(gè)多選一選擇器的選擇控制端與封裝形式信號連接。對于讀數(shù)據(jù)線， 在不同的封裝形式下，同一個(gè)引腳會輸出不同的讀數(shù)據(jù)位，所以相對應(yīng)的多選一選擇器的 輸入端由該引腳可能輸出的所有讀數(shù)據(jù)位構(gòu)成，多選一選擇器的選擇控制端與封裝形式信 號連接，多選一選擇器的輸出端接到引腳(注引腳是雙向的，所以既可以把引腳信號傳到 寫數(shù)據(jù)線，也可以接收讀數(shù)據(jù)信號)。 引腳信號控制器根據(jù)接收到的封裝形式信號將引腳轉(zhuǎn)換器得到的信號進(jìn)行組合 和分配，并根據(jù)總線協(xié)議進(jìn)行讀寫控制；引腳信號控制器具有一個(gè)地址信號傳送電路、一個(gè) 寫數(shù)據(jù)信號傳送電路、一個(gè)讀數(shù)據(jù)信號傳送電路以及一個(gè)狀態(tài)控制器；所述地址信號傳送 電路由第一組二選一選擇器和第一組寄存器組成，其中，每個(gè)二選一選擇器和一個(gè)寄存器 對應(yīng)組成一條地址信號傳送通路，二選一選擇器的第一輸入端對應(yīng)連接引腳轉(zhuǎn)換器輸出的 地址線，二選一選擇器的輸出端連接對應(yīng)寄存器的數(shù)據(jù)輸入端，寄存器的數(shù)據(jù)輸出端分出 兩路，其中一路作為返回信號連接二選一選擇器的第二輸入端，另一路作為地址輸出信號， 二選一選擇器的選擇控制端由狀態(tài)控制器控制；所述寫數(shù)據(jù)信號傳送電路由第二組二選一 選擇器和第二組寄存器組成，其中，每個(gè)二選一選擇器和一個(gè)寄存器對應(yīng)組成一條寫數(shù)據(jù) 信號傳送通路，二選一選擇器的第一輸入端對應(yīng)連接引腳轉(zhuǎn)換器輸出的寫數(shù)據(jù)線，二選一 選擇器的輸出端連接對應(yīng)寄存器的數(shù)據(jù)輸入端，寄存器的數(shù)據(jù)輸出端分出兩路，其中一路 作為返回信號連接二選一選擇器的第二輸入端，另一路作為寫數(shù)據(jù)輸出信號，二選一選擇 器的選擇控制端由狀態(tài)控制器控制；所述讀數(shù)據(jù)信號傳送電路由第三組二選一選擇器和第 三組寄存器組成，其中，每個(gè)二選一選擇器和一個(gè)寄存器對應(yīng)組成一條讀數(shù)據(jù)信號傳送通 路，二選一選擇器的第一輸入端連接來自芯片內(nèi)部總線的讀數(shù)據(jù)輸入信號，二選一選擇器 的輸出端連接對應(yīng)寄存器的數(shù)據(jù)輸入端，寄存器的數(shù)據(jù)輸出端分出兩路， 一路作為返回信 號連接二選一選擇器的第二輸入端，另一路作為讀數(shù)據(jù)輸出信號連接芯片的讀數(shù)據(jù)引腳， 二選一選擇器的選擇控制端由狀態(tài)控制器控制；所述狀態(tài)控制器為一個(gè)狀態(tài)機(jī)，該狀態(tài)機(jī) 具有空閑狀態(tài)、鎖存地址狀態(tài)、鎖存寫數(shù)據(jù)狀態(tài)和送出讀數(shù)據(jù)狀態(tài)，這四種狀態(tài)之間的跳轉(zhuǎn) 關(guān)系如下 (1)處于空閑狀態(tài)時(shí)，如果外部引腳沒有給出操作請求信號，則保持空閑狀態(tài)不 變，當(dāng)外部引腳給出操作請求信號有效時(shí)，則進(jìn)入鎖存地址狀態(tài)；
(2)在鎖存地址狀態(tài)時(shí)，用所述第一組寄存器鎖存來自對應(yīng)引腳的地址信息，并把 地址送往芯片內(nèi)部總線； (3)當(dāng)外部引腳給出寫操作信號時(shí)，狀態(tài)機(jī)從鎖存地址狀態(tài)進(jìn)入鎖存寫數(shù)據(jù)狀 態(tài)； (4)處于鎖存寫數(shù)據(jù)狀態(tài)時(shí)，用所述第二組寄存器鎖存來自對應(yīng)引腳的寫數(shù)據(jù)信 息，并把寫數(shù)據(jù)送往芯片內(nèi)部總線，同時(shí)產(chǎn)生操作完成信號； (5)當(dāng)外部引腳給出讀操作信號時(shí)，狀態(tài)機(jī)從鎖存地址狀態(tài)進(jìn)入送出讀數(shù)據(jù)狀 態(tài)； (6)處于送出讀數(shù)據(jù)狀態(tài)時(shí)，用所述第三組寄存器鎖存來自芯片內(nèi)部總線(12)的 讀數(shù)據(jù)信息，并把從總線得到的讀數(shù)據(jù)送往對應(yīng)引腳，同時(shí)產(chǎn)生操作完成信號；
(7)操作完成信號使?fàn)顟B(tài)機(jī)重新回到空閑狀態(tài)； 總線信號選擇器用于控制總線信號的連接，總線信號選擇器具有第四組二選一選 擇器；所述第四組二選一選擇器的第一輸入端連接芯片內(nèi)部的CPU，第二輸入端連接引腳 信號控制器中的地址輸出信號和寫數(shù)據(jù)輸出信號，第四組二選一選擇器的選擇控制端與封 裝形式信號連接，第四組二選一選擇器的輸出端連接芯片內(nèi)部總線的地址線和寫數(shù)據(jù)線； 總線的讀數(shù)據(jù)線既與內(nèi)部CPU的讀數(shù)據(jù)線連接，又與引腳信號控制器中的讀數(shù)據(jù)輸入信號 連接，在測試模式下封裝形式信號有效，此時(shí)芯片內(nèi)部的CPU與總線斷開，而芯片外部的虛 擬CPU通過引腳轉(zhuǎn)換器和引腳信號控制器與總線連接，實(shí)現(xiàn)對不同模塊的測試。
上述技術(shù)方案中的有關(guān)內(nèi)容解釋如下 1、上述方案中，所述"測試信號"是指測試時(shí)外部虛擬CPU與芯片內(nèi)部之間傳輸?shù)?信號，這些信號有以下四種類型 (1)控制信號，比如讀、寫操作信號，傳輸方向由外部虛擬CPU到芯片內(nèi)部；
(2)地址信號，傳輸方向由外部虛擬CPU到芯片內(nèi)部；
(3)寫數(shù)據(jù)信號，傳輸方向由外部虛擬CPU到芯片內(nèi)部；
(4)讀數(shù)據(jù)信號，傳輸方向由芯片內(nèi)部到外部虛擬CPU。 本發(fā)明工作原理是根據(jù)一款多功能芯片在實(shí)際應(yīng)用中的不同引腳封裝形式設(shè)計(jì) 了一種通用型測試模塊。測試時(shí)在芯片外部虛擬CPU(激勵控制器)的配合下，可以根據(jù)芯 片當(dāng)前的封裝形式向封裝形式控制器輸入相應(yīng)的配置信號，封裝形式控制器經(jīng)過處理后將 表示當(dāng)前芯片引腳封裝形式的封裝形式信號分別傳送給引腳轉(zhuǎn)換器、引腳信號控制器和總 線信號選擇器，引腳轉(zhuǎn)換器根據(jù)封裝形式信號將現(xiàn)有引腳合理分配成測試時(shí)的控制信號輸 入端、地址信號輸入端以及數(shù)據(jù)信號輸入輸出端；引腳信號控制器根據(jù)接收到的封裝形式 信號將引腳轉(zhuǎn)換器得到的信號進(jìn)行組合和分配，并根據(jù)總線協(xié)議進(jìn)行讀寫控制；總線信號 選擇器根據(jù)接收到的封裝形式信號將芯片內(nèi)部的CPU與內(nèi)部總線斷開，而芯片外部的虛擬 CPU通過引腳轉(zhuǎn)換器和引腳信號控制器與內(nèi)部總線連接，實(shí)現(xiàn)對模塊組內(nèi)的每個(gè)模塊進(jìn)行 領(lǐng)lj試。
由于上述技術(shù)方案運(yùn)用，本發(fā)明與現(xiàn)有技術(shù)相比具有下列優(yōu)點(diǎn)和效果 1、本發(fā)明針對一款集成有各種不同應(yīng)用功能模塊的嵌入式芯片設(shè)計(jì)了一種通用
型測試模塊。這種測試模塊在芯片外部虛擬CPU(激勵控制器)的配合下，可以通過配置的
方式支持芯片不同引腳的封裝形式。
2、本發(fā)明測試模塊通用性強(qiáng)，測試范圍廣，幾乎可以測試除了內(nèi)部CPU之外的其 它所有功能模塊。 3、本發(fā)明測試模塊具有較少的邏輯，對芯片面積的影響可以忽略，從而不會提高 芯片的生產(chǎn)成本。 4、本發(fā)明測試時(shí)，由于虛擬CPU (激勵控制器)在芯片外部，并不集成在芯片內(nèi)，因 此測試程序的開發(fā)更為靈活和有針對性。


附圖1為本發(fā)明原理框圖； 附圖2為本發(fā)明封裝形式控制器101中的封裝形式信號生成電路示意圖；
附圖3為本發(fā)明引腳轉(zhuǎn)換器102中的一組并行設(shè)置的多選一選擇器示意圖；
附圖4為本發(fā)明引腳信號控制器103中的地址信號傳送電路、寫數(shù)據(jù)信號傳送電 路以及讀數(shù)據(jù)信號傳送電路示意圖； 附圖5為本發(fā)明引腳信號控制器103中的狀態(tài)機(jī)示意圖； 附圖6為本發(fā)明總線信號選擇器104中的第四組二選一選擇器示意圖； 附圖7為本發(fā)明實(shí)施例測試存儲器流程圖。 以上附圖中，10、測試模塊；101、封裝形式控制器；1011、輸入端口 ；1012、封裝形 式信號；102、引腳轉(zhuǎn)換器；103、引腳信號控制器；104、總線信號選擇器；11、 CPU ;12、總線； 13、模塊組；131、 IP總線；14、虛擬CPU。
具體實(shí)施例方式
下面結(jié)合附圖及實(shí)施例對本發(fā)明作進(jìn)一步描述 實(shí)施例一種支持芯片不同引腳封裝的可配置式片上測試模塊 圖1為本發(fā)明原理框圖，從圖中可以看出，芯片由CPU 11、總線12、測試模塊10和
模塊組13構(gòu)成，模塊組13中包含存儲器、IP1 IPn應(yīng)用模塊，IP1 IPn應(yīng)用模塊通過
IP總線131與總線13連接。虛擬CPU 14為芯片外部模仿測試時(shí)讀寫操作的激勵控制器。 下面將對測試模塊10進(jìn)行詳細(xì)描述 如圖1所示，本發(fā)明測試模塊10由封裝形式控制器101、引腳轉(zhuǎn)換器102、引腳信 號控制器103和總線信號選擇器104組成。各組成部分詳細(xì)內(nèi)容如下
1、封裝形式控制器101 封裝形式控制器IOI由輸入端口 lOll(見圖1)和封裝形式信號生成電路組成，輸 入端口 1011用于輸入當(dāng)前芯片封裝形式的配置信號。所述輸入端口 1011由至少兩個(gè)信號 輸入端構(gòu)成(圖1中示意性給出兩個(gè)信號輸入端)，每個(gè)信號輸入端均由芯片上的一個(gè)引 腳定義而成。封裝形式信號生成電路由一組與門和反相器構(gòu)成，如圖2所示，一組與門并行 設(shè)置，反相器設(shè)在與門的不同輸入端產(chǎn)生不同組合，使輸入端口 1011通過與門與反相器的 不同組合生成不同的封裝形式信號1012，這些封裝形式信號1012分別傳送給引腳轉(zhuǎn)換器 102、引腳信號控制器103、總線信號選擇器104和虛擬CPU14，如圖1所示。
2、引腳轉(zhuǎn)換器102 引腳轉(zhuǎn)換器102根據(jù)接收到的封裝形式信號1012將引腳輸入信號和引腳輸出信號轉(zhuǎn)換成測試信號。所述引腳轉(zhuǎn)換器102中具有兩組并行設(shè)置的多選一選擇器，第一 組多選一選擇器用來將引腳輸入信號轉(zhuǎn)換成測試信號中的地址信號、控制信號和寫數(shù)據(jù) 信號，第二組多選一選擇器用來將測試信號中的讀數(shù)據(jù)信號轉(zhuǎn)換成引腳輸出信號；第一組 多選一選擇器如圖3所示，每個(gè)多選一選擇器的第一輸入端與第一種封裝形式所對應(yīng)引 腳連接，第二輸入端與第二種封裝形式所對應(yīng)的引腳連接，第三輸入端與第三種封裝形式 所對應(yīng)的引腳連接，以此類推；每個(gè)多選一選擇器的選擇控制端與封裝形式信號1012 (圖 3中的Pin-mode[1:0])連接， 一組多選一選擇器的輸出端作為測試信號的地址線、控制 線和寫數(shù)據(jù)線，其中，地址線和寫數(shù)據(jù)線復(fù)用，復(fù)用的地址線和寫數(shù)據(jù)線可以采用不同 的時(shí)鐘周期來傳輸，即上一個(gè)時(shí)鐘周期傳輸?shù)刂?，下一個(gè)時(shí)鐘周期傳輸寫數(shù)據(jù)。圖3中 P-addr-data[24:0]表示地址線和寫數(shù)據(jù)線復(fù)用，Pin-A0 Pin-S2表示芯片外部引腳，其 中，l'b0表示接地。第二組多選一選擇器(未給出圖示)中每個(gè)多選一選擇器的輸出端與 對應(yīng)的引腳連接，多選一選擇器的輸入端與該引腳可能輸出的所有讀數(shù)據(jù)位連接，每個(gè)多 選一選擇器的選擇控制端與封裝形式信號連接。對于讀數(shù)據(jù)線，在不同的封裝形式下，同一 個(gè)引腳會輸出不同的讀數(shù)據(jù)位，所以相對應(yīng)的多選一選擇器的輸入端由該引腳可能輸出的 所有讀數(shù)據(jù)位構(gòu)成，多選一選擇器的選擇控制端與封裝形式信號連接，多選一選擇器的輸 出端接到引腳(注引腳是雙向的，所以既可以把引腳信號傳到寫數(shù)據(jù)線，也可以接收讀數(shù) 據(jù)信號)。所述測試信號有控制信號、地址信號、寫數(shù)據(jù)信號和讀數(shù)據(jù)信號四種，控制信號比 如讀、寫操作信號，傳輸方向由外部虛擬CPU 14到芯片內(nèi)部，通過控制線傳輸；地址信號傳 輸方向由外部虛擬CPU 14到芯片內(nèi)部，通過地址線傳輸；寫數(shù)據(jù)信號傳輸方向由外部虛擬 CPU 14到芯片內(nèi)部，通過寫數(shù)據(jù)線傳輸；讀數(shù)據(jù)信號傳輸方向由芯片內(nèi)部到外部虛擬CPU 14，通過讀數(shù)據(jù)線傳輸。
3、引腳信號控制器103 引腳信號控制器103根據(jù)接收到的封裝形式信號1012將引腳轉(zhuǎn)換器102得到的 信號進(jìn)行組合和分配，并根據(jù)總線協(xié)議進(jìn)行讀寫控制。引腳信號控制器103具有一個(gè)地 址信號傳送電路、一個(gè)寫數(shù)據(jù)信號傳送電路、一個(gè)讀數(shù)據(jù)信號傳送電路以及一個(gè)狀態(tài)控制 器。所述地址信號傳送電路如圖4中的上圖，該電路由第一組二選一選擇器和第一組地址 寄存器組成，其中，每個(gè)二選一選擇器和一個(gè)地址寄存器對應(yīng)組成一條地址信號傳送通路， 二選一選擇器的第一輸入端P-addr-data對應(yīng)連接引腳轉(zhuǎn)換器102輸出的地址線，二選一 選擇器的輸出端連接對應(yīng)地址寄存器的數(shù)據(jù)輸入端，地址寄存器的數(shù)據(jù)輸出端P-addr分 出兩路，其中一路作為返回信號連接二選一選擇器的第二輸入端，另一路作為地址輸出信 號，二選一選擇器的選擇控制端由狀態(tài)控制器控制。所述寫數(shù)據(jù)信號傳送電路如圖4中 的中圖，該電路由第二組二選一選擇器和第二組寫數(shù)據(jù)寄存器組成，其中，每個(gè)二選一選 擇器和一個(gè)寫數(shù)據(jù)寄存器對應(yīng)組成一條寫數(shù)據(jù)信號傳送通路，二選一選擇器的第一輸入 端P-addr-data對應(yīng)連接引腳轉(zhuǎn)換器102輸出的寫數(shù)據(jù)線，二選一選擇器的輸出端連接對 應(yīng)寫數(shù)據(jù)寄存器的數(shù)據(jù)輸入端，寫數(shù)據(jù)寄存器的數(shù)據(jù)輸出端P-data-in分出兩路，其中一 路作為返回信號連接二選一選擇器的第二輸入端，另一路作為寫數(shù)據(jù)輸出信號，二選一選 擇器的選擇控制端由狀態(tài)控制器控制。所述讀數(shù)據(jù)信號傳送電路如圖4中的下圖，該電路 由第三組二選一選擇器和第三組讀數(shù)據(jù)寄存器組成，其中，每個(gè)二選一選擇器和一個(gè)讀數(shù) 據(jù)寄存器對應(yīng)組成一條讀數(shù)據(jù)信號傳送通路，二選一選擇器的第一輸入端P-data-out連接來自芯片內(nèi)部總線12的讀數(shù)據(jù)輸入信號，二選一選擇器的輸出端連接對應(yīng)讀數(shù)據(jù)寄存 器的數(shù)據(jù)輸入端，讀數(shù)據(jù)寄存器的數(shù)據(jù)輸出端P-data-out-to-pin分出兩路， 一路作為返 回信號連接二選一選擇器的第二輸入端，另一路作為讀數(shù)據(jù)輸出信號連接芯片的讀數(shù)據(jù)引 腳，二選一選擇器的選擇控制端由狀態(tài)控制器控制。所述狀態(tài)控制器為一個(gè)狀態(tài)機(jī)，如圖5 所示，該狀態(tài)機(jī)具有空閑狀態(tài)、鎖存地址狀態(tài)、鎖存寫數(shù)據(jù)狀態(tài)和送出讀數(shù)據(jù)狀態(tài)，這四種 狀態(tài)之間的跳轉(zhuǎn)關(guān)系如下 (1)處于空閑狀態(tài)時(shí)，如果外部引腳沒有給出操作請求信號，則保持空閑狀態(tài)不 變，當(dāng)外部引腳給出操作請求信號有效時(shí)，則進(jìn)入鎖存地址狀態(tài)； (2)在鎖存地址狀態(tài)時(shí)，用所述第一組寄存器鎖存來自對應(yīng)引腳的地址信息，并把 地址送往芯片內(nèi)部總線12; (3)當(dāng)外部引腳給出寫操作信號時(shí)，狀態(tài)機(jī)從鎖存地址狀態(tài)進(jìn)入鎖存寫數(shù)據(jù)狀 態(tài)； (4)處于鎖存寫數(shù)據(jù)狀態(tài)時(shí)，用所述第二組寄存器鎖存來自對應(yīng)引腳的寫數(shù)據(jù)信 息，并把寫數(shù)據(jù)送往芯片內(nèi)部總線12，同時(shí)產(chǎn)生操作完成信號； (5)當(dāng)外部引腳給出讀操作信號時(shí)，狀態(tài)機(jī)從鎖存地址狀態(tài)進(jìn)入送出讀數(shù)據(jù)狀 態(tài)； (6)處于送出讀數(shù)據(jù)狀態(tài)時(shí)，用所述第三組寄存器鎖存來自芯片內(nèi)部總線(12)的 讀數(shù)據(jù)信息，并把從總線12得到的讀數(shù)據(jù)送往對應(yīng)引腳，同時(shí)產(chǎn)生操作完成信號；
(7)操作完成信號使?fàn)顟B(tài)機(jī)重新回到空閑狀態(tài)。
4、總線信號選擇器104 總線信號選擇器104用于控制總線信號的連接，總線信號選擇器104具有第四組 二選一選擇器。所述第四組二選一選擇器如圖6所示，第四組二選一選擇器的第一輸入端 連接芯片內(nèi)部的CPU 11，第二輸入端連接引腳信號控制器103中的地址輸出信號和寫數(shù) 據(jù)輸出信號，第四組二選一選擇器的選擇控制端與封裝形式信號1012 (Pin-mode[l:O])連 接，第四組二選一選擇器的輸出端連接芯片內(nèi)部總線12的地址線和寫數(shù)據(jù)線。內(nèi)部總線12 的讀數(shù)據(jù)線，既與CPU 11的讀數(shù)據(jù)線連接，又與引腳信號控制器103中的讀數(shù)據(jù)輸入信號 連接。在測試模式下封裝形式信號1012有效，此時(shí)芯片內(nèi)部的CPU 11與總線12斷開，而 芯片外部的虛擬CPU 14通過引腳轉(zhuǎn)換器102和引腳信號控制器103與總線12連接，實(shí)現(xiàn) 對不同模塊的測試。 下面結(jié)合附圖7對48引腳(48pin)封裝形式下測試存儲器作進(jìn)一步說明
在48引腳封裝形式下(全部引腳為128pin)，由于有些引腳需要外接其它芯片，可 以用于測試的引腳個(gè)數(shù)不足30個(gè)，所以32位操作就不可行了，因此選用16位操作，為了覆 蓋到所有模塊的地址空間，需要選用24位地址線，此外還需要2個(gè)引腳用做控制信號。選 取16位地址線和16位數(shù)據(jù)線復(fù)用?？偣残枰?6個(gè)引腳。其具體操作步驟如下
A、從輸入端口 1011配置mode [1:0] = 2， b10。 B、封裝形式控制器101根據(jù)mode的值，輸出封裝形式信號1012表示48引腳封裝 形式。 C、確定存儲器的測試內(nèi)容，根據(jù)內(nèi)容開發(fā)測試程序。 D、假設(shè)首先對存儲器進(jìn)行讀寫遍歷測試，由于48引腳封裝的限制，可用的引腳只有26個(gè)，所以選用16位讀寫操作。 E、使用虛擬CPU 14(激勵控制器)中的16位讀寫模塊對整個(gè)存儲器的地址空間 寫入8'h55。 48引腳封裝形式信號會控制虛擬CPU 14把數(shù)據(jù)寫到哪些引腳上。本例選用引 腳D[23:0]作為地址線，D[15:0]作為寫數(shù)據(jù)線，時(shí)鐘周期clkl和時(shí)鐘周期clk2作為treq 和rw信號線，所以虛擬CPU 14會把地址信息送到D [23:0]，寫數(shù)據(jù)信息送到D [15:0]。
F、在第一個(gè)時(shí)鐘周期，來自于D [23:0]的信息經(jīng)引腳信號控制器103轉(zhuǎn)換成地址 信息送到總線12，發(fā)起一次對存儲器的一個(gè)地址的訪問。 G、在第二個(gè)時(shí)鐘周期，同樣來自于D[15:0]的寫數(shù)據(jù)信息經(jīng)引腳信號控制器103 轉(zhuǎn)換成寫數(shù)據(jù)信息送到總線12，總線12把數(shù)據(jù)寫到存儲器的相應(yīng)地址。
H、重復(fù)F G步驟把存儲器的所有的地址空間寫入8' h55。 1、重復(fù)F H步驟，只是把寫操作換成讀操作，在虛擬CPU 14中會把接收到的讀 數(shù)據(jù)與寫數(shù)據(jù)進(jìn)行比較，從而判斷測試結(jié)果是否符合要求。 上述實(shí)施例只為說明本發(fā)明的技術(shù)構(gòu)思及特點(diǎn)，其目的在于讓熟悉此項(xiàng)技術(shù)的人 士能夠了解本發(fā)明的內(nèi)容并據(jù)以實(shí)施，并不能以此限制本發(fā)明的保護(hù)范圍。凡根據(jù)本發(fā)明 精神實(shí)質(zhì)所作的等效變化或修飾，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
一種支持芯片不同引腳封裝的可配置式片上測試模塊，其特征在于由封裝形式控制器(101)、引腳轉(zhuǎn)換器(102)、引腳信號控制器(103)和總線信號選擇器(104)組成，其中封裝形式控制器(101)由輸入端口(1011)和封裝形式信號生成電路組成，輸入端口(1011)用于輸入當(dāng)前芯片封裝形式的配置信號，所述輸入端口(1011)由至少兩個(gè)信號輸入端構(gòu)成，每個(gè)信號輸入端均由芯片上的一個(gè)引腳定義而成；封裝形式信號生成電路由一組與門和反相器構(gòu)成，其中，一組與門并行設(shè)置，反相器設(shè)在與門的不同輸入端產(chǎn)生不同組合，使輸入端口(1011)通過與門與反相器的不同組合生成不同的封裝形式信號(1012)，這些封裝形式信號(1012)分別傳送給引腳轉(zhuǎn)換器(102)、引腳信號控制器(103)和總線信號選擇器(104)；引腳轉(zhuǎn)換器(102)根據(jù)接收到的封裝形式信號(1012)將引腳輸入信號和引腳輸出信號轉(zhuǎn)換成測試信號；所述引腳轉(zhuǎn)換器(102)中具有兩組并行設(shè)置的多選一選擇器，第一組多選一選擇器用來將引腳輸入信號轉(zhuǎn)換成測試信號中的地址信號、控制信號和寫數(shù)據(jù)信號，第二組多選一選擇器用來將測試信號中的讀數(shù)據(jù)信號轉(zhuǎn)換成引腳輸出信號；第一組多選一選擇器中每個(gè)多選一選擇器的第一輸入端與第一種封裝形式所對應(yīng)引腳連接，第二輸入端與第二種封裝形式所對應(yīng)的引腳連接，第三輸入端與第三種封裝形式所對應(yīng)的引腳連接，以此類推；每個(gè)多選一選擇器的選擇控制端與封裝形式信號(1012)連接，一組多選一選擇器的輸出端作為測試信號的地址線、控制線和寫數(shù)據(jù)線，其中，地址線和寫數(shù)據(jù)線復(fù)用；第二組多選一選擇器中每個(gè)多選一選擇器的輸出端與對應(yīng)的引腳連接，多選一選擇器的輸入端與該引腳可能輸出的所有讀數(shù)據(jù)位連接，每個(gè)多選一選擇器的選擇控制端與封裝形式信號(1012)連接；引腳信號控制器(103)根據(jù)接收到的封裝形式信號(1012)將引腳轉(zhuǎn)換器(102)得到的信號進(jìn)行組合和分配，并根據(jù)總線協(xié)議進(jìn)行讀寫控制；引腳信號控制器(103)具有一個(gè)地址信號傳送電路、一個(gè)寫數(shù)據(jù)信號傳送電路、一個(gè)讀數(shù)據(jù)信號傳送電路以及一個(gè)狀態(tài)控制器；所述地址信號傳送電路由第一組二選一選擇器和第一組寄存器組成，其中，每個(gè)二選一選擇器和一個(gè)寄存器對應(yīng)組成一條地址信號傳送通路，二選一選擇器的第一輸入端對應(yīng)連接引腳轉(zhuǎn)換器(102)輸出的地址線，二選一選擇器的輸出端連接對應(yīng)寄存器的數(shù)據(jù)輸入端，寄存器的數(shù)據(jù)輸出端分出兩路，其中一路作為返回信號連接二選一選擇器的第二輸入端，另一路作為地址輸出信號，二選一選擇器的選擇控制端由狀態(tài)控制器控制；所述寫數(shù)據(jù)信號傳送電路由第二組二選一選擇器和第二組寄存器組成，其中，每個(gè)二選一選擇器和一個(gè)寄存器對應(yīng)組成一條寫數(shù)據(jù)信號傳送通路，二選一選擇器的第一輸入端對應(yīng)連接引腳轉(zhuǎn)換器(102)輸出的寫數(shù)據(jù)線，二選一選擇器的輸出端連接對應(yīng)寄存器的數(shù)據(jù)輸入端，寄存器的數(shù)據(jù)輸出端分出兩路，其中一路作為返回信號連接二選一選擇器的第二輸入端，另一路作為寫數(shù)據(jù)輸出信號，二選一選擇器的選擇控制端由狀態(tài)控制器控制；所述讀數(shù)據(jù)信號傳送電路由第三組二選一選擇器和第三組寄存器組成，其中，每個(gè)二選一選擇器和一個(gè)寄存器對應(yīng)組成一條讀數(shù)據(jù)信號傳送通路，二選一選擇器的第一輸入端連接來自芯片內(nèi)部總線(12)的讀數(shù)據(jù)輸入信號，二選一選擇器的輸出端連接對應(yīng)寄存器的數(shù)據(jù)輸入端，寄存器的數(shù)據(jù)輸出端分出兩路，一路作為返回信號連接二選一選擇器的第二輸入端，另一路作為讀數(shù)據(jù)輸出信號連接芯片的讀數(shù)據(jù)引腳，二選一選擇器的選擇控制端由狀態(tài)控制器控制；所述狀態(tài)控制器為一個(gè)狀態(tài)機(jī)，該狀態(tài)機(jī)具有空閑狀態(tài)、鎖存地址狀態(tài)、鎖存寫數(shù)據(jù)狀態(tài)和送出讀數(shù)據(jù)狀態(tài)，這四種狀態(tài)之間的跳轉(zhuǎn)關(guān)系如下(1)處于空閑狀態(tài)時(shí)，如果外部引腳沒有給出操作請求信號，則保持空閑狀態(tài)不變，當(dāng)外部引腳給出操作請求信號有效時(shí)，則進(jìn)入鎖存地址狀態(tài)；(2)在鎖存地址狀態(tài)時(shí)，用所述第一組寄存器鎖存來自對應(yīng)引腳的地址信息，并把地址送往芯片內(nèi)部總線(12)；(3)當(dāng)外部引腳給出寫操作信號時(shí)，狀態(tài)機(jī)從鎖存地址狀態(tài)進(jìn)入鎖存寫數(shù)據(jù)狀態(tài)；(4)處于鎖存寫數(shù)據(jù)狀態(tài)時(shí)，用所述第二組寄存器鎖存來自對應(yīng)引腳的寫數(shù)據(jù)信息，并把寫數(shù)據(jù)送往芯片內(nèi)部總線(12)，同時(shí)產(chǎn)生操作完成信號；(5)當(dāng)外部引腳給出讀操作信號時(shí)，狀態(tài)機(jī)從鎖存地址狀態(tài)進(jìn)入送出讀數(shù)據(jù)狀態(tài)；(6)處于送出讀數(shù)據(jù)狀態(tài)時(shí)，用所述第三組寄存器鎖存來自芯片內(nèi)部總線(12)的讀數(shù)據(jù)信息，并把從總線(12)得到的讀數(shù)據(jù)送往對應(yīng)引腳，同時(shí)產(chǎn)生操作完成信號；(7)操作完成信號使?fàn)顟B(tài)機(jī)重新回到空閑狀態(tài)；總線信號選擇器(104)用于控制總線信號的連接，總線信號選擇器(104)具有第四組二選一選擇器；所述第四組二選一選擇器的第一輸入端連接芯片內(nèi)部的CPU(11)，第二輸入端連接引腳信號控制器(103)中的地址輸出信號和寫數(shù)據(jù)輸出信號，第四組二選一選擇器的選擇控制端與封裝形式信號(1012)連接，第四組二選一選擇器的輸出端連接芯片內(nèi)部總線(12)的地址線和寫數(shù)據(jù)線；芯片內(nèi)部總線(12)的讀數(shù)據(jù)線，既與CPU(11)的讀數(shù)據(jù)線連接，又與引腳信號控制器(103)中的讀數(shù)據(jù)輸入信號連接，在測試模式下封裝形式信號有效，此時(shí)芯片內(nèi)部的CPU(11)與總線(12)斷開，而芯片外部的虛擬CPU(14)通過引腳轉(zhuǎn)換器(102)和引腳信號控制器(103)與總線(12)連接，實(shí)現(xiàn)對不同模塊的測試連接。
全文摘要
一種支持芯片不同引腳封裝的可配置式片上測試模塊，其特征在于由封裝形式控制器(101)、引腳轉(zhuǎn)換器(102)、引腳信號控制器(103)和總線信號選擇器(104)組成。這種測試模塊可以通過配置的方式來支持一款多功能芯片針對不同應(yīng)用采用不同引腳(pin腳)的封裝形式。本發(fā)明的特點(diǎn)是1、測試模塊通用性強(qiáng)，測試范圍廣，幾乎可以測試除了內(nèi)部CPU之外的其它所有功能模塊；2、具有較少的邏輯，對芯片面積的影響可以忽略，從而不會提高芯片的生產(chǎn)成本；3、由于測試時(shí)采用的虛擬CPU(激勵控制器)在芯片外部，因此測試程序的開發(fā)更為靈活和有針對性。
文檔編號G01R31/28GK101706552SQ20091022101
公開日2010年5月12日 申請日期2009年11月3日 優(yōu)先權(quán)日2009年7月2日
發(fā)明者林雄鑫, 王宗寶, 肖佐楠, 鄭茳 申請人:蘇州國芯科技有限公司