專利名稱：一種半導(dǎo)體芯片結(jié)形貌顯現(xiàn)方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體芯片檢測(cè)領(lǐng)域，特別涉及一種半導(dǎo)體芯片結(jié)形貌顯現(xiàn)方法。
背景技術(shù)：
PN結(jié)是半導(dǎo)體芯片工作的基礎(chǔ)，由相鄰的N型結(jié)和P型結(jié)構(gòu)成，以下簡(jiǎn)稱為結(jié)。在芯片制造中，通過對(duì)芯片基材摻雜雜質(zhì)而形成結(jié)，摻雜方法分為熱擴(kuò)散與離子 注入兩種方法。通過顯現(xiàn)并分析芯片基材中摻雜雜質(zhì)的區(qū)域，即結(jié)形貌，可以達(dá)到對(duì)擴(kuò)散、離子注 入工藝的監(jiān)控，對(duì)芯片產(chǎn)品性能的分析等目的。結(jié)形貌的顯現(xiàn)目前主要有SRP (擴(kuò)展電阻測(cè)試)，SIMS ( 二次離子質(zhì)譜儀)測(cè)試等。 現(xiàn)有技術(shù)中無論是SRP(擴(kuò)展電阻測(cè)試)，SIMS(二次離子質(zhì)譜儀)測(cè)試操作都較為復(fù)雜。

發(fā)明內(nèi)容
為了解決對(duì)現(xiàn)有技術(shù)中結(jié)形貌的顯現(xiàn)操作較為復(fù)雜的問題，本發(fā)明實(shí)施例提供了 一種半導(dǎo)體芯片結(jié)形貌顯現(xiàn)方法，包括用化學(xué)試劑將芯片基板上方的電路結(jié)構(gòu)全部去除，僅留下芯片基板；對(duì)芯片基板中的結(jié)位置切片；將切片后的芯片基板浸入染色試劑中預(yù)定時(shí)間后取出，顯現(xiàn)芯片基板染色后的結(jié) 形貌。由本發(fā)明提供的具體實(shí)施方案可以看出，正是由于利用染色試劑染色實(shí)現(xiàn)結(jié)形貌 的顯現(xiàn)，因此操作較為簡(jiǎn)單。


圖1為本發(fā)明提供的第一實(shí)施例方法流程圖；圖2為本發(fā)明提供的方法對(duì)芯片A基板染色后的示意圖；圖3為本發(fā)明提供的方法對(duì)芯片B染色后的示意圖；圖4為本發(fā)明提供的方法對(duì)芯片C基板染色后的示意圖；圖5為本發(fā)明提供的方法對(duì)芯片D染色后的示意圖。
具體實(shí)施例方式為了解決對(duì)現(xiàn)有技術(shù)中結(jié)形貌的顯現(xiàn)操作較為復(fù)雜的問題，本發(fā)明第一實(shí)施例提 供了一種半導(dǎo)體芯片結(jié)形貌顯現(xiàn)方法，對(duì)需要確認(rèn)的芯片結(jié)位置切片。將切片后的芯片浸 入染色試劑中一定時(shí)間后取出，此時(shí)，結(jié)形貌即可顯現(xiàn)出來。本實(shí)施例中的半導(dǎo)體芯片均 指平面型芯片(即芯片表面電路結(jié)構(gòu)與芯片基材表面平行的芯片，如CM0S，Plarmer DMOS, Metal Gate芯片。)在顯微鏡下觀察切片后的芯片剖面上的結(jié)，由于結(jié)較小，一般在掃描電 子顯微鏡下觀察。去除芯片基板上方所有電路結(jié)構(gòu)。用相同的結(jié)染色實(shí)驗(yàn)條件對(duì)芯片基板
3結(jié)染色，顯現(xiàn)芯片基板染色后的結(jié)形貌。對(duì)比采用去除電路結(jié)構(gòu)所顯現(xiàn)的結(jié)形貌和未去除 電路結(jié)構(gòu)所顯現(xiàn)的結(jié)類似形貌，判斷未去除電路結(jié)構(gòu)所顯現(xiàn)的結(jié)類似形貌是否正確。由于 直接利用染色試劑染色實(shí)現(xiàn)結(jié)形貌的顯現(xiàn)，因此操作較為簡(jiǎn)單下面為本實(shí)施例方法流程如 圖1所示，包括步驟101 用化學(xué)試劑鹽酸將芯片基板上方的包括鈍化層、介質(zhì)層、金屬層和多晶 硅層的電路結(jié)構(gòu)全部去除，僅留下芯片基板。當(dāng)然化學(xué)試劑還可以采用氫氟酸和磷酸等。步驟102 對(duì)需要確認(rèn)結(jié)形貌的芯片基板切片。步驟103 將切片后的芯片基板浸入染色試劑中預(yù)定時(shí)間后取出，顯示染色結(jié)果， 若在芯片基板結(jié)位置切片，則顯現(xiàn)結(jié)形貌，否則，不顯現(xiàn)結(jié)形貌。染色試劑的原理為同一樣品中，芯片基板的所有位置受到的腐蝕條件都是相同 的，由于化學(xué)染色試劑對(duì)結(jié)和非結(jié)區(qū)的腐蝕速率不同，從而顯現(xiàn)結(jié)，染色試劑包括氫氟酸、 醋酸、鉻酸和硫酸銅等。切片后的芯片基板剖面上的結(jié)形貌是通過顯微鏡顯現(xiàn)的，由于結(jié)較 小，一般在掃描電子顯微鏡下顯現(xiàn)觀察芯片基板染色后的結(jié)形貌。步驟104:對(duì)需要確認(rèn)的芯片切片。與步驟102中對(duì)芯片基板切片不同，本步驟中的半導(dǎo)體芯片包括芯片基板和其上 方的電路結(jié)構(gòu)，對(duì)芯片切片的位置與步驟102對(duì)芯片基板切片的位置相同。步驟105 切片后，將芯片浸入染色試劑與步驟103相同的預(yù)定時(shí)間后取出，若顯 現(xiàn)出結(jié)類似形貌則執(zhí)行步驟106。若顯現(xiàn)不出結(jié)類似形貌，則認(rèn)為失敗，會(huì)再次換個(gè)位置切片或重新調(diào)整染色條件 重新執(zhí)行步驟101-步驟105，直到顯現(xiàn)出來結(jié)形貌，此時(shí)才有結(jié)果進(jìn)而進(jìn)行步驟106。步驟106 將芯片染色后的結(jié)類似形貌和芯片基板染色后的染色結(jié)果比較，若芯 片基板染色后的染色結(jié)果為顯現(xiàn)結(jié)形貌，則說明芯片染色后的結(jié)類似形貌正確，否則不正確。其中步驟104、步驟105可以在步驟101、步驟102或步驟103之前，在步驟104和 步驟105之間也可以插入其它步驟如步驟101、步驟102和步驟103，但步驟101 —定在步 驟102之前，步驟102 —定在步驟103之前，步驟104 —定在步驟105之前，步驟101-步驟 105 一定在步驟106之前。例如，芯片A和芯片B是兩片完全一樣的芯片，芯片A基板染色后如圖2所示包 括基板201，可見芯片A基板染色后沒有結(jié)形貌202，芯片B染色后如圖3所示，包括基板 201、電路結(jié)構(gòu)203和結(jié)類似形貌204，圖2中沒有結(jié)形貌202，則說明圖3的結(jié)類似形貌204 不正確。芯片C和芯片D是兩片完全一樣的芯片，芯片C基板染色后如圖4所示包括基板 201和結(jié)形貌202，芯片D染色后如圖5所示，包括基板201、電路結(jié)構(gòu)203和結(jié)類似形貌 204，圖4包括結(jié)形貌202，并與圖5的結(jié)類似形貌204相同，則說明圖5的結(jié)類似形貌正確。結(jié)在芯片基板中，芯片基板上方為芯片電路結(jié)構(gòu)，在對(duì)芯片切片并進(jìn)行結(jié)染色時(shí)， 染色試劑對(duì)芯片基板剖面均勻腐蝕的同時(shí)，亦會(huì)腐蝕其上方的芯片電路結(jié)構(gòu)，電路結(jié)構(gòu)由 多晶硅，介質(zhì)，金屬，鈍化層等材料組成，不同位置的材料及電路布局不同，同一染色試劑對(duì) 不同材料的腐蝕速率不同，從而造成了染色試劑對(duì)腐蝕速率較快的芯片表面電路腐蝕完成 后，從芯片表面電路處進(jìn)入其覆蓋的芯片基板表面，而對(duì)于腐蝕較慢或不腐蝕的芯片表面電路，化學(xué)染色試劑就不可能進(jìn)入其覆蓋的芯片基板表面，所以，造成的結(jié)果是，芯片基板 部分位置受到兩個(gè)方向的化學(xué)試劑腐蝕，一為染色試劑對(duì)芯片基板剖面均勻腐蝕，另一是 由于芯片基板上方的電路層被腐蝕，染色試劑從芯片表面電路被腐蝕處進(jìn)入芯片基板表面 腐蝕。而芯片另外部分基板位置卻只受到一個(gè)方向的化學(xué)試劑腐蝕，即染色試劑對(duì)芯片基 板剖面均勻腐蝕，由于染色試劑對(duì)芯片基板這一部分位置的上方電路腐蝕速率較慢或不腐 蝕，所以化學(xué)染色試劑也就不可能進(jìn)入其覆蓋的芯片基板表面進(jìn)行腐蝕。所以，由于半導(dǎo)體芯片表面電路結(jié)構(gòu)影響，使芯片基板的不同位置受到的腐蝕條 件是不相同的，芯片基板部分位置受到兩個(gè)方向的化學(xué)試劑腐蝕，而芯片基板另外部分位 置卻受到一個(gè)方向的化學(xué)試劑腐蝕，情況嚴(yán)重時(shí)，就會(huì)有結(jié)類似圖形出現(xiàn)。雖然直接采用染色試劑對(duì)芯片直接進(jìn)行染色顯現(xiàn)結(jié)形貌，較為簡(jiǎn)單，但可能會(huì)有 結(jié)類似圖形出現(xiàn)，因此需要采用將芯片基板上方的包括鈍化層、介質(zhì)層、金屬層和多晶硅層 的電路結(jié)構(gòu)全部去除，再用染色試劑對(duì)芯片基板直接進(jìn)行染色顯現(xiàn)結(jié)形貌。并以對(duì)芯片基 板直接進(jìn)行染色顯現(xiàn)的結(jié)形貌作為標(biāo)準(zhǔn)樣本，判斷對(duì)芯片直接進(jìn)行染色顯現(xiàn)的結(jié)類似形貌 是否正確。顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精 神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍 之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
權(quán)利要求
一種半導(dǎo)體芯片結(jié)形貌顯現(xiàn)方法，其特征在于，包括用化學(xué)試劑將芯片基板上方的電路結(jié)構(gòu)全部去除，僅留下芯片基板；對(duì)芯片基板切片；將切片后的芯片基板浸入染色試劑中預(yù)定時(shí)間后取出，當(dāng)對(duì)芯片基板中的結(jié)位置進(jìn)行切片時(shí)，顯現(xiàn)結(jié)形貌。
2.如權(quán)利要求1所述的方法，其特征在于，芯片基板上方的電路結(jié)構(gòu)包括鈍化層，介 質(zhì)層，金屬層，多晶硅層。
3.如權(quán)利要求1所述的方法，其特征在于，化學(xué)試劑包括磷酸、鹽酸和氫氟酸。
4.如權(quán)利要求1所述的方法，其特征在于，染色試劑包括氫氟酸、醋酸、鉻酸和硫酸銅 溶液。
5.如權(quán)利要求1所述的方法，其特征在于，所述芯片的芯片基板與基板上方的電路結(jié) 構(gòu)平行。
6.如權(quán)利要求1所述的方法，其特征在于，所述芯片為CMOS、PlarmerDMOS或Metal Gate芯片。
7.如權(quán)利要求1所述的方法，其特征在于，將切片后的芯片基板浸入染色試劑中預(yù)定 時(shí)間后取出，當(dāng)對(duì)芯片基板中的非結(jié)位置進(jìn)行切片，不顯現(xiàn)結(jié)形貌；還包括在與對(duì)芯片基板切片的相同位置，對(duì)包括芯片基板及其上方的電路結(jié)構(gòu)的芯片切片；將切片后的芯片浸入染色試劑中預(yù)定時(shí)間后取出，若顯現(xiàn)結(jié)類似形貌，則將芯片基板 染色后的結(jié)果與芯片染色后的結(jié)類似形貌進(jìn)行比較，判斷得到的芯片染色后的結(jié)類似形貌 是否正確。
8.如權(quán)利要求7所述的方法，其特征在于，若芯片基板染色后的結(jié)果為顯現(xiàn)結(jié)形貌，則 芯片染色后的結(jié)類似形貌正確。
9.如權(quán)利要求7所述的方法，其特征在于，若芯片基板染色后的的結(jié)果為未顯現(xiàn)結(jié)形 貌，則芯片染色后的結(jié)類似形貌不正確。
10.如權(quán)利要求1所述的方法，其特征在于，包括通過掃描電子顯微鏡觀察顯現(xiàn)芯片 基板染色后的結(jié)形貌。
全文摘要
本發(fā)明公開了一種半導(dǎo)體芯片結(jié)形貌顯現(xiàn)方法，為了解決現(xiàn)有技術(shù)中結(jié)形貌的顯現(xiàn)操作較為復(fù)雜的問題，本發(fā)明公開的方法包括用化學(xué)試劑將芯片基板上方的電路結(jié)構(gòu)全部去除，僅留下芯片基板；對(duì)芯片基板切片；將切片后的芯片基板浸入染色試劑中預(yù)定時(shí)間后取出，若對(duì)芯片基板中的結(jié)位置進(jìn)行切片，則顯現(xiàn)芯片基板染色后的結(jié)形貌。利用染色試劑染色實(shí)現(xiàn)結(jié)形貌的顯現(xiàn)，因此操作較為簡(jiǎn)單。
文檔編號(hào)G01N23/225GK101995351SQ20091009057
公開日2011年3月30日 申請(qǐng)日期2009年8月27日 優(yōu)先權(quán)日2009年8月27日
發(fā)明者金波 申請(qǐng)人:北大方正集團(tuán)有限公司;深圳方正微電子有限公司