專利名稱：高速多通道激光回波并行采集處理裝置的制作方法
技術(shù)領域：
本發(fā)明屬于電子電路技術(shù)領域，涉及高速多通道激光回波并行采集，可應用在雷
達、通信以及激光等信號的采集處理領域。
背景技術(shù)：
激光信號廣泛的應用在雷達、通信、測距以及敵我識別等多個方面，其回波信號的采集技術(shù)是激光信號應用的關(guān)鍵技術(shù)之一。激光回波脈沖的寬度很小，一些回波信號的脈沖寬度只有十幾個納秒，要求很高的采樣率，比如脈寬為10ns的回波脈沖，根據(jù)奈奎斯特采樣定理其采樣率至少應為200MHz，才不至于頻譜混疊，要想準確的得到回波信號的特征，采樣率至少要達到600MHz以上。 傳統(tǒng)的激光回波信號采集設備主要采用以下兩種設計方法 (1) A/D與可編程數(shù)字信號處理DSP相結(jié)合利用A/D將激光回波信號轉(zhuǎn)換成數(shù)字信號，使用DSP作為信號接收處理裝置。常用的高速DSP有TMS320C6201、TS101、TS201等。
(2)A/D與現(xiàn)場可編程門陣列(FPGA)相結(jié)合利用A/D將激光回波信號轉(zhuǎn)換成數(shù)字信號，在FPGA內(nèi)部調(diào)用存儲器直接接收A/D傳來的數(shù)據(jù)。常用的FPGA主要由Xilinx、Altera和Lattice等幾大廠商提供。
傳統(tǒng)方法存在的問題是 l)DSP本身的工作頻率有限，被業(yè)界廣泛應用的高速數(shù)字信號處理器TS201的主頻是600腿z，其I0端口速率遠低于300腿z，在采樣率高達lGHz以上的情況下難以使用。通用FPGA內(nèi)部的存儲器工作頻率一般不超過500MHz，也無法適用于高達lGHz以上A/D采樣率的直接數(shù)據(jù)采集。 2)使用傳統(tǒng)方法難以實現(xiàn)激光回波信號的高速采集。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服傳統(tǒng)的激光回波信號采集方法的不足，提出一種高速多通道激光回波并行采集處理裝置，以擴展信號的采集頻率，實現(xiàn)采樣率為lGHz的信號采集。
為實現(xiàn)lGHz采樣，本發(fā)明的并行采集處理裝置包括 高精度時鐘單元，用于在內(nèi)部寄存器被配置以后產(chǎn)生四路穩(wěn)定的lGHz系統(tǒng)采樣時鐘，并將該時鐘信號傳輸給A/D采集單元； A/D采集單元，用于將激光回波信號轉(zhuǎn)換為數(shù)字信號，通過模數(shù)轉(zhuǎn)換器內(nèi)部的轉(zhuǎn)接器，將該數(shù)據(jù)降為500MHz的差分數(shù)字信號后，傳送給中央處理單元； 中央處理單元，用于配置高精度時鐘單元內(nèi)部寄存器，對A/D采集單元傳來的數(shù)據(jù)進行速率轉(zhuǎn)換和鎖存，并計算該鎖存數(shù)據(jù)的峰值和頻率，同時接收上位機命令，根據(jù)命令將信號的峰值、頻率以及原始數(shù)據(jù)傳送給上位機。 所述的A/D采集單元包括四路運放和模數(shù)轉(zhuǎn)換器，四路模數(shù)轉(zhuǎn)換器分別接收時鐘單元傳來的四路時鐘信號，每一路的運放接收激光回波信號，將其轉(zhuǎn)換為差分信號后傳送給本路模數(shù)轉(zhuǎn)換器，本路模數(shù)轉(zhuǎn)換器在時鐘信號的作用下將運放傳來的信號轉(zhuǎn)換成數(shù)字信
號，并通過差分PECL信號線將轉(zhuǎn)換得到的數(shù)字信號傳送給中央處理單元。所述的中央處理單元包括FPGA和RS422接口協(xié)議轉(zhuǎn)換器，該FPGA分別實現(xiàn)對時
鐘單元的配置，對A/D數(shù)據(jù)的接收轉(zhuǎn)換并對轉(zhuǎn)換后的數(shù)據(jù)峰值和頻率進行計算，對與上位
機通信的控制；該RS422接口協(xié)議轉(zhuǎn)換器實現(xiàn)通信所需的電平轉(zhuǎn)換。 本發(fā)明的并行采集處理方法，包括如下過程 (l)FPGA內(nèi)部的時鐘配置模塊以SPI方式將指令字寫到時鐘芯片內(nèi)部的寄存器中，使時鐘芯片正常工作，產(chǎn)生4路穩(wěn)定的1GHz差分LVPECL信號作為系統(tǒng)的采樣時鐘，并將此采樣時鐘傳送給模數(shù)轉(zhuǎn)換器； (2)激光回波信號經(jīng)過運放轉(zhuǎn)換為差分信號后進入模數(shù)轉(zhuǎn)換器，模數(shù)轉(zhuǎn)換器在采樣時鐘的作用下對運放輸出的信號進行采樣，通過模數(shù)轉(zhuǎn)換器內(nèi)部的轉(zhuǎn)接器，將該數(shù)據(jù)降為500MHz的差分數(shù)字信號后傳送給FPGA ; (3)每路模數(shù)轉(zhuǎn)換器輸出的差分數(shù)字信號進入FPGA內(nèi)部，經(jīng)端口轉(zhuǎn)換模塊轉(zhuǎn)換為單端信號以后，進入輸入輸出模塊進行串并轉(zhuǎn)換以降低數(shù)據(jù)速率，串并轉(zhuǎn)換后的數(shù)據(jù)被鎖存起來，鎖存的數(shù)據(jù)經(jīng)數(shù)據(jù)恢復模塊解串并，恢復數(shù)據(jù)的次序并傳送給數(shù)據(jù)處理與通信模塊； (4)數(shù)據(jù)處理與通信模塊接收速率轉(zhuǎn)換后的數(shù)據(jù)，計算該數(shù)據(jù)的峰值和頻率，同時接收上位機傳來的指令，根據(jù)此指令向上位機傳送計算得到的峰值與頻率，同時發(fā)送增益控制信號。 本發(fā)明與現(xiàn)有技術(shù)相比具有的優(yōu)點 本發(fā)明由于使用高精度時鐘單元產(chǎn)生四路穩(wěn)定的lGHz采樣時鐘，時鐘穩(wěn)定度很高，抖動非常小，從而提高了采樣數(shù)據(jù)的可靠性； 本發(fā)明的A/D采集單元使用模數(shù)轉(zhuǎn)換器內(nèi)部的轉(zhuǎn)接器將該數(shù)據(jù)轉(zhuǎn)換為兩路500MHz的差分數(shù)字信號，從而降低了數(shù)據(jù)的接收速率，使得數(shù)據(jù)的存儲更加方便；
本發(fā)明使用中央處理單元對A/D采集單元傳來的數(shù)據(jù)進行速率轉(zhuǎn)換，將信號的頻率降低到中央處理單元內(nèi)部存儲器所能處理的頻率范圍內(nèi)，并對此并行信號進行鎖存，解決了由于數(shù)據(jù)速率過高無法被存儲器存儲的問題。


圖1是本發(fā)明裝置結(jié)構(gòu)框圖； 圖2是本發(fā)明高精度時鐘單元的結(jié)構(gòu)圖； 圖3是本發(fā)明高精度時鐘單元與模數(shù)轉(zhuǎn)換器的接口圖； 圖4是本發(fā)明的時鐘配置模塊與時鐘芯片接口圖； 圖5是本發(fā)明時鐘芯片寄存器讀寫指令字； 圖6是本發(fā)明模數(shù)轉(zhuǎn)換器輸出信號的時序圖； 圖7是本發(fā)明采樣信號串并轉(zhuǎn)換圖； 圖8是本發(fā)明并行采集處理過程圖； 圖9是發(fā)明采集到的激光回波信號圖。 具體實施方法
參照圖l，本發(fā)明的并行采集處理系統(tǒng)包括高精度時鐘單元、A/D采集單元和中央 處理單元。其中 高精度時鐘單元，由時鐘芯片AD9516和外圍循環(huán)濾波電路組成，如圖2所示，時鐘 芯片不限于AD9516,該芯片內(nèi)部設有配置寄存器，通過SPI協(xié)議接口來配置，該寄存器的讀 寫指令字如圖5所示，寄存器被配置完成以后時鐘芯片開始工作，產(chǎn)生4路穩(wěn)定的lGHz差 分LVPECL信號作為系統(tǒng)的采樣時鐘。 A/D采集單元，由四路運放和模數(shù)轉(zhuǎn)換器組成，四路模數(shù)轉(zhuǎn)換器分別接收時鐘芯片 傳來的四路1GHz差分LVPECL時鐘信號，接口圖如圖3所示，每一路的運放接收激光回波信 號，將其轉(zhuǎn)換為差分信號后傳送給本路模數(shù)轉(zhuǎn)換器，本路模數(shù)轉(zhuǎn)換器在時鐘信號的作用下 將運放傳來的差分模擬信號轉(zhuǎn)換成數(shù)字信號，其輸出信號的時序圖如圖6所示。輸出的數(shù) 字信號以差分PECL信號線的形式傳送給中央處理單元。 中央處理單元，由FPGA和RS422接口協(xié)議轉(zhuǎn)換器組成，F(xiàn)PGA包括時鐘配置模塊、 速率轉(zhuǎn)換模塊和數(shù)據(jù)處理與通信模塊，時鐘配置模塊通過SPI協(xié)議接口將指令字寫到時鐘 芯片內(nèi)部的寄存器中，配置接口如圖4所示，其中SCLK為串行移位時鐘輸入腳，用來控制串 行端口的讀和寫，寫數(shù)據(jù)位在此時鐘的上升沿有效，SCLK頻率不能超過25MHz, SDIO為指令 字輸入輸出端口 ， CS為片選信號，低有效開啟數(shù)據(jù)傳輸，CS有效時，指令字在時鐘SCLK的作 用下由SDIO端口從時鐘配置模塊寫入到時鐘芯片的配置寄存器內(nèi)，配置完成后鐘芯片正 常工作，產(chǎn)生四路穩(wěn)定的1GHz差分LVPECL信號，傳送給四路模數(shù)轉(zhuǎn)換器作為采樣時鐘，速 率轉(zhuǎn)換模塊由四組相同的子模塊構(gòu)成，每組子模塊包括端口轉(zhuǎn)換模塊、輸入輸出模塊、存儲 模塊和數(shù)據(jù)恢復模塊，該端口轉(zhuǎn)換模塊實現(xiàn)對差分PECL信號向單端信號的轉(zhuǎn)換，該輸入輸 出模塊實現(xiàn)對單端信號的串并轉(zhuǎn)換，以降低數(shù)據(jù)速率，信號的串并轉(zhuǎn)換方式如圖7所示，將 一路數(shù)據(jù)轉(zhuǎn)換成N路并行數(shù)據(jù)，2《N《8，同時產(chǎn)生并行數(shù)據(jù)對應的鎖存時鐘，將并行數(shù)據(jù) 和鎖存時鐘送入存儲模塊，該存儲模塊實現(xiàn)對串并轉(zhuǎn)換后數(shù)據(jù)的存儲，存儲模塊將鎖存時 鐘作為寫信號，將并行數(shù)據(jù)存儲到存儲模塊中，將以低速信號作為讀時鐘，并依次將存儲的 數(shù)據(jù)輸出，傳送給數(shù)據(jù)恢復模塊，該數(shù)據(jù)恢復模塊實現(xiàn)對存儲的串并轉(zhuǎn)換數(shù)據(jù)次序的恢復， 這些子模塊依次連接，數(shù)據(jù)處理與通信模塊實現(xiàn)對速率轉(zhuǎn)換后數(shù)據(jù)的峰值和頻率的計算， 以及對與上位機通信的控制，RS422接口協(xié)議轉(zhuǎn)換器對數(shù)據(jù)處理與通信模塊發(fā)出的數(shù)據(jù)進 行電平轉(zhuǎn)換后傳送給上位機，并對上位機傳來的指令信號進行電平轉(zhuǎn)換后傳送給數(shù)據(jù)處理 與通信模塊。 參照圖8，本發(fā)明的并行采集處理過程為
過程l，對時鐘芯片進行配置，產(chǎn)生采樣時鐘。 FPG通過SPI協(xié)議接口將指令字寫到時鐘芯片內(nèi)部的寄存器中以配置寄存器，配 置完成后時鐘芯片正常工作，產(chǎn)生四路穩(wěn)定的lGHz差分LVPECL信號，傳送給四路模數(shù)轉(zhuǎn)換 器作為采樣時鐘。 過程2，對激光回波信號進行模數(shù)轉(zhuǎn)換。 將激光回波信號轉(zhuǎn)換成差分信號，對得到的差分信號進行模數(shù)轉(zhuǎn)換，通過模數(shù)轉(zhuǎn) 換器內(nèi)部的轉(zhuǎn)接器，將該數(shù)據(jù)降為500MHz的差分PECL采樣信號后傳送給FPGA。
過程3，對數(shù)字信號進行速率轉(zhuǎn)換和數(shù)據(jù)處理，同時完成與上位機的通信。
FPGA接收差分PECL采樣信號并將其轉(zhuǎn)換成單端信號，對該單端信號進行串并轉(zhuǎn)
6換以降低數(shù)據(jù)速率，轉(zhuǎn)換后得到降低了速率的并行數(shù)據(jù)，將該并行數(shù)據(jù)鎖存；讀取鎖存的數(shù) 據(jù)并對該數(shù)據(jù)進行解串并運算以恢復數(shù)據(jù)的次序，并計算恢復次序數(shù)據(jù)的峰值和頻率，計 算完成后接收上位機傳來的指令并根據(jù)指令向上位機發(fā)送計算得到的信號峰值和頻率。
參考圖9，采用本發(fā)明方法，在模數(shù)轉(zhuǎn)換器選取MAX108，F(xiàn)PGA選取XilinxVirtex 5 系列FPGA的情況下可以準確的采集到激光回波信號，采集到的激光回波脈沖如圖9所示。
權(quán)利要求
一種高速四通道激光信號并行采集處理裝置，包括高精度時鐘單元，用于在內(nèi)部寄存器被配置以后產(chǎn)生四路穩(wěn)定的1GHz系統(tǒng)采樣時鐘，并將該時鐘信號傳輸給A/D采集單元；A/D采集單元，用于將激光回波信號轉(zhuǎn)換為數(shù)字信號，通過模數(shù)轉(zhuǎn)換器內(nèi)部的轉(zhuǎn)接器，將該數(shù)據(jù)降為500MHz的差分數(shù)字信號后，傳送給中央處理單元；中央處理單元，用于配置高精度時鐘單元內(nèi)部寄存器，對A/D采集單元傳來的數(shù)據(jù)進行速率轉(zhuǎn)換和鎖存，并計算該鎖存數(shù)據(jù)的峰值和頻率，同時接收上位機命令，根據(jù)命令將信號的峰值、頻率以及原始數(shù)據(jù)傳送給上位機。
2. 根據(jù)權(quán)利要求1所述的四通道激光信號并行采集處理裝置，其中A/D采集單元包括四路運放和模數(shù)轉(zhuǎn)換器，四路模數(shù)轉(zhuǎn)換器分別接收時鐘單元傳來的四路時鐘信號，每一路的運放接收激光回波信號，將其轉(zhuǎn)換為差分信號后傳送給本路模數(shù)轉(zhuǎn)換器，本路模數(shù)轉(zhuǎn)換器在時鐘信號的作用下將運放傳來的信號轉(zhuǎn)換成數(shù)字信號，并通過差分PECL信號線將轉(zhuǎn)換得到的數(shù)字信號傳送給中央處理單元。
3. 根據(jù)權(quán)利要求1所述的四通道激光信號并行采集處理裝置，其中中央處理單元包括FPGA和RS422接口協(xié)議轉(zhuǎn)換器，該FPGA分別實現(xiàn)對時鐘單元的配置，對A/D數(shù)據(jù)的接收轉(zhuǎn)換并對轉(zhuǎn)換后的數(shù)據(jù)峰值和頻率進行計算，對與上位機通信的控制；該RS422接口協(xié)議轉(zhuǎn)換器實現(xiàn)通信所需的電平轉(zhuǎn)換。
4. 根據(jù)權(quán)利要求3所述的四通道激光信號并行采集處理裝置，其中FPGA包括時鐘配置模塊，通過SPI協(xié)議讀寫時鐘芯片內(nèi)部的寄存器，實現(xiàn)對時鐘芯片的配置；速率轉(zhuǎn)換模塊，由四組相同的子模塊構(gòu)成，每組子模塊包括端口轉(zhuǎn)換模塊、輸入輸出模塊、存儲模塊和數(shù)據(jù)恢復模塊，該端口轉(zhuǎn)換模塊實現(xiàn)對差分PECL信號向單端信號的轉(zhuǎn)換；該輸入輸出模塊實現(xiàn)對單端信號的串并轉(zhuǎn)換，以降低數(shù)據(jù)速率；該存儲模塊實現(xiàn)對串并轉(zhuǎn)換后數(shù)據(jù)的存儲；該數(shù)據(jù)恢復模塊實現(xiàn)對存儲的串并轉(zhuǎn)換數(shù)據(jù)次序的恢復，這些子模塊依次連接；數(shù)據(jù)處理與通信模塊，實現(xiàn)對速率轉(zhuǎn)換后數(shù)據(jù)的峰值和頻率的計算，以及對與上位機通信的控制。
5. 根據(jù)權(quán)利要求3所述的四通道激光信號并行采集處理裝置，其中每組子模塊接收對應輸出信息，每組子模塊中的端口轉(zhuǎn)換模塊與A/D采集單元中的模數(shù)轉(zhuǎn)換器連接，接收其傳來的采樣數(shù)據(jù)。
6. 根據(jù)權(quán)利要求1所述的四通道激光信號并行采集處理裝置，其中高精度時鐘單元由AD9516芯片和外圍電路組成，該內(nèi)設有配置寄存器。
7. 根據(jù)權(quán)利要求4或6所述的四通道激光信號并行采集處理裝置，其中時鐘配置模塊與配置寄存器連接，以輸出時鐘配置指令。
8. —種高速四通道激光信號并行采集處理方法，包括如下過程(1) FPG通過SPI協(xié)議接口將指令字寫到時鐘芯片內(nèi)部的寄存器中以配置寄存器，配置完成后時鐘芯片正常工作，產(chǎn)生四路穩(wěn)定的lGHz差分LVPECL信號，傳送給四路模數(shù)轉(zhuǎn)換器作為采樣時鐘；(2) 將激光回波信號轉(zhuǎn)換成差分信號，對得到的差分信號進行模數(shù)轉(zhuǎn)換，得到差分PECL采樣信號；(3)FPGA接收差分PECL信號并將其轉(zhuǎn)換成單端信號，對單端信號進行串并轉(zhuǎn)換得到并行數(shù)據(jù)，并將該并行數(shù)據(jù)鎖存；對鎖存的數(shù)據(jù)進行解串并運算以恢復數(shù)據(jù)的次序，并計算恢復次序數(shù)據(jù)的峰值和頻率，計算完成后接收上位機傳來的指令并根據(jù)指令向上位機發(fā)送計算得到的信號峰值和頻率。
全文摘要
本發(fā)明公開了一種高速四通道激光信號并行采集與處理裝置，主要解決傳統(tǒng)采集方法由于采樣率低而難以準確采集激光回波信號的問題。該裝置包括高精度時鐘單元、A/D采集單元和中央處理單元。該高精度時鐘單元被中央處理單元配置以后產(chǎn)生1GHz的采樣時鐘，并將該時鐘信號傳輸給A/D采集單元；該A/D采集單元實現(xiàn)將激光回波信號轉(zhuǎn)換成差分信號，并對得到的差分信號進行模數(shù)轉(zhuǎn)換，得到差分PECL采樣信號輸出給中央處理單元；該中央處理單元實現(xiàn)對高精度時鐘單元的配置、對差分PECL采樣信號的接收處理以及對與上位機通信的控制。本發(fā)明具有采樣速率高、通用性強、處理速度快和傳輸距離遠的優(yōu)點，可用于激光回波信號的采集和處理。
文檔編號G01S7/486GK101738610SQ20091002437
公開日2010年6月16日 申請日期2009年10月16日 優(yōu)先權(quán)日2009年10月16日
發(fā)明者劉書明, 姬紅兵, 羅軍輝, 邢維波 申請人:西安電子科技大學