專利名稱：電壓檢測電路與電壓檢測方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電壓檢測技術(shù)，特別是涉及一種電壓檢測電路與方法，至少可以減少由于工藝差異產(chǎn)生的檢測不穩(wěn)定。
一般集成電路都會使用一電壓源，例如VDD。然而在電路操作時，電壓源時常會被開啟或關(guān)閉，因此 一 些電路需要準確檢測電壓源的電壓狀態(tài)。
傳統(tǒng)的電壓檢測電路有多種設(shè)計。較復(fù)雜的電路設(shè)計會使用能隙(Band-gap)電路。然而在不使用能隙電路時，其4企測電壓將隨著工藝改變而有嚴重的飄移量。
圖1示出了傳統(tǒng)的不使用能隙電路的電壓檢測電路示意圖。參閱圖1,傳統(tǒng)電壓檢測電路有一個電流源100,連接于電壓源VDD，而提供電流I!。電流^流經(jīng)MOS晶體管(M1)102。 MOS晶體管(M1) 102當作電阻器用。電流L在節(jié)點A產(chǎn)生一個電壓VA。另外PMOS晶體管(M3)104與NMOS晶體管(M2)106構(gòu)成一個反相器，其二個柵極是連接到節(jié)點A。反相器的切換電壓的機制可以由式(l)表示
其中P是一般MOS晶體管的特性參數(shù)。
圖2示出了圖1的電壓檢測電路的操作電壓訊號波形示意圖。同時參閱圖2,電壓訊號108是在輸出端(OUT)的電壓，電壓訊號110是在節(jié)點A的電壓VA,電壓訊號112是電壓源VDD的變化。在VDD上升過程中，于初
背景技術(shù)：
壓VA大于由晶體管104與106所組成的反相器的切換電壓(trigger voltage)118時，輸出的電壓OUT就會轉(zhuǎn)態(tài)。電壓VDD的下降過程原理與前述相同。'
此傳統(tǒng)電路缺點為切換電壓將隨著半導(dǎo)體元件的閾值電壓Vth及特性參數(shù)卩的不同而有變異。閾值電壓Vth及特性參數(shù)卩會受到工藝的影響而不同，因此也造成檢測結(jié)果的變異。
傳統(tǒng)電壓檢測電路仍有需要更進一設(shè)計的需要。

發(fā)明內(nèi)容
本發(fā)明提出 一種電壓檢測電3各與電壓4全測方法，在不使用能隙電路下，改善檢測電壓對于工藝的容忍度。
本發(fā)明提出一種電壓檢測電路，用以檢測一電壓源的一電壓狀態(tài)，包括一第一路徑、 一第二路徑以及一比較器。第一if各徑在電壓源與地電壓之間，包括第一電流源與第一MOS電阻器，藉由第一節(jié)點串聯(lián)且輸出一第一電壓。第二3各徑在該電壓源與該;也電壓之間，包括二電流源與二MOS電阻器，藉由二節(jié)點串聯(lián)且輸出第二電壓。比較器接收第一電壓與第二電壓且輸出電壓狀態(tài)。比較器包括一補償電路，對第二電壓產(chǎn)生一補償電壓；以及一電壓比較單元比較第一電壓與被補償后該第二電壓，且依照一相差值的變動豐俞出該電壓狀態(tài)。
依照本發(fā)明一實施例，于所述電壓檢測電路中，例如電壓比較單元有一正輸入端與一負輸入端，第一電壓是輸入到該正輸入端，第二電壓藉由該補償電路連接到該負輸入端。
依照本發(fā)明一實施例，于所述電壓檢測電路中，例如第一路徑的第一MOS電阻器是一NMOS晶體管，其中一柵極連接到該第一節(jié)點。
依照本發(fā)明一實施例，于所述電壓4全測電路中，例如第二路徑的第二MOS電阻器是一NMOS晶體管，其中一柵極連接到該第二節(jié)點。
依照本發(fā)明一實施例，于所述電壓檢測電路中，例如該比較器包括一第一PMOS晶體管，有一源極， 一漏極以及一柵極，該源極連接到該電壓源，該漏極與該柵極連接;一第一NMOS晶體管，有一源極， 一漏極以及一柵極，該柵極接收該第一電壓，該漏極連接到該第一 PMOS晶體管的該漏極;一第三電流源，有一第一端連接到該第一NMOS晶體管以及一第二端連接到該地電壓;一第二PMOS晶體管，有一源極， 一漏極以及一柵極，該源 極連接到該電壓源，該柵極連接的該第一 PMOS晶體管的該柵極，該漏極 連接到一輸出端;一第二NMOS晶體管，有一源4及， 一漏極以及一柵極，該 柵極接收該第二電壓，該漏才及連4妻到該輸出端，該源極連接到該第三電流 源。其中藉由該第一NMOS晶體管與該第二NMOS晶體管產(chǎn)生該補償電壓。
依照本發(fā)明一實施例，于所述電壓檢測電路中，例如第一電壓與二電 壓的一時間相差變化跨過該補償電壓時，輸出的該電壓狀態(tài)產(chǎn)生轉(zhuǎn)態(tài)。
本發(fā)明還提出一種電壓4全測方法，用以檢測一電壓源的一電壓狀態(tài)。 此方法包括藉由一第一路徑，在該電壓源與一地電壓之間輸出一第一電壓， 其中該第一路徑使用一第一電流源與一第一MOS電阻器，藉由一第一節(jié)點 串聯(lián)且輸出該第一電壓;藉由一第二路徑，在該電壓源與該地電壓之間輸出 一第二電壓，其中該第二路徑使用一第二電流源與一第二MOS電阻器，藉 由一第二節(jié)點串聯(lián)且輸出該第二電壓;施加一補償電壓給該第二電壓；以及 比較該第 一 電壓與被補償后的該第二電壓，且依照一相差值輸出該電壓狀 態(tài)。
依照本發(fā)明一實施例，于所述電壓^r測方法中，例如比較該第一電壓 與被補償后的該第二電壓的該步驟是該第 一 電壓減去被補償后的該第二電 壓。
依照本發(fā)明一實施例，于所述電壓檢測方法中，例如使用一NMOS晶 體管當作該第一路徑的該第一MOS電阻器，其中將一柵極連接到該第一節(jié) 點。
依照本發(fā)明一實施例，于所述電壓檢測方法中，例如使用一NMOS晶 體管當作該第二路徑的該第二 MOS電阻器，其中 一柵極連接到該第二節(jié)點。
依照本發(fā)明一實施例，于所述電壓檢測方法中，例如使用一比較器來 進行施加該補償電壓給該第二電壓以及比較該第一電壓與被補償后的該第 二電壓，其中使用該比較器包括
使用一第一 PMOS晶體管，有一源極， 一漏極以及一柵極，該源極連 4妾到該電壓源，該漏極與該棚4及連接；
使用一第一NMOS晶體管，有一源極， 一漏極以及一柵極，該柵極接 收該第一電壓，該漏極連接到該第一PMOS晶體管的該漏極;使用一第三電 流源，有一第一端連接到該第一NMOS晶體管以及一第二端連接到該地電壓;使用一第二PMOS晶體管，有一源極， 一漏;fe以及一柵極，該源極連接
到該電壓源，該柵極連接的該第一 PMOS晶體管的該柵極，該漏極連接到 一輸出端;以及使用一第二NMOS晶體管，有一源極， 一漏極以及一柵極， 該柵極接收該第二電壓，該漏極連接到該輸出端，該源極連接到該第三電 流源。其中藉由該第一NMOS晶體管與該第二NMOS晶體管產(chǎn)生該補償電 壓。
依照本發(fā)明一實施例，于所述電壓檢測方法中，例如當該第一電壓與 該二電壓的一時間相差變化跨過該補償電壓時，將該電壓狀態(tài)轉(zhuǎn)態(tài)。
本發(fā)明還提出 一 種電壓測方法，用以檢測 一 電壓源的 一 電壓狀態(tài)， 包括藉由一第一路徑，在該電壓源與一地電壓之間輸出一第一電壓，其中 該第一路徑使用一第一電流源與一第一MOS電阻器，藉由一第一節(jié)點串聯(lián) 且輸出該第一電壓。藉由一第二路徑，在該電壓源與該地電壓之間輸出一 第二電壓，其中該第二路徑使用一第二電流源與一第二MOS電阻器，藉由 一第二節(jié)點串聯(lián)且輸出該第二電壓。在要升電壓或降電壓時，比較該第一 電壓與該第二電壓隨時間變動的一相差值，當該相差值變動時跨過一閾值 值時，使該電壓狀態(tài)轉(zhuǎn)態(tài)。
依照本發(fā)明一實施例，于所述電壓檢測方法中，例如第一路徑與第二 路徑的電路結(jié)構(gòu)相同，其中所述路徑分別包含的MOS元件有一工藝制造差 異產(chǎn)生該第一電壓與該第二電壓的不同。
為使本發(fā)明的上述和其他目的、特征和優(yōu)點能更明顯易懂，下文特舉 較佳實施例，并結(jié)合附圖詳細說明如下。


圖1示出了傳統(tǒng)的不使用能隙電路的電壓檢測電路示意圖。 圖2示出了圖1的電壓檢測電路的操作電壓訊號波形示意圖。 圖3示出了依據(jù)本發(fā)明實施例，電壓檢測電路前階利用二個電壓的差 異變化產(chǎn)生檢測電壓的電路示意圖。
圖4示出了依據(jù)本發(fā)明實施例，電壓檢測電路后階比較器的電路示意圖。
圖5示出了依據(jù)本發(fā)明一實施例，比較器的電路結(jié)構(gòu)示意圖。
圓6示出了依據(jù)本發(fā)明一實施例，本發(fā)明電壓檢測電路的操作電壓訊號波形示意圖。
附圖符號說明
100:電流源
102、 104、 106:MOS晶體管
108、 110、 112:電壓訊號
114:初始階段
116:下一階段
118:切換電壓
200、 206 :電路路徑
202、 208 :電流源
204、 210:MOS晶體管
212:比較器
214 :電壓比較單元
216:補償電路
218:比較器集成電路
220、 224 :NMOS晶體管
222、 226:PMOS晶體管
227:電流源
228、 230、 232 :電壓訊號 234:切換電壓
具體實施例方式
本發(fā)明提出電壓檢測電路與電壓檢測方法，在不使用能隙電路的情況 下，至少可以改善^r測電壓對于工藝的容忍度。以下舉一些實施例來說明， 但是本發(fā)明不僅限于所舉實施例。
圖3示出了依據(jù)本發(fā)明實施例，電壓檢測電路前階利用二個電壓的差 異變化產(chǎn)生檢測電壓的電路示意圖。參閱圖3,本發(fā)明提出二個電路路徑 200、 206分別產(chǎn)生一電壓，以啦文為分析，如此可減少由于個別MOS元件的 差異所產(chǎn)生的檢測不穩(wěn)定的問題。電路路徑200有一個電流源202與電壓 源連接，產(chǎn)生電流12。相似地，電路路徑206有一個電流源208與電壓源連接，產(chǎn)生電流13。電流源，12與l3分別流經(jīng)MOS晶體管204與210。在電 路路徑200的節(jié)點B產(chǎn)生電壓VB ，其也是晶體管的偏壓VGS4。在電路路 徑206的節(jié)點C產(chǎn)生電壓VC,其也是晶體管的偏壓VGS5。電壓VB(VGS4)
與電壓VC(VGS5)至少具有由于工藝差異的原因所產(chǎn)生的差異。
圖4示出了依據(jù)本發(fā)明實施例，電壓檢測電路后階比較器的電路示意 圖。參閱圖4，本發(fā)明的比較器212,除了包含一個電壓比較單元214外， 還有一補償電路(offset circuit) 216,設(shè)置在電壓比較單元214的其中一個輸 入端，產(chǎn)生一補償電壓Vos。于本實施例，例如補償電路是設(shè)置在電壓比較 單元214的負輸入端。電壓比較單元214的正輸入端例如接受電路路徑200 的節(jié)點B的電壓VB。補償電路216的輸入端接收電鴻J各徑206的節(jié)點C 的電壓VC。
圖5示出了依據(jù)本發(fā)明一實施例，比較器的電路結(jié)構(gòu)示意圖。參閱圖5， 將電壓比較單元214與補償電路216整合的比較器集成電路218例如包括 二個PMOS晶體管222、 226, 二個NMOS晶體管220、 224, —電流源227。 比較器集成電路218有一輸出端OUTl。 PMOS晶體管222有一源極， 一漏 極以及一柵極，其源極連接到電壓源VDD，漏極與該4冊極連接在一起。 NMOS晶體管220有一源極， 一漏極以及一柵極，其柵極接收電壓VB,漏 極連接到PMOS晶體管222的漏才及。電流源227有一端連4妄到NMOS晶體 管220，而另一端連接到地電壓。PMOS晶體管226有一源極， 一漏極以及 一柵極，其源極連接到電壓源VDD，柵極連接到PMOS晶體管226的柵極， 漏極連接到輸出端OUTl。NMOS晶體管224有一源極，一漏極以及一柵極， 其4冊極接收電壓VC，漏極連接到輸出端OUTl，源極連接到電流源227。 此電路218藉由NMOS晶體管220與NMOS晶體管224產(chǎn)生補償電壓。
對于有補償電路216的比較器212(圖4)，其輸入分別接到節(jié)點B及節(jié) 點C的電壓VB、 VC。為了方便說明，假設(shè)圖3中的電流源202與208是 一個相同電流源，而產(chǎn)生的電流12與13是12=13,其電流值隨著VDD變大(小) 而變大(小)。因此VB與VC的差值亦隨著VDD變大(小)而變大(小)。此差 值可由公式(2)表示其中卩是圖3中晶體管204、 210的特性參數(shù)，AV。w是電壓VB與VC的差值。
圖6示出了依據(jù)本發(fā)明一實施例，本發(fā)明電壓檢測電路的操作電壓訊 號波形示意圖。同時參閱圖5，電壓訊號228是輸出端OUT 1的電壓，電 壓訊號230是節(jié)點B、 C的電壓VB、 VC,電壓訊號232是電壓源VDD的 電壓變化。在VDD上升過程中，當VB與VC的差值A(chǔ)V。w由小變化到大， 在初始時段時無須考慮。在下一個時段時，當大于比較器212的補償電壓 (Vos)時，輸出電壓OUT1就會轉(zhuǎn)態(tài)。VDD下降過程原理相同，當VB與VC 的差值A(chǔ)V。w由小變化到大，而當大于比較器212的補償電壓(Vos)時，輸出 電壓OUT1就會轉(zhuǎn)態(tài)。以圖5的電路為例，若是電流源227的電流14是14=12, 其補償電壓Vos可由公式(3)表示
(3) ~ =厄『一『)，
V P220 V 〃224
當電流12隨著工藝變動時，AV。w及Vos會一起變大或變小，故本發(fā)明電路 至少可以改善傳統(tǒng)電路的缺點，其切換電壓234較不隨著工藝變動。
反之，如果是VDD下降過程中，AV。^由大變化到小，當跨過補償電 壓Vos時，輸出電壓訊號228也會轉(zhuǎn)態(tài)。
換句話說，本發(fā)明藉由二個電路路徑產(chǎn)生二個電壓，又藉由檢測此二 個電壓差值的大小變化，較穩(wěn)定得知VDD是否下降或上升。
本發(fā)明從方法而言，是一種電壓檢測方法，用以檢測一 電壓源的 一 電 壓狀態(tài)。此方法包括藉由一第一路徑，在該電壓源與一地電壓之間輸出一 第一電壓，其中該第一路徑使用一第一電流源與一第一MOS電阻器，藉由 一第一節(jié)點串聯(lián)且輸出該第一電壓;藉由一第二路徑，在該電壓源與該地電 壓之間輸出一第二電壓，其中該第二路徑使用一第二電流源與一第二MOS 電阻器，藉由一第二節(jié)點串聯(lián)且輸出該第二電壓;施加一補償電壓給該第二 電壓;以及比較該第一電壓與被補償后的該第二電壓，且依照一相差值輸出 該電壓一犬態(tài)。
又可以更是一般性的 一種電壓檢測方法，用以;險測 一 電壓源的 一 電壓狀態(tài)，包括藉由一第一路徑，在該電壓源與一地電壓之間輸出一第一電壓， 其中該第一路徑使用一第一電流源與一第一MOS電阻器，藉由一第一節(jié)點 串聯(lián)且輸出該第一電壓。藉由一第二路徑，在該電壓源與該地電壓之間輸
出一第二電壓，其中該第二路徑使用一第二電流源與一第二MOS電阻器，
藉由一第二節(jié)點串聯(lián)且輸出該第二電壓。在要升電壓或降電壓時，比較該 第一電壓與該第二電壓隨時間變動的一相差值，當該相差值變動時跨過一 閾值值時，使該電壓狀態(tài)轉(zhuǎn)態(tài)。
雖然本發(fā)明已以較佳實施例揭示如上，然其并非用以限定本發(fā)明，本 領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍的前提下，可作若干的更動 與潤飾，因此本發(fā)明的保護范圍以本發(fā)明的權(quán)利要求為準。
權(quán)利要求
1.一種電壓檢測電路，用以檢測一電壓源的一電壓狀態(tài)，包括一第一路徑，在該電壓源與一地電壓之間，包括一第一電流源與一第一MOS電阻器，藉由一第一節(jié)點串聯(lián)且輸出一第一電壓；一第二路徑，在該電壓源與該地電壓之間，包括一第二電流源與一第二MOS電阻器，藉由一第二節(jié)點串聯(lián)且輸出一第二電壓；以及一比較器，接收該第一電壓與該第二電壓且輸出該電壓狀態(tài)，該比較器包括一補償電路，對該第二電壓產(chǎn)生一補償電壓；以及一電壓比較單元，比較該第一電壓與被補償后的該第二電壓，且依照一相差值的變動輸出該電壓狀態(tài)。
2. 如權(quán)利要求1所述的電壓4企測電路，其中該電壓比較單元有一正輸 入端與一負輸入端，該第一電壓是輸入到該正輸入端，該第二電壓藉由該 補償電路連接到該負輸入端。
3. 如權(quán)利要求1所述的電壓檢測電路，其中該第一路徑的該第一MOS 電阻器是一NMOS晶體管，其中一柵極連接到該第一節(jié)點。
4. 如權(quán)利要求1所述的電壓檢測電路，其中該第二路徑的該第二MOS 電阻器是一NMOS晶體管，其中一柵極連接到該第二節(jié)點。
5. 如權(quán)利要求1所述的電壓檢測電路，其中該比較器包括 一第一PMOS晶體管，有一源極， 一漏極以及一柵極，該源極連接到該電壓源，該漏纟及與該4冊極連才妄；一第一NMOS晶體管，有一源極， 一漏極以及一柵極，該柵極接收該 第一電壓，該漏極連接到該第一PMOS晶體管的該漏極；一第三電流源，有一第一端連接到該第一NMOS晶體管以及一第二端 連"^妻到該地電壓；一第二PMOS晶體管，有一源極， 一漏極以及一柵極，該源極連接到 該電壓源，該柵極連接到該第一 PMOS晶體管的該柵極，該漏極連接到一 專釙出端；以及一第二NMOS晶體管，有一源極， 一漏極以及一柵極，該柵極接收該第二電壓，該漏極連接到該輸出端，該源極連接到該第三電流源，其中藉由該第一 NMOS晶體管與該第二 NMOS晶體管產(chǎn)生該補償電壓。
6. 如權(quán)利要求1所述的電壓檢測電路，其中當該第一電壓與該二電壓 的一時間相差變化跨過該補償電壓時，輸出的該電壓狀態(tài)產(chǎn)生轉(zhuǎn)態(tài)。
7. —種電壓^r測方法，用以4企測一電壓源的一電壓狀態(tài)，包括 藉由一第一路徑，在該電壓源與一地電壓之間4命出一第一電壓，其中該第一路徑使用一第一電流源與一第一MOS電阻器，藉由一第一節(jié)點串聯(lián) 且輸出該第一電壓；藉由一第二路徑，在該電壓源與該地電壓之間輸出一第二電壓，其中 該第二路徑使用一第二電流源與一第二MOS電阻器，藉由一第二節(jié)點串聯(lián) 且輸出該第二電壓；施加一補償電壓給該第二電壓；以及比較該第 一 電壓與被補償后的該第二電壓，且依照一相差值輸出該電 壓狀態(tài)。
8. 如權(quán)利要求7所述的電壓檢測方法，其中比較該第一電壓與被補償 后的該第二電壓的該步驟是該第一電壓減去被補償后的該第二電壓。
9. 如權(quán)利要求7所述的電壓檢測方法，其中使用一NMOS晶體管當作 該第一路徑的該第一MOS電阻器，其中將一柵極連接到該第一節(jié)點。
10. 如權(quán)利要求7所述的電壓檢測方法，其中使用一 NMOS晶體管當 作該第二路徑的該第二MOS電阻器，其中一柵極連接到該第二節(jié)點。
11. 如權(quán)利要求7所述的電壓檢測方法，其中^f吏用一比較器來進行施加 該補償電壓給該第二電壓以及比較該第一電壓與被補償后的該第二電壓， 其中使用該比較器包括使用一第一 PMOS晶體管，有一源極， 一漏極以及一柵極，該源極連 接到該電壓源，該漏極與該柵極連接；使用一第一 NMOS晶體管，有一源極， 一漏極以及一柵極，該柵極接 收該第一電壓，該漏極連接到該第一PMOS晶體管的該漏極；使用一第三電流源，有一第一端連接到該第一 NMOS晶體管以及一第 二端連接到該地電壓；使用一第二 PMOS晶體管，有一源極， 一漏極以及一柵極，該源極連接到該電壓源，該柵極連接到該第一 PMOS晶體管的該柵極，該漏極連接 到一輸出端；以及使用一第二NMOS晶體管，有一源極， 一漏極以及一柵極，該柵極接收該第二電壓，該漏極連接到該，ir出端，該源極連^妻到該第三電流源，其中藉由該第一 NMOS晶體管與該第二 NMOS晶體管產(chǎn)生該補償電壓。
12. 如權(quán)利要求7所述的電壓4企測方法，其中當該第一電壓與該二電壓 的 一 時間相差變化^爭過該補償電壓時，將該電壓狀態(tài)轉(zhuǎn)態(tài)。
13. —種電壓^^測方法，用以;險測一電壓源的一電壓狀態(tài)，包括 藉由一第一路徑，在該電壓源與一地電壓之間輸出一第一電壓，其中該第一路徑使用一第一電流源與一第一MOS電阻器，藉由一第一節(jié)點串聯(lián) 且輸出該第一電壓；藉由一第二路徑，在該電壓源與該地電壓之間輸出一第二電壓，其中 該第二^4圣使用一第二電流源與一第二MOS電阻器，藉由一第二節(jié)點串聯(lián) 且輸出該第二電壓；以及在要升電壓或降電壓時，比4交該第一電壓與該第二電壓隨時間變動的 一相差值，當該相差值變動時跨過一闊值值時，使該電壓狀態(tài)轉(zhuǎn)態(tài)。
14. 如權(quán)利要求13所述的電壓檢測方法，其中該第一路徑與該第二路 徑的電路結(jié)構(gòu)相同，其中所述路徑分別包含的MOS元件有一工藝制造差異 產(chǎn)生該第一電壓與該第二電壓的不同。
全文摘要
一種電壓檢測電路與電壓檢測方法。電壓檢測電路，用以檢測一電壓源的一電壓狀態(tài)，包括一第一路徑、一第二路徑以及一比較器。第一路徑在電壓源與地電壓之間，包括第一電流源與第一MOS電阻器，藉由第一節(jié)點串聯(lián)且輸出一第一電壓。第二路徑在該電壓源與該地電壓之間，包括二電流源與二MOS電阻器，藉由二節(jié)點串聯(lián)且輸出第二電壓。比較器接收第一電壓與第二電壓且輸出電壓狀態(tài)。比較器包括一補償電路，對第二電壓產(chǎn)生一補償電壓；以及一電壓比較單元比較第一電壓與被補償后該第二電壓，且依照一相差值的變動輸出該電壓狀態(tài)。
文檔編號G01R19/00GK101655517SQ20081021421
公開日2010年2月24日 申請日期2008年8月21日 優(yōu)先權(quán)日2008年8月21日
發(fā)明者林家弘 申請人:聯(lián)詠科技股份有限公司