專利名稱：半導(dǎo)體測試系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體測試系統(tǒng)，特別是指一種不同測試機臺可共享相同型式的
探針卡的半導(dǎo)體測試系統(tǒng)。
背景技術(shù)：
在晶圓(wafer)制造完成后，便需進入晶圓測試階段以確保其功能符合標(biāo)準(zhǔn)。一 般，晶圓測試是利用測試機臺與探針卡結(jié)構(gòu)(probe card)來測試晶圓上每一個晶粒，以確 保晶粒的電氣特性與效能依照原先的設(shè)計規(guī)格。而隨著芯片功能更強更復(fù)雜，高速與精確 的測試需求也就更加重要。 另外，探針卡結(jié)構(gòu)應(yīng)用于集成電路(IC)尚未封裝前，針對裸晶以探針(probe needle)做功能測試，以篩選出不良品，然后再進行之后的封裝工程。因此，它是集成電路制 造中對制造成本影響相當(dāng)大的重要制程之一。 —般測試過程中，首先于測試機臺上將晶圓上的晶粒定位，再將探針卡結(jié)構(gòu)固定
在測試機臺上，以使晶粒上的焊墊對準(zhǔn)探針卡結(jié)構(gòu)的探針，并與之接觸。 然而，一般每一臺不同的測試機臺需配合不同的連接器、接口板及探針卡結(jié)構(gòu)，所
以不同測試機臺的連接器、接口板及探針卡結(jié)構(gòu)無法共享。因此，當(dāng)發(fā)現(xiàn)某一臺測試機臺在
測試晶圓時發(fā)生測試產(chǎn)線塞車的情況，因為現(xiàn)有技術(shù)中不同測試機臺在無法共享相同探針
卡結(jié)構(gòu)的情況下，上述現(xiàn)有技術(shù)中塞車的問題將無法得到解決。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種半導(dǎo)體測試系統(tǒng)，通過一連接器及一接口 板的配合，相同型式的測試卡結(jié)構(gòu)可選擇地應(yīng)用在多個不同型式的半導(dǎo)體待測物測試機臺 內(nèi)。 為了解決上述技術(shù)問題，本發(fā)明的實施例提供技術(shù)方案如下 根據(jù)本發(fā)明的其中一種方案，提供一種半導(dǎo)體測試系統(tǒng)，其包括至少一種型式的 測試卡結(jié)構(gòu)及多臺不同型式的半導(dǎo)體待測物測試機臺。其中，該至少一種型式的測試卡結(jié) 構(gòu)的表面具有多個探針耦接界面。每一臺半導(dǎo)體待測物測試機臺至少具有一連接器及一接 口板，該連接器的上表面及下表面分別具有多個上層耦接界面及多個下層耦接接口 ，該接 口板的上表面及下表面分別具有多個上層接口板耦接接口及多個下層接口板耦接接口 ，并 且每一個上層接口板耦接接口的型式依據(jù)上述不同型式的半導(dǎo)體待測物測試機臺而有所 不同，所述下層接口板耦接接口分別與所述上層耦接接口彼此相對應(yīng)地相互電性連接，該 測試卡結(jié)構(gòu)的所述探針耦接接口與所述下層耦接接口相對應(yīng)地相互電性連接；因此，通過 該連接器及該接口板的配合，不同型式的半導(dǎo)體待測物測試機臺可使用相同型式的測試卡 結(jié)構(gòu)。 本發(fā)明的實施例具有以下有益效果 通過一連接器及一接口板的配合，相同型式的測試卡結(jié)構(gòu)可選擇地應(yīng)用在多個不
3同型式的半導(dǎo)體待測物測試機臺內(nèi)。


圖1為本發(fā)明半導(dǎo)體測試系統(tǒng)中的其中三臺半導(dǎo)體待測物測試機臺的側(cè)視分解 示意圖； 圖2為圖1中第一臺半導(dǎo)體待測物測試機臺的側(cè)視組合示意圖； 圖3為圖1中第二臺半導(dǎo)體待測物測試機臺的側(cè)視組合示意圖；以及 圖4為圖1中第三臺半導(dǎo)體待測物測試機臺的側(cè)視組合示意圖。 主要組件符號說明 半導(dǎo)體待測物測試機臺Ml、 M2、 M3 測試頭 H1、H2、H3 界面板 F1、F2、F3 上層接口板耦接接口 F12、F22、F32 下層接口板耦接接口 F11、F21、F31 連接器 T 上層耦接界面 T2 下層耦接界面 Tl 測試卡結(jié)構(gòu) Pl 探針耦接界面 P10 探針 Pll 待測物 A
具體實施例方式
為使本發(fā)明的實施例要解決的技術(shù)問題、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合 附圖及具體實施例進行詳細描述。 請參閱圖1至圖4所示，本發(fā)明提供一種半導(dǎo)體測試系統(tǒng)，其包括至少一種型式 的測試卡結(jié)構(gòu)Pl及多臺不同型式的半導(dǎo)體待測物測試機臺(M1、M2、M3)。
其中，該測試卡結(jié)構(gòu)P1(例如探針卡結(jié)構(gòu))的上表面具有多個探針耦接接口 PIO， 并且該測試卡結(jié)構(gòu)P1的下表面設(shè)置有多個探針Pll，以用于進行一待測物A(例如晶圓)的 性能測試。此外，所述探針耦接接口 P10設(shè)置于該測試卡結(jié)構(gòu)Pl上表面的外圍區(qū)域。
另外，每一臺半導(dǎo)體待測物測試機臺(M1、M2、M3)至少具有一測試頭(H1、H2、H3)、 一連接器(例如探針?biāo)?pogo tower) )T及一接口板(F1、F2、F3)。每一個界面板(F1、F2、 F3)設(shè)置于每一個測試頭(H1、H2、H3)下方。 此外，該連接器T的上表面及下表面分別具有多個上層耦接界面T2及多個下層耦 接界面T1。所述上層耦接接口 T2設(shè)置于該連接器T上表面的外圍區(qū)域，并且所述下層耦接 接口 T1設(shè)置于該連接器T下表面的外圍區(qū)域。每一個下層耦接接口 Tl的型式都相同，每 一個上層耦接接口 T2的型式都相同。 另外，每一個接口板(Fl、 F2、 F3)的上表面及下表面分別具有多個上層接口板耦 接接口 (F12、F22、F32)及多個下層接口板耦接接口 (F11、F21、F31)。所述上層接口板耦接接口 (F12、F22、F32)設(shè)置于該界面板(F1、F2、F3)上表面的外圍區(qū)域，并且所述下層接口 板耦接接口 (F11、F21、F31)設(shè)置于該界面板(F1、F2、F3)下表面的外圍區(qū)域。每一個上層 接口板耦接接口 (F12、 F22、 F32)的型式依據(jù)上述不同型式的半導(dǎo)體待測物測試機臺(Ml、 M2、M3)的測試頭(H1、H2、H3)而有所不同，并且每一個下層接口板耦接接口 (F11、F21、F31) 的型式都相同。 另外，所述下層接口板耦接接口 (F11、F21、F31)分別與所述上層耦接界面T2彼 此相對應(yīng)地相互電性連接，該測試卡結(jié)構(gòu)P1的所述探針耦接接口 P10與所述下層耦接接口 Tl相對應(yīng)地相互電性連接。 然而，上述所述探針耦接界面P10、所述上層接口板耦接接口 (F12、 F22、 F32)、所 述下層接口板耦接接口 (F11、F21、F31)、所述上層耦接界面T2、及所述下層耦接界面T1所 設(shè)置的位置只是用來舉例而已，而并非用來限定本發(fā)明。 因此，通過該連接器T及該接口板(F1、F2、F3)的配合，相同型式的測試卡結(jié)構(gòu)Pl
可選擇地應(yīng)用在上述不同型式的半導(dǎo)體待測物測試機臺(M1、M2、M3)內(nèi)。 以上所述是本發(fā)明的優(yōu)選實施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員
來說，在不脫離本發(fā)明所述原理的前提下，還可以作出若干改進和潤飾，這些改進和潤飾也
應(yīng)視為本發(fā)明的保護范圍。
權(quán)利要求
一種半導(dǎo)體測試系統(tǒng)，其特征在于，包括至少一種型式的測試卡結(jié)構(gòu)，其上表面具有至少一個探針耦接界面；以及至少一臺不同型式的半導(dǎo)體待測物測試機臺，其中每一臺半導(dǎo)體待測物測試機臺至少具有一連接器及一接口板，該連接器的上表面及下表面分別具有至少一個上層耦接界面及至少一個下層耦接接口，該接口板的上表面及下表面分別具有至少一個上層接口板耦接接口及至少一個下層接口板耦接接口，并且每一個上層接口板耦接接口的型式依據(jù)上述不同型式的半導(dǎo)體待測物測試機臺而有所不同，所述下層接口板耦接接口分別與所述上層耦接接口彼此相對應(yīng)地相互電性連接，該測試卡結(jié)構(gòu)的所述探針耦接接口與所述下層耦接接口相對應(yīng)地相互電性連接。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體測試系統(tǒng)，其特征在于該測試卡結(jié)構(gòu)的下表面設(shè)置 有至少一個探針。
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體測試系統(tǒng)，其特征在于所述探針耦接接口設(shè)置于該 測試卡結(jié)構(gòu)上表面的外圍區(qū)域。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體測試系統(tǒng)，其特征在于所述上層接口板耦接接口設(shè) 置于該接口板上表面的外圍區(qū)域，并且所述下層接口板耦接接口設(shè)置于該接口板下表面的 外圍區(qū)域。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體測試系統(tǒng)，其特征在于所述上層耦接接口設(shè)置于該 連接器上表面的外圍區(qū)域，并且所述下層耦接接口設(shè)置于該連接器下表面的外圍區(qū)域。
6. 根據(jù)權(quán)利要求1所述的半導(dǎo)體測試系統(tǒng)，其特征在于每一個下層耦接接口的型式 都相同，每一個上層耦接接口的型式都相同，并且每一個下層接口板耦接接口的型式都相 同。
全文摘要
本發(fā)明提供一種半導(dǎo)體測試系統(tǒng)，其包括至少一種型式的測試卡結(jié)構(gòu)及多臺不同型式的半導(dǎo)體待測物測試機臺。該至少一種型式的測試卡結(jié)構(gòu)的上表面具有多個探針耦接界面。每一臺半導(dǎo)體待測物測試機臺至少具有一連接器及一接口板，該接口板的上表面及下表面分別具有多個上層接口板耦接接口及多個下層接口板耦接接口，并且每一個上層接口板耦接接口的型式依據(jù)上述不同型式的半導(dǎo)體待測物測試機臺而有所不同。因此，通過該連接器及該接口板的配合，不同型式的半導(dǎo)體待測物測試機臺可使用相同型式的測試卡結(jié)構(gòu)。
文檔編號G01R31/28GK101750577SQ20081018715
公開日2010年6月23日 申請日期2008年12月17日 優(yōu)先權(quán)日2008年12月17日
發(fā)明者陳文祺 申請人:陳文祺