專利名稱：一種iob測試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路技術(shù)，特別涉及對FPGA的檢測技術(shù)。
背景技術(shù)：
現(xiàn)有的IOB測試中，是采用自建內(nèi)測試對FPGA的IOB (輸入 輸出塊)進(jìn)行掃描，最后從某一個或某幾個管腳輸出測試向量的方法， 該方法可以掃描器件的所有IOB，驗證IOB的功能是否完好，但該 方法有一個最主要的缺陷，就是無法檢測IOB和器件管腳之間的 bonding線是否完好，當(dāng)某根bonding線出故障時，掃描測試可通過 但器件該管腳無法使用。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是，提供一種IOB測試方法，能夠 快速的測試FPGA的IOB狀態(tài)，迅速檢出不良品，包括由于bonding 線的故障形成的不良品。
本發(fā)明解決所述技術(shù)問題采用的技術(shù)方案是， 一種IOB測試方 法，其特征在于，包括以下步驟
1) 串聯(lián)所有的IOB;
2) 從第一個IOB輸入測試信號，檢測最后-一個IOB的輸出信號；
3) 從最后一個IOB輸入測試信號，檢測第一個IOB的輸出信號。 進(jìn)一步的說，順次連接IOB，即從第一個IOB起，連接相鄰兩
個I()B。通過對FPGA的配置實現(xiàn)IOB的內(nèi)部連接，通過PCB板實 現(xiàn)IOB的外部連接，即通過bonding線和管腳實現(xiàn)外部連接。
本發(fā)明的有益效果是，測試快速、準(zhǔn)確，效率高，包括了對bonding線的測試，保證了通過測試的器件的每個管腳是可用的，克服了現(xiàn)有 技術(shù)的缺陷。
以下結(jié)合附圖和具體實施方式
對本發(fā)明作進(jìn)一步的說明。


圖1是本發(fā)明的示意圖。
具體實施例方式
參見圖1。
本發(fā)明使用一條鏈路，將所有的IOB(圖1中FPGA外圍的矩形) 串聯(lián)在--起，通過外部發(fā)送一串測試數(shù)碼到第一個IOB的輸入端口， 該串?dāng)?shù)碼通過I()B傳遞，通過最后一個IOB輸出，然后外部PC通 過檢驗該數(shù)碼串，.就可得知器件所有的IOB是否正確。因為在一次 傳遞時， 一個IOB只用作了輸入(或輸出)，所以需要在下一次時將 數(shù)碼串從最后一個IOB輸入，然后在第一個IOB處取輸出數(shù)碼。在 這次傳遞中，上次用作輸入的IOB現(xiàn)在用作了輸出，上次用作輸出 的IOB現(xiàn)在用作了輸入。
FPGA的IOB內(nèi)部連接線2通過對FPGA配置實現(xiàn)，外部通過 PCB板連線1連接FPGA的管腳。由于IOB到管腳必然通過bonding 線，故這樣的串聯(lián)方式亦經(jīng)過bonding線。IOB的串聯(lián)方式可以自行 設(shè)置，只要能將所要的IOB串聯(lián)為一條鏈路即可。例如，從FPGA 的一個角開始，以"Z"字形將所有的IOB串聯(lián)。最優(yōu)選的方式，也 是最便捷的方式是按照IOB本身的排列，將相鄰的IOB串聯(lián)在一起， 最終成為一條鏈路。本發(fā)明中的測試數(shù)據(jù)，不斷從外部引腳輸入到內(nèi) 部邏輯，或者從內(nèi)部邏輯輸出到外部引腳，這樣完全模擬了實際芯片 的數(shù)據(jù)運(yùn)行情況。本發(fā)明在傳統(tǒng)測試的基礎(chǔ)上引入了 bonding線的測 試，克服了傳統(tǒng)測試的缺陷。
權(quán)利要求
1、一種IOB測試方法，其特征在于，包括以下步驟1)串聯(lián)所有的IOB；2)從第一個IOB輸入測試信號，檢測最后一個IOB的輸出信號；3)從最后一個IOB輸入測試信號，檢測第一個IOB的輸出信號。
2、 如權(quán)利要求1所述的IOB測試方法，其特征在于，順次連接 IOB，即從第一個IOB起，連接相鄰兩個IOB。
3、 如權(quán)利要求1所述的IOB測試方法，其特征在于，通過對FPGA 的配置實現(xiàn)IOB的內(nèi)部連接，通過PCB板實現(xiàn)IOB的外部連接。
全文摘要
一種IOB測試方法，涉及集成電路技術(shù)，特別涉及對FPGA的檢測技術(shù)。本發(fā)明包括以下步驟1)串聯(lián)所有的IOB；2)從第一個IOB輸入測試信號，檢測最后一個IOB的輸出信號；3)從最后一個IOB輸入測試信號，檢測第一個IOB的輸出信號。本發(fā)明的有益效果是，測試快速、準(zhǔn)確，效率高，包括了對bonding線的測試，保證了通過測試的器件的每個管腳是可用的，克服了現(xiàn)有技術(shù)的缺陷。
文檔編號G01R31/317GK101452050SQ20081014811
公開日2009年6月10日 申請日期2008年12月30日 優(yōu)先權(quán)日2008年12月30日
發(fā)明者科 但, 侯伶俐, 馮新鶴, 波 曾, 李文昌 申請人:成都華微電子系統(tǒng)有限公司