專利名稱：一種實現(xiàn)占空比實時監(jiān)測的方法和電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及占空比監(jiān)測電路，特別涉及用于監(jiān)測集成電路芯片內(nèi)部時鐘信號占 空比值的占空比實時監(jiān)測的方法和電路。
背景技術(shù)：
占空比是指數(shù)字信號如時鐘信號在一個完整信號循環(huán)或周期期間表現(xiàn)出"高" 狀態(tài)的時間百分比。
在某些應(yīng)用中對時鐘的占空比有一定的要求，因此要在這些特定應(yīng)用中使時鐘 信號的占空比達(dá)到要求，重要的是首先能夠測量該信號的占空比。但是目前，在集 成電路中測量高速時鐘信號的占空比出現(xiàn)了很多問題。例如，如果一個外部占空比 測量電路連接到集成電路芯片的時鐘管腳，那么測量電路中的邏輯會導(dǎo)致原始始終 信號的占空比變差，也就是測量電路的外部邏輯改變了原始時鐘信號的占空比，因 而使得占空比的測量變得不精確。

發(fā)明內(nèi)容
本發(fā)明提供了一種實現(xiàn)占空比實時監(jiān)測的方法和電路，其作用用于實時檢測并 實時反映內(nèi)部時鐘占空比的具體數(shù)值。 本發(fā)明的技術(shù)方案如下
一種實現(xiàn)占空比實時監(jiān)測的方法，其特征在于通過2組電流源來檢測周期為
T的被檢測時鐘CLK，所述2組電流源的一組電流值為I的m倍不可調(diào)電流源，另 一組電流值為I的整數(shù)倍的可調(diào)電流源，2組電流源分別連接有大小匹配的電容；通 過在2組電流源中連接的一個電容上對CLK的高狀態(tài)進(jìn)行積分，得到積分電壓值U (H)，然后通過在2組電流源中連接的另一個電容對CLK的低狀態(tài)進(jìn)行積分，得 到積分電壓值U (L);然后對該積分電壓值U (H)和U (L)進(jìn)行比較得出比較 結(jié)果，通過比較結(jié)果對可調(diào)電流源進(jìn)行調(diào)節(jié)之后再次在CLK的高電平和低電平狀態(tài) 下對2個電容分別積分，并重復(fù)比較和調(diào)節(jié)的操作直至CLK的高狀態(tài)和低狀態(tài)的積分電壓值相等；最后當(dāng)輸入時鐘的高狀態(tài)和低狀態(tài)的積分電壓值相等時，得到可調(diào) 電流源的電流值n' W,通過n'對預(yù)設(shè)的占空比值表進(jìn)行查表可得到當(dāng)前時鐘的占空比值。 所述2組電流源在初始化條件下產(chǎn)生的初始電流相等m*I=n*I。 所述積分電壓值通過公式(1) 、 (2) 、 (3)得出 U (H) =mI*Th/C (1) U (L) =nI*Ti/C (2) m = n (3) 其中，Th為輸入時鐘為高狀態(tài)的時間，Ti為輸入時鐘為低狀態(tài)的時間，U (H) 為入時鐘的高狀態(tài)的積分電壓，U (L)為輸入時鐘的低狀態(tài)的積分電壓，ml為不可 調(diào)電流源產(chǎn)生的電流值；nl為可調(diào)電流源產(chǎn)生的電流值。 所述比較結(jié)果為 若U (H) >U (L)，則n'-n+l;若U (H) <U (L)，則11'=11-1;若U (H) =U (L)，則n'保持不變，n'=n。所述積分電壓值U (H)和U (L)比較后，2個電容被放電到地。 所述積分電壓值被調(diào)節(jié)到相等時，所得的積分電壓值分別為 U (H) '=mI*Th/C (4) U (L) '=n'I*Ti/C (5) U (H) '=U (L) ' (6) n'=n±An (7) 所述周期為T的被檢測時鐘CLK的高電平時間由(4) ~ (7)式可得；(8)柳j所述占空比值，由(8)式可得;<formula>formula see original document page 7</formula>所述預(yù)設(shè)的占空比值表，根據(jù)公式(9)得到。一種實現(xiàn)占空比實時監(jiān)測的電路，其特征在于屯路結(jié)構(gòu)包括依次連接的A、 B、 C、 D四個模塊；A模塊是對周期為T的被檢測時鐘CLK的處理，產(chǎn)生B、 C、 D模塊所需要的 時鐘控制信號ckh_p/ckh—n、 rset一h/rset一l、 ckl_p/ckl—n、 div2的時鐘控制邏輯模塊；B模塊在A模塊產(chǎn)生的時鐘控制信號ckhjVckh—n、 rset_h/rset_l、 ckl_p/ckl—n的 控制下，在一個比較周期內(nèi)(該比較周期T'大于等于2個被檢測時鐘CLK的周 期)，分別將CLK的一個高電平和一個低電平的時間轉(zhuǎn)化為2個電壓值 char一h/char—1，并將該2個電壓值保持一段時間之后，在下一個比較周期到來之前放 電到地；B模塊由電流值為I的m倍不可調(diào)電流源I、電流值為I的整數(shù)倍可調(diào)電流源 II、控制開關(guān)K1 K6、電容C1、電容C2、電阻R1、電阻R2組成，其中不可調(diào)電流 源I的電流值為mI;可調(diào)電流源II的電流為n+An (n-m)倍I;電容C1、電容C2 為大小與電流源匹配的電容；電阻R1、電阻R2為大小與電流源匹配的接地電阻；不可調(diào)電流源I通過由A模塊產(chǎn)生的時鐘控制信號ckh_p控制的開關(guān)Kl與電容 Cl串聯(lián)的支路接地；不可調(diào)電流源I通過A模塊產(chǎn)生的時鐘控制信號ckh一n控制的 開關(guān)K2與電阻R1串聯(lián)的支路接地；A模塊產(chǎn)生的時鐘控制信號ckhjj控制的開關(guān) Kl與電容C1串聯(lián)的支路同A模塊產(chǎn)生的時鐘控制信號dd^n控制的開關(guān)K2與電 阻Rl串聯(lián)的支路為并聯(lián)關(guān)系；A模塊產(chǎn)生的時鐘控制信號rset_h控制的開關(guān)K3與 電容Cl并聯(lián)接地，輸出char—h為電容Cl與A模塊產(chǎn)生的時鐘控制信號rset—h控制 的開關(guān)K3并聯(lián)未接地端；可調(diào)電流源II通過由A模塊產(chǎn)生的時鐘控制信號ckl_p控制的開關(guān)K4與電容 C2串聯(lián)的支路接地；可調(diào)電流源II通過A模塊產(chǎn)生的時鐘控制信號ckl一n控制的開 關(guān)K5與電阻Rl串聯(lián)的支路接地；A模塊產(chǎn)生的時鐘控制信號ckl_p控制的開關(guān)K4 與電容C2串聯(lián)的支路同A模塊產(chǎn)生的時鐘控制信號ckl—n控制的開關(guān)K5與電阻R2 串聯(lián)的支路為并聯(lián)關(guān)系；A模塊產(chǎn)生的時鐘控制信號rsetj控制的開關(guān)K6與電容 C2并聯(lián)接地，輸出char」為電容C2與rset—1控制的開關(guān)K6并聯(lián)未接地端；C模塊在A模塊產(chǎn)生的時鐘控制信號div2的控制下完成對對B模塊的輸出電壓值char—h/char_l的比較，得到比較結(jié)果latch—o;D模塊在A模塊產(chǎn)生的時鐘控制信號div2的控制下對C模塊輸出latch—o進(jìn)行 處理，產(chǎn)生相應(yīng)的N+l位控制信號cont
來控制B模塊的可調(diào)電流源II的電 流，直到mPTh/C氣n士An)PTi/C時，將n'(n'-n士An)值存入寄存器，從寄存器中讀出 當(dāng)前的n'值，通過利用n'對預(yù)設(shè)的占空比值表(預(yù)設(shè)的占空比值是預(yù)先存放在D模 塊中的)進(jìn)行查表可得到周期為T的被檢測時鐘CLK的當(dāng)前時鐘的占空比。所述時鐘控制信號div2是為C模塊提供比較鎖存所需的時鐘，同時為D模塊提 供時鐘；所述時鐘控制信號ckhj)/ckh—n是在一個比較周期內(nèi)(該比較周期T'大于等于 2個被檢測時鐘CLK的周期)，僅對檢測輸入時鐘CLK的一個高電平有效；所述時鐘控制信號rset—h是在所述ckh_p/ckh—n為有效狀態(tài)之前的高有效的放電 信號，且所述rset—h的高狀態(tài)應(yīng)至少小于一個被檢測時鐘CLK的周期；所述時鐘控制信號ckLp/ckLn是在一個比較周期內(nèi)(該比較周期T'大于等于2 個被檢測時鐘CLK的周期)，僅對檢測輸入時鐘CLK的一個低電平有效；所述rset一l是在ckl_p/ckl—n為有效狀態(tài)之前的高有效的放電信號，且rsetj的高 狀態(tài)應(yīng)至少小于一個被檢測時鐘CLK的周期。所述char一l^char一l時，C模塊輸出值latch一o為高或為低的狀態(tài)是隨機(jī)的，因此 D模塊需要通過多個時鐘周期X的判別后才能產(chǎn)生一次相應(yīng)的N+l位控制信號 cont
，所述X至少大于2個比較周期T'。因此在X個比較周期T'內(nèi)對latch_o的值進(jìn)行累加，累加值為Y;若累加的結(jié)果等于Y-O，那么就可以判定char—h<char—1，即B模塊中可調(diào)電流 源II的電流小，應(yīng)該增大B模塊中電流源II的電流，因此N+l位控制信號cont[O: N]在原來的基礎(chǔ)上加1;若累加的結(jié)果等于X，那么就可以判定charj^char—1，即B模塊中可調(diào)電流源 II的電流大，應(yīng)該減小B模塊中電流源II電流，因此N+l位控制信號cont
在 原來的基礎(chǔ)上減l;若累加的結(jié)果小于N大于0，那么就可以判定char_h=char_l，即B模塊中可調(diào) 電流源II的電流剛好滿足使mI*TVC= (n±An) I*TVC成立，因此N+l位控制信號9cont
不變化；當(dāng)N+l位控制信號cont
從加累加1或累減1的狀態(tài)到N+l位控制信號 cont
不發(fā)生變化的狀態(tài)，表明該時刻B模塊中電容C1/C2上的電壓已經(jīng)調(diào)整 到了相等的狀態(tài)，即U (H) '=U (L)';由寄存器中讀出當(dāng)前n'值，利用n'對預(yù)設(shè) 的占空比值表進(jìn)行査表可得到當(dāng)前時鐘的占空比值。本發(fā)明的有益效果如下通過該占空比實時監(jiān)測的方法，可以在不需要外部儀器或外部附加電路的情況 下，實時的了解時鐘集成電路芯片內(nèi)部時鐘占空比，檢測很方便；可以在集成電路芯片內(nèi)完成的實時監(jiān)測集成電路芯片內(nèi)部時鐘的占空比并能實時的讀出該狀態(tài)下的占空比值，并實時反映內(nèi)部時鐘占空比的具體數(shù)值。


圖1為本發(fā)明的電路結(jié)構(gòu)示意2為本發(fā)明實施例的工作流程3為本發(fā)明的一個實施例的A模塊產(chǎn)生的控制邏輯時序圖 圖4為本發(fā)明的一個實施例的具體工作時序圖具體實施方式
實施例l一種實現(xiàn)占空比實時監(jiān)測的方法，通過2組電流源來檢測周期為T的被檢測時 鐘CLK，所述2組電流源的一組電流值為I的m倍不可調(diào)電流源，另一組電流值為 I的整數(shù)倍的可調(diào)電流源，2組電流源分別連接有大小匹配的電容；通過在2組電流 源中連接的一個電容上對CLK的高狀態(tài)進(jìn)行積分，得到積分電壓值U (H)，然后 通過在2組電流源中連接的另一個電容對CLK的低狀態(tài)進(jìn)行積分，得到積分電壓值 U (L);然后對該積分電壓值U (H)和U (L)進(jìn)行比較得出比較結(jié)果，通過比較 結(jié)果對可調(diào)電流源進(jìn)行調(diào)節(jié)之后再次在CLK的高電平和低電平狀態(tài)下對2個電容分 別積分，并重復(fù)比較和調(diào)節(jié)的操作直至CLK的高狀態(tài)和低狀態(tài)的積分電壓值相等； 最后當(dāng)輸入時鐘的高狀態(tài)和低狀態(tài)的積分電壓值相等時，得到可調(diào)電流源的電流值n 'W,通過n'對預(yù)設(shè)的占空比值表進(jìn)行查表可得到當(dāng)前時鐘的占空比值。所述2組電流源在初始化條件下產(chǎn)生的初始電流相等m*I=n*I。所述積分電壓值通過公式(1) 、(2) 、(3)得出U (H) =mI*Th/C (1) U (L) =nI*Ti/C (2) m = n (3) 其中，Th為輸入時鐘為高狀態(tài)的時間，"L為輸入時鐘為低狀態(tài)的時間，U (H) 為入時鐘的高狀態(tài)的積分電壓，U (L)為輸入時鐘的低狀態(tài)的積分電壓，ml為不可 調(diào)電流源產(chǎn)生的電流值；nl為可調(diào)電流源產(chǎn)生的電流值。 所述比較結(jié)果為若U (H) >U (L)，則11'=11+1;若U (H) <U (L)，則n'-n-l;若U (H) =U (L)，則n'保持不變，n'=n。所述積分電壓值U (H)和U (L)比較后，2個電容被放電到地。 所述積分電壓值被調(diào)節(jié)到相等時，所得的積分電壓值分別為 U (H) '=mI*Th/C (4) U (L) '=n'I*Ti/C (5) U (H) ，=U (L) ' (6) n'=n±An (7) 所述周期為T的被檢測時鐘CLK的高電平時間由(4) ~ (7)式可得；土 An. j*Ti (8)=i—i*T，所述占空比值，由(8)式可得；ThTh+Tl(9)所述預(yù)設(shè)的占空比值表，根據(jù)公式(9)得到。一種實現(xiàn)占空比實時監(jiān)測的電路，電路結(jié)構(gòu)包括依次連接的A、 B、 C、 D四個 模塊A模塊是對周期為T的被檢測時鐘CLK的處理，產(chǎn)生B、 C、 D模塊所需要的 時鐘控制信號ckh_p/ckh—n、 rset—h/rset_l、 ckl_p/ckl—n、 div2的時鐘控制邏輯模塊；B模塊在A模塊產(chǎn)生的時鐘控制信號ckhj)/ckh—n、 rset—h/rset—1、 ckl_p/ckl—n的 控制下，在一個比較周期內(nèi)(該比較周期T'大于等于2個被檢測時鐘CLK的周 期)，分別將CLK的一個高電平和一個低電平的時間轉(zhuǎn)化為2個電壓值 charji/charj，并將該2個電壓值保持一段時間之后，在下一個比較周期到來之前放 電到地；B模塊由電流值為I的m倍不可調(diào)電流源I、電流值為I的整數(shù)倍可調(diào)電流源 II、控制開關(guān)K1 K6、電容C1、電容C2、電阻R1、電阻R2組成，其中不可調(diào)電流 源I的電流值為mI;可調(diào)電流源II的電流為n+An (n=m)倍I;電容C1、電容C2 為大小與電流源匹配的電容；電阻R1、電阻R2為大小與電流源匹配的接地電阻；不可調(diào)電流源I通過由A模塊產(chǎn)生的時鐘控制信號ckh_p控制的開關(guān)Kl與電容 Cl串聯(lián)的支路接地；不可調(diào)電流源I通過A模塊產(chǎn)生的時鐘控制信號ckh—n控制的 開關(guān)K2與電阻R1串聯(lián)的支路接地；A模塊產(chǎn)生的時鐘控制信號ckhj)控制的開關(guān) K1與電容C1串聯(lián)的支路同A模塊產(chǎn)生的時鐘控制信號ckh—n控制的開關(guān)K2與電 阻R1串聯(lián)的支路為并聯(lián)關(guān)系；A模塊產(chǎn)生的時鐘控制信號rsetJi控制的開關(guān)K3與 電容Cl并聯(lián)接地，輸出char—h為電容Cl與A模塊產(chǎn)生的時鐘控制信號rset—h控制 的開關(guān)K3并聯(lián)未接地端；可調(diào)電流源II通過由A模塊產(chǎn)生的時鐘控制信號ckl_p控制的開關(guān)K4與電容 C2串聯(lián)的支路接地；可調(diào)電流源II通過A模塊產(chǎn)生的時鐘控制信號ckl—n控制的開 關(guān)K5與電阻R1串聯(lián)的支路接地；A模塊產(chǎn)生的時鐘控制信號ckLp控制的開關(guān)K4 與電容C2串聯(lián)的支路同A模塊產(chǎn)生的時鐘控制信號ckl一n控制的開關(guān)K5與電阻R2 串聯(lián)的支路為并聯(lián)關(guān)系；A模塊產(chǎn)生的時鐘控制信號rset—1控制的開關(guān)K6與電容 C2并聯(lián)接地，輸出char—1為電容C2與rsetj控制的開關(guān)K6并聯(lián)未接地端；C模塊在A模塊產(chǎn)生的時鐘控制信號div2的控制下完成對對B模塊的輸出電壓 值charji/char—1的比較，得到比較結(jié)果latch—o;D模塊在A模塊產(chǎn)生的時鐘控制信號div2的控制下對C模塊輸出latch—o進(jìn)行 處理，產(chǎn)生相應(yīng)的N+I位控制信號cont[0: N沐控制B模塊的可調(diào)電流源II的電流，直到ml叮h/0(n士An)PTi/C時，將n'(n'-n土An)值存入寄存器，從寄存器中讀出 當(dāng)前的n'值，通過利用n'對預(yù)設(shè)的占空比值表進(jìn)行査表可得到周期為T的被檢測時 鐘CLK的當(dāng)前時鐘的占空比。所述時鐘控制信號div2是為C模塊提供比較鎖存所需的時鐘，同時為D模塊提 供時鐘；所述時鐘控制信號ckh^/ckh—n是在一個比較周期內(nèi)(該比較周期T'大于等于 2個被檢測時鐘CLK的周期)，僅對檢測輸入時鐘CLK的一個高電平有效；所述時鐘控制信號rset—h是在所述ckh_p/ckh—n為有效狀態(tài)之前的高有效的放電 信號，且所述rset—h的高狀態(tài)應(yīng)至少小于一個被檢測時鐘CLK的周期；所述時鐘控制信號ckLp/ck1—n是在一個比較周期內(nèi)(該比較周期T大于等于2 個被檢測時鐘CLK的周期)，僅對檢測輸入時鐘CLK的一個低電平有效；所述rset—1是在ckl_p/ckl—n為有效狀態(tài)之前的高有效的放電信號，且rsetj的高 狀態(tài)應(yīng)至少小于一個被檢測時鐘CLK的周期。所述char—h-char一l時，C模塊輸出值latch—o為高或為低的狀態(tài)是隨機(jī)的，因此 D模塊需要通過多個時鐘周期X的判別后才能產(chǎn)生一次相應(yīng)的N+l位控制信號 cont
，所述X至少大于2個比較周期T'。因此在X個比較周期T'內(nèi)對latch_o的值進(jìn)行累加，累加值為Y;若累加的結(jié)果等于Y-O，那么就可以判定char—h<char—1，即B模塊中可調(diào)電流 源II的電流小，應(yīng)該增大B模塊中電流源II的電流，因此N+I位控制信號cont
在原來的基礎(chǔ)上加1;若累加的結(jié)果等于X，那么就可以判定char—h>char—1，即B模塊中可調(diào)電流源 II的電流大，應(yīng)該減小B模塊中電流源II電流，因此N+l位控制信號cont
在 原來的基礎(chǔ)上減l;若累加的結(jié)果小于N大于0，那么就可以判定char—h=char_l，即B模塊中可調(diào) 電流源II的電流剛好滿足使ml叮h/0 (n±An) PTVC成立，因此N+1位控制信號 cont
不變化；當(dāng)N+l位控制信號cont
從加累加1或累減1的狀態(tài)到N+l位控制信號 cont
不發(fā)生變化的狀態(tài)，表明該時刻B模塊中電容C1/C2上的電壓已經(jīng)調(diào)整13到了相等的狀態(tài)，即U (H) '-U (L)';由寄存器中讀出當(dāng)前n'值，利用n'對預(yù)設(shè)的占空比值表進(jìn)行查表可得到當(dāng)前時鐘的占空比值。實施例2如圖l-4所示， 一種實現(xiàn)占空比實時監(jiān)測的電路，電路結(jié)構(gòu)包括依次連接的A、 B、 C、 D四個模塊；A模塊是對周期為T的被檢測時鐘CLK的處理，產(chǎn)生B、 C、 D模塊所需要的 時鐘控制信號ckh_p/ckh—n、 rset—h/rset—1、 ckl_p/ckl—n、 div2的時鐘控制邏輯模塊；B模塊在A模塊產(chǎn)生的時鐘控制信號cktu)/ckh—n、 rset一h/rset一l、 ckl_p/ckl_n的 控制下，在一個比較周期內(nèi)(該比較周期T'等于2個被檢測時鐘CLK的周期)， 將被檢測輸入時鐘CLK的第一個高電平的時間轉(zhuǎn)化為電壓值，并保持一個被檢測輸 入時鐘CLK的時鐘周期以上，且在距離下一個比較周期中被檢測輸入時鐘CLK的 第一個高電平的1/8個時鐘周期(1/8T)內(nèi)被放電到0;在一個比較周期內(nèi)，將被檢測 輸入時鐘CLK的第二個低電平的時間轉(zhuǎn)化為電壓值，并保持一個被檢測輸入時鐘 CLK的時鐘周期以上，且在距離下一個比較周期中被檢測輸入時鐘CLK的第二個低 電平的1/8個時鐘周期(1/8T)內(nèi)被放電到0;B模塊由電流值為I的m倍不可調(diào)電流源I、電流值為I的整數(shù)倍可調(diào)電流源 II、控制開關(guān)K1 K6、電容C1、電容C2、電阻R1、電阻R2組成，其中不可調(diào)電流 源I的電流值為mI;可調(diào)電流源II的電流為n+An (n=m)倍I;電容C1、電容C2 為大小相等的電容；電阻R1、電阻R2為大小相等的接地電阻；不可調(diào)電流源I通過由A模塊產(chǎn)生的時鐘控制信號ckh_p控制的開關(guān)Kl與電容 Cl串聯(lián)的支路接地；不可調(diào)電流源I通過A模塊產(chǎn)生的時鐘控制信號ckh—n控制的 開關(guān)K2與電阻R1串聯(lián)的支路接地；A模塊產(chǎn)生的時鐘控制信號ckhjj控制的開關(guān) Kl與電容Cl串聯(lián)的支路同A模塊產(chǎn)生的時鐘控制信號ckh—n控制的開關(guān)K2與電 阻R1串聯(lián)的支路為并聯(lián)關(guān)系；A模塊產(chǎn)生的時鐘控制信號rset—h控制的開關(guān)K3與 電容Cl并聯(lián)接地，輸出char—h為電容Cl與A模塊產(chǎn)生的時鐘控制信號rset—h控制 的開關(guān)K3并聯(lián)未接地端；可調(diào)電流源II通過由A模塊產(chǎn)生的時鐘控制信號ckl_p控制的開關(guān)K4與電容 C2串聯(lián)的支路接地；可調(diào)電流源II通過A模塊產(chǎn)生的時鐘控制信號ckl—n控制的開關(guān)K5與電阻R1串聯(lián)的支路接地；A模塊產(chǎn)生的時鐘控制信號ckLp控制的開關(guān)K4 與電容C2串聯(lián)的支路同A模塊產(chǎn)生的時鐘控制信號ckl一n控制的開關(guān)K5與電阻R2 串聯(lián)的支路為并聯(lián)關(guān)系；A模塊產(chǎn)生的時鐘控制信號rset—1控制的開關(guān)K6與電容 C2并聯(lián)接地，輸出char一l為電容C2與rset一l控制的開關(guān)K6并聯(lián)未接地端；C模塊在A模塊產(chǎn)生的時鐘控制信號div2的控制下完成對對B模塊的輸出電壓 值char_h/char_l的比較，得到比較結(jié)果latch—o;D模塊在A模塊產(chǎn)生的時鐘控制信號div2的控制下對C模塊輸出latch一o進(jìn)行 處理，產(chǎn)生相應(yīng)的N+I位控制信號cont
來控制B模塊的可調(diào)電流源II的電 流，直到mPTh/CKn士An)PTi/C時，將n'(n'-n士An)值存入寄存器，從寄存器中讀出 當(dāng)前的n'值，通過利用n'對預(yù)設(shè)的占空比值表進(jìn)行查表可得到被檢測時鐘CLK的 當(dāng)前時鐘的占空比。所述時鐘控制信號div2是被檢測時鐘CLK的2分頻，周期為T' (T'=2T); div2為C模塊提供比較鎖存所需的時鐘，同時為D模塊提供時鐘，該所述時鐘控制 信號div2即為一個比較周期。所述ckh_p/ckh—n是在一個比較周期內(nèi)，僅對檢測輸入時鐘CLK的第一個高電 平有效；所述rsetji是在Ckh_p/ckh—n為有效狀態(tài)之前的1/16個比較周期內(nèi)為高的有效 的放電信號；所述ckl_p/ckl—n是在一個比較周期內(nèi)，僅對檢測輸入時鐘CLK的第二個低電平 有效；所述rset一l是在ckl_p/ckl—n為有效狀態(tài)之前1/16個比較周期內(nèi)為高的有效的放 電信號。當(dāng)char—h=char—1時，C模塊輸出值latch—o為高或為低的狀態(tài)是隨機(jī)的，因此D 模塊需要通過多個時鐘周期X (X至少大于2個比較周期)的判別后才能產(chǎn)生一次 相應(yīng)的N+l位控制信號cont
。因此在X個比較周期T' (T'=2T)內(nèi)對latch—o的值進(jìn)行累加，累加值為Y;若累加的結(jié)果等于Y^0，那么就可以判定char—h<Char—1，即B模塊中電流源II 的電流小，應(yīng)該增大B模塊中電流源II的電流，因此N+l位控制信號cont
在原來的基礎(chǔ)上加1;若累加的結(jié)果等于X，那么就可以判定char—h>char—l，即B模塊中電流源II的 電流大，應(yīng)該減小B模塊中電流源II電流，因此N+l位控制信號cont
在原來 的基礎(chǔ)上減1;若累加的結(jié)果小于N大于O，那么就可以判定char—h=char_l，即B模塊中電流 源II的電流剛好滿足使mI*TVC= (n±An) I*TVC成立，因此N+l位控制信號 cont
不變化；當(dāng)N+l位控制信號cont
從加累加1或累減1的狀態(tài)到N+l位控制信號 cont
不發(fā)生變化的狀態(tài)，表明該時刻B模塊中電容C1/C2上的電壓已經(jīng)調(diào)整 到了相等的狀態(tài)，即U(H)'-U(L)';由寄存器中讀出當(dāng)前n'值，由寄存器中讀 出當(dāng)前n'值，利用n'對預(yù)設(shè)的占空比值表進(jìn)行査表可得到當(dāng)前時鐘的占空比值。當(dāng)處于復(fù)位狀態(tài)時(RESET=1) ， B模塊工作過程如上圖3所示ckh_p為低， ckh_n/rset_h為高，開關(guān)K1關(guān)斷，K2/K3閉合，此時電容CI通過開關(guān)K3放電到 地，charji為零；cklj為低，ckl一n/rset—1為高，開關(guān)K4關(guān)斷，K5/K6閉合，此時 電容C2通過開關(guān)K6放電到地，char一l為零；D模塊進(jìn)行初始化，輸出的N+1位控 制信號cont
默認(rèn)的配置使電流源A電流源II的電流相等，即n^^n" Cm=rO s復(fù)位狀態(tài)結(jié)束后(RESET=1)，進(jìn)入正常工作狀態(tài)B模塊完成的工作是將輸入時鐘CLK在2個時鐘周期(T)內(nèi)的第一個高電 平和第二個低電平的時間分別轉(zhuǎn)化為相應(yīng)的電壓值，并保持一個時鐘周期以上，且 在下進(jìn)行下一次轉(zhuǎn)化之前的1/8個時鐘周期(T)內(nèi)被放電到0。具體工作過程如下當(dāng)輸入時鐘CLK為高電平且2分頻時鐘div2為低電平時，由A模塊產(chǎn)生的控 制信ckhj)為高，ckh—n為低，rset—h為低，B模塊中開關(guān)K1閉合，K2/K3關(guān)斷， 電流源I以大小為ml的電流對電容Cl進(jìn)行充電，char—h電壓由零開始上；當(dāng)輸入 時鐘CLK由高電平變化到低電平時，由A模塊產(chǎn)生的控制信號ckhj為低，ckh_n 為高，rset—h為低，開關(guān)K1/K3關(guān)斷，K2閉合，電流源I停止對電容Cl進(jìn)行充 電，此時電容C1上的電壓處于保持的狀態(tài)，且不在發(fā)生變化，char—h電壓為充電結(jié)束時的電壓值；該狀態(tài)一直持續(xù)到rset一h由零變?yōu)楦摺．?dāng)rset一h變?yōu)楦邥r，開關(guān)K3 閉合，此時電容C1通過開關(guān)K3放電到地，charji為零。該狀態(tài)將持續(xù)到下一個輸 入時鐘CLK為高電平且2分頻時鐘div2為低電平時結(jié)束。當(dāng)輸入時鐘CLK為低電平且2分頻時鐘div2為高電平時，由A模塊產(chǎn)生的控 制信號ckl』為高，ckl—n為低，rset—1為低，B模塊中開關(guān)K4閉合，K5/K6關(guān)斷， 電流源II以大小為對nl的電流對電容C2進(jìn)行充電，char—1電壓由零開始上升；當(dāng) 輸入時鐘CLK由低電平變化到高電平時，由A模塊產(chǎn)生的控制信號ckl_p為低， ckl—n為高，rset—l為低，開關(guān)K4/K6關(guān)斷，K5閉合，電流源II停止對電容C2進(jìn)行 充電，此時電容C2上的電壓處于保持的狀態(tài)，且不在發(fā)生變化，char—l電壓為充電 結(jié)束時的電壓值；該狀態(tài)一直持續(xù)到rset—l由零變?yōu)楦?。?dāng)rset一l變?yōu)楦邥r，開關(guān) K6閉合，此時電容C1通過開關(guān)K6放電到地，char—I為零。該狀態(tài)將持續(xù)到下一個 輸入時鐘CLK為低電平且2分頻時鐘div2為高電平時結(jié)束。C模塊完成的工作是對B模塊Cl/C2上的電壓char—h/char—1在a模塊產(chǎn)生的 2分頻時鐘div2的的上升沿進(jìn)行比較鎖存，下降沿輸出該鎖存值。若2分頻時鐘div2處于上升沿狀態(tài)時，char—h>char—1，則在2分頻時鐘div2處 于下降沿時C模塊輸出latch—o為高，該輸出的狀態(tài)將持續(xù)到下一個下降沿結(jié)束；若2分頻時鐘div2處于上升沿狀態(tài)時，char—h<char—1，則在2分頻時鐘div2處 于下降沿時C模塊輸出latch一o為低，該輸出的狀態(tài)將持續(xù)到下一個下降沿結(jié)束；若2分頻時鐘div2處于上升沿狀態(tài)時，char—h=char—1，則在2分頻時鐘div2處 于下降沿時C模塊輸出latch—o為高或為低，且為高或為低的狀態(tài)隨機(jī)，該輸出的狀 態(tài)將持續(xù)到下一個下降沿結(jié)束。D模塊完成的工作是在2分頻時鐘div2的上降沿對C模塊輸出latch—o進(jìn)行 處理，產(chǎn)生相應(yīng)的N+l位控制信號cont
來控制B模塊中電流源II的電流，使 得ml叮h/C: (n±An) I*Ti/C，并得到相應(yīng)的n' (n'=n±An)值存入寄存器，從寄存器 中讀出當(dāng)前的m和n値，通過查表得出該狀態(tài)下的占空比值并輸出。
權(quán)利要求
1、一種實現(xiàn)占空比實時監(jiān)測的方法，其特征在于通過2組電流源來檢測周期為T的被檢測時鐘CLK，所述2組電流源的一組電流值為I的m倍不可調(diào)電流源，另一組電流值為I的n倍的可調(diào)電流源，n為整數(shù)，2組電流源分別連接有大小匹配的電容；通過在2組電流源中連接的一個電容上對CLK的高狀態(tài)進(jìn)行積分，得到積分電壓值U(H)，然后通過在2組電流源中連接的另一個電容對CLK的低狀態(tài)進(jìn)行積分，得到積分電壓值U(L)；然后對該積分電壓值U(H)和U(L)進(jìn)行比較得出比較結(jié)果，通過比較結(jié)果對可調(diào)電流源進(jìn)行調(diào)節(jié)之后再次在CLK的高電平和低電平狀態(tài)下對2個電容分別積分，并重復(fù)比較和調(diào)節(jié)的操作直至CLK的高狀態(tài)和低狀態(tài)的積分電壓值相等；最后當(dāng)輸入時鐘的高狀態(tài)和低狀態(tài)的積分電壓值相等時，得到可調(diào)電流源的電流值n′*I，通過n′對預(yù)設(shè)的占空比值表進(jìn)行查表可得到當(dāng)前時鐘的占空比值。
2、 根據(jù)權(quán)利要求l所述一種實現(xiàn)占空比實時監(jiān)測的方法，其特征在于 組電流源在初始化條件下產(chǎn)生的初始電流相等m*I=n*I。
3、 根據(jù)權(quán)利要求l所述一種實現(xiàn)占空比實時監(jiān)測的方法，其特征在于 分電壓值通過公式(1) 、 (2) 、 (3)得出U (H) =mI*Th/C (1) U (L) =nI*Ti/C (2) m = n (3) 其中，Th為輸入時鐘為高狀態(tài)的時間，T!為輸入時鐘為低狀態(tài)的時間，U (H)為入時鐘的高狀態(tài)的積分電壓，U (L)為輸入時鐘的低狀態(tài)的積分電壓，ml為不可調(diào)電流源產(chǎn)生的電流值；nl為可調(diào)電流源產(chǎn)生的電流值。
4、 根據(jù)權(quán)利要求l所述一種實現(xiàn)占空比實時監(jiān)測的方法，其特征在于所述比 較結(jié)果為若U (H) >U (L)，則n'^n+l; 若U (H) <U (L)，則n^n-l; 若U (H) =U (L)，貝Un'保持不變，n'-n;:所述2 :所述積所述積分電壓值U (H)和U (L)比較后，2個電容被放電到地。
5、根據(jù)權(quán)利要求l所述一種實現(xiàn)占空比實時監(jiān)測的方法，其特征在于所述積分電壓值被調(diào)節(jié)到相等時，所得的積分電壓值分別為<formula>formula see original document page 3</formula> 所述周期為T的被檢測時鐘CLK的高電平時間由(4) ~ (7)式可得；<formula>formula see original document page 3</formula>所述占空比值，由(8)式可得；<formula>formula see original document page 3</formula>所述預(yù)設(shè)的占空比值表，根據(jù)公式(9)得到。
6、 一種實現(xiàn)占空比實時監(jiān)測的電路，其特征在于所述電路包括依次連接的 A、 B、 C、 D四個模塊；A模塊是對周期為T的被檢測時鐘CLK的處理，產(chǎn)生B、 C、 D模塊所需要的 時鐘控制信號ckh_p/ckh—n、 rset—h/rset—1、 ckl_p/ckl—n、 div2的時鐘控制邏輯模塊；B模塊在A模塊產(chǎn)生的時鐘控制信號ckhj/ckh—n、 rset—h/rset—1、 ckl_p/ckl—n的 控制下，在一個比較周期內(nèi)，分別將CLK的一個高電平和一個低電平的時間轉(zhuǎn)化為 2個電壓值char—h/char—1，并將該2個電壓值保持一段時間之后，在下一個比較周期 到來之前放電到地；C模塊在A模塊產(chǎn)生的時鐘控制信號div2的控制下完成對對B模塊的輸出電壓 值char—h/char_l的比較，得到比較結(jié)果latch_o;D模塊在A模塊產(chǎn)生的時鐘控制信號div2的控制下對C模塊輸出latch_o進(jìn)行 處理，產(chǎn)生相應(yīng)的N+l位控制信號cont
來控制B模塊的可調(diào)電流源II的電流，直到mI*Th/C=(n±An)I*Ti/C時，將n'(n'-n士An)值存入寄存器，從寄存器中讀出 當(dāng)前的n'值，通過利用n'對預(yù)設(shè)的占空比值表進(jìn)行查表可得到周期為T的被檢測時 鐘CLK的當(dāng)前時鐘的占空比。
7、根據(jù)權(quán)利要求6所述的一種實現(xiàn)占空比實時監(jiān)測的電路，其特征在于所述 B模塊由電流值為I的m倍不可調(diào)電流源I、電流值為I的整數(shù)倍可調(diào)電流源II、控 制開關(guān)K1 K6、電容C1、電容C2、電阻R1、電阻R2組成，其中不可調(diào)電流源I 的電流值為ml;可調(diào)電流源II的電流為n+An (n=m)倍I;電容C1、電容C2為大 小與電流源匹配的電容；電阻R1、電阻R2為大小與電流源匹配的接地電阻；不可調(diào)電流源I通過由A模塊產(chǎn)生的時鐘控制信號ckh_p控制的開關(guān)Kl與電容 Cl串聯(lián)的支路接地；不可調(diào)電流源I通過A模塊產(chǎn)生的時鐘控制信號ckh一n控制的 開關(guān)K2與電阻R1串聯(lián)的支路接地；A模塊產(chǎn)生的時鐘控制信號ckhj)控制的開關(guān) Kl與電容Cl串聯(lián)的支路同A模塊產(chǎn)生的時鐘控制信號ckh—n控制的開關(guān)K2與電 阻R1串聯(lián)的支路為并聯(lián)關(guān)系；A模塊產(chǎn)生的時鐘控制信號rset一h控制的開關(guān)K3與 電容Cl并聯(lián)接地，輸出char—h為電容Cl與A模塊產(chǎn)生的時鐘控制信號rset—h控制 的開關(guān)K3并聯(lián)未接地端；可調(diào)電流源II通過由A模塊產(chǎn)生的時鐘控制信號ckl_p控制的開關(guān)K4與電容 C2串聯(lián)的支路接地；可調(diào)電流源II通過A模塊產(chǎn)生的時鐘控制信號ck1—n控制的開 關(guān)K5與電阻Rl串聯(lián)的支路接地；A模塊產(chǎn)生的時鐘控制信號ckl_p控制的開關(guān)K4 與電容C2串聯(lián)的支路同A模塊產(chǎn)生的時鐘控制信號ckl—n控制的開關(guān)K5與電阻R2 串聯(lián)的支路為并聯(lián)關(guān)系；A模塊產(chǎn)生的時鐘控制信號rset—1控制的開關(guān)K6與電容 C2并聯(lián)接地，輸出char_l為電容C2與rset—1控制的開關(guān)K6并聯(lián)未接地端。
8.所述的一種實現(xiàn)占空比實時監(jiān)測的電路，其特征在于所述 時鐘控制信號div2是為C模塊提供比較鎖存所需的時鐘，同時為D模塊提供時鐘；所述時鐘控制信號ckh_p/ckh—n是在一個比較周期內(nèi)，僅對檢測輸入時鐘CLK 的一個高電平有效；所述時鐘控制信號rset—h是在所述ckh_p/ckh—n為有效狀態(tài)之前的高有效的放電 信號，且所述rset—h的高狀態(tài)應(yīng)至少小于一個被檢測時鐘CLK的周期；所述時鐘控制信號ckl_p/ckl—n是在一個比較周期內(nèi)，僅對檢測輸入時鐘CLK的一個低電平有效；所述rset—1是在ckl_p/ckl—n為有效狀態(tài)之前的高有效的放電信號，且rset—1的高 狀態(tài)應(yīng)至少小于一個被檢測時鐘CLK的周期。
9、 根據(jù)權(quán)利要求6或8所述的一種實現(xiàn)占空比實時監(jiān)測的電路，其特征在于 所述比較周期大于等于2個被檢測時鐘CLK的周期。
10、 根據(jù)權(quán)利要求6所述的一種實現(xiàn)占空比實時監(jiān)測的電路，其特征在于所 述char—h=Char—1時，D模塊需要通過多個時鐘周期X的判別后才能產(chǎn)生一次相應(yīng)的 N+l位控制信號cont
， X至少大于2個比較周期T';在X個比較周期T'內(nèi)對 latclu)的值進(jìn)行累加，累加值為Y;若累加的結(jié)果等于Y=0，判定char—h<char—1，即B模塊中可調(diào)電流源II的龜流 小，應(yīng)該增大B模塊中電流源II的電流，因此N+l位控制信號cont
在原來的 基礎(chǔ)上加1;若累加的結(jié)果等于X,判定char_h>char_l，即B模塊中可調(diào)電流源II的電流 大，應(yīng)該減小B模塊中電流源II電流，因此N+1位控制信號cont[O: N]在原來的基 礎(chǔ)上減1;若累加的結(jié)果小于N大于0，判定char—h=char—1，即B模塊中可調(diào)電流源II的 電流剛好滿足使mI*Th/C= (n±An) PTVC成立，因此N+l位控制信號cont
不 變化；當(dāng)N+l位控制信號cont
從加累加1或累減1的狀態(tài)到N+l位控制信號 cont
不發(fā)生變化的狀態(tài)，表明該時刻B模塊中電容C1/C2上的電壓已經(jīng)調(diào)整 到了相等的狀態(tài)，即U (H) '=U (L)';讀出當(dāng)前n'值，n'對預(yù)設(shè)的占空比值表進(jìn)行
全文摘要
本發(fā)明公開了一種實現(xiàn)占空比實時監(jiān)測的方法和電路，電路包括依次連接的A、B、C、D模塊，A模塊對被檢測時鐘CLK處理，產(chǎn)生B、C、D模塊所需時鐘控制信號；B模塊包括2組分別連接有大小匹配的電容的電流源，通過2個電容上對CLK的高低狀態(tài)分別積分，得到積分電壓值U(H)、U(L)，然后通過C模塊對U(H)、U(L)比較得出結(jié)果，D模塊通過比較結(jié)果對可調(diào)電流源進(jìn)行調(diào)節(jié)后再次在CLK的高、低電平對2個電容分別積分，并重復(fù)比較和調(diào)節(jié)直至CLK的高、低狀態(tài)的積分電壓值相等，當(dāng)輸入時鐘的高、低狀態(tài)的積分電壓值相等時，得到可調(diào)電流源的電流值，最后在預(yù)設(shè)占空比值表中查詢得到當(dāng)前時鐘的占空比值；通過該占空比實時監(jiān)測的方法，可以在不需要外部儀器或外部附加電路的情況下，實時的了解時鐘集成電路芯片內(nèi)部時鐘占空比，檢測很方便；可以在集成電路芯片內(nèi)完成的實時監(jiān)測集成電路芯片內(nèi)部時鐘的占空比并能實時的讀出該狀態(tài)下的占空比值，并實時反映內(nèi)部時鐘占空比的具體數(shù)值。
文檔編號G01R29/02GK101629978SQ200810148060
公開日2010年1月20日 申請日期2008年12月26日 優(yōu)先權(quán)日2008年12月26日
發(fā)明者斌 李, 武國勝 申請人:和芯微電子(四川)有限公司