專利名稱：：集成電路中的電壓檢測(cè)電路以及產(chǎn)生觸發(fā)標(biāo)志信號(hào)的方法集成電路中的電壓檢測(cè)電路以及產(chǎn)生觸發(fā)標(biāo)志信號(hào)的方法
技術(shù)領(lǐng)域：
4^>開(kāi)一般涉及集成電路中的電壓檢測(cè)電路領(lǐng)域。具體而言，本公開(kāi)被指向集成電路中的電壓檢測(cè)電路以及產(chǎn)生觸發(fā)標(biāo)志(triggerflag)信號(hào)的方法。
背景技術(shù)：
：在集成電路中，模擬、數(shù)字或混合信號(hào)電路具有一范圍的供電電壓，在該范圍內(nèi)，它們?nèi)缢A(yù)料地且可靠地運(yùn)行。因此，集成電路典型地包含用于在其加電序列(powerupsequence)中對(duì)電源進(jìn)行監(jiān)視的供電電壓檢測(cè)電路。具體而言，在集成電路的加電序列中，供電電壓將用幾百個(gè)毫秒達(dá)到其希望值。另外，供電電壓可能以非單調(diào)的方式漸漸上升，即供電電壓在其漸漸上升的同時(shí)可能輕孩i地?cái)[動(dòng)上升和下降，直到其達(dá)到穩(wěn)定的希望電壓等級(jí)。這是因?yàn)樵诩与娦蛄兄卸鄠€(gè)電路按順序激活，且可能導(dǎo)致對(duì)電源的需求以非線性的方式變化。因此，使用電壓檢測(cè)電路以檢測(cè)供電電壓何時(shí)已達(dá)某個(gè)最小值并產(chǎn)生對(duì)一個(gè)或一個(gè)以上的有興趣的電路的電子指標(biāo)(例如觸發(fā)標(biāo)志)，該指標(biāo)是達(dá)到安全最小運(yùn)行電壓的指標(biāo)。傳統(tǒng)的供電電壓檢測(cè)電路通常亂t裝置的電壓閾值(Vt)—一例如場(chǎng)效應(yīng)管(FET)裝置的Vt—一的倍數(shù)。在這種方案中，當(dāng)供電電壓達(dá)到例如Vtxl或Vtx2的值時(shí)，產(chǎn)生觸發(fā)標(biāo)志。然而，裝置的Vt隨著過(guò)程、電壓和溫度變化而改變，因此，使用Vt的倍數(shù)不是建立電壓檢測(cè)電路的穩(wěn)定方法。具體而言，由于Vt值可能隨著過(guò)程、電壓和溫度變化+/-300—一450mV，用于產(chǎn)生Vt的倍數(shù)的晶體管堆(stack)所產(chǎn)生的觸發(fā)電壓可能在幾百毫伏(mV)范圍內(nèi)變化。至少出于這些原因，為了提供與傳統(tǒng)的基于Vt的電壓檢測(cè)電路相比具有更加如所預(yù)料且穩(wěn)定的觸發(fā)標(biāo)志信號(hào)的電壓檢測(cè)電路，存在對(duì)集成電路中的電壓檢測(cè)電路以及產(chǎn)生觸發(fā)標(biāo)志信號(hào)的方法的需求。
發(fā)明內(nèi)容在一個(gè)實(shí)施例中，^^開(kāi)被指向一種集成電路芯片。該集成電路芯片包含用于向功能電路供給供電電壓的電源網(wǎng)絡(luò)。該集成電路芯片還包含觸發(fā)電路，觸發(fā)電路包含第一分壓器堆，其包含與電源網(wǎng)絡(luò)電氣連通的第一輸入以及用于提供第一分壓輸出電壓的第一內(nèi)節(jié)點(diǎn)。觸發(fā)電路還包含第二分壓器堆，其與第一分壓器堆并聯(lián)電氣耦合到電源網(wǎng)絡(luò)，并具有與供電電壓的非線性關(guān)系。第二分壓器堆包含與電源網(wǎng)絡(luò)電氣連通的第二輸入以及用于供給第二分壓輸出電壓的第二內(nèi)節(jié)點(diǎn)。輸出電路與第一內(nèi)節(jié)點(diǎn)以及第二內(nèi)節(jié)點(diǎn)電氣連通，并被可操作地配置為作為第一分壓輸出電壓與第二分壓輸出電壓的函數(shù)產(chǎn)生數(shù)字觸發(fā)標(biāo)志。在另一實(shí)施例中，本公開(kāi)被指向一種集成電路。該集成電路包含用于向功能電M給供電電壓的電源網(wǎng)絡(luò)，該集成電路還包含觸發(fā)電路，觸發(fā)電路包含第一分壓器堆，其包含與電源網(wǎng)絡(luò)電氣連通的第一輸入以及用于提供第一分壓輸出電壓的第一內(nèi)節(jié)點(diǎn)。觸發(fā)電路還包含第二分壓器堆，其與第一分壓器堆并聯(lián)電氣耦合到電源網(wǎng)絡(luò)。第二分壓器包含彼此串聯(lián)電氣連接以限定用于拔，供第二分壓輸出電壓的第二內(nèi)節(jié)點(diǎn)的第一漏電電容器(該電容器包含與電源網(wǎng)絡(luò)電氣連通的第二輸入)與第二漏電電容器。輸出電路與第一內(nèi)節(jié)點(diǎn)以及第二內(nèi)節(jié)點(diǎn)電氣連通，并4皮可操作地配置為作為第一分壓輸出電壓與第二分壓輸出電壓的函數(shù)產(chǎn)生數(shù)字觸發(fā)標(biāo)志。在又一實(shí)施例中，本公開(kāi)被指向另一集成電路，該集成電路包含電壓觸發(fā)電路，該觸發(fā)電路包含用于提供第一分壓電壓的第一分壓器堆。第一分壓器堆包含具有第一柵極氧化物層的第一場(chǎng)效應(yīng)管以及具有第二柵極氧化物層的第二場(chǎng)效應(yīng)管。第一場(chǎng)效應(yīng)管和第二場(chǎng)效應(yīng)管串聯(lián)電氣耦合以限定第一內(nèi)節(jié)點(diǎn)并提供包含通過(guò)第一柵極氧化物層與笫二柵極氧化物層的電流隧穿(currenttunneling)的第一電流路徑。電壓觸發(fā)電路還包含用于提供第二分壓電壓的第二分壓器堆。第二分壓器堆與第一分壓器堆并聯(lián)電氣連接。第二分壓器堆包含具有第三柵極氧化物層的第三場(chǎng)效應(yīng)管以及具有第四柵極氧化物層的第四場(chǎng)效應(yīng)管。第三場(chǎng)效應(yīng)管和第四場(chǎng)效應(yīng)管串聯(lián)電氣耦合以限定第二內(nèi)節(jié)點(diǎn)并提供包含通過(guò)第三柵極氧化物層與第四柵極氧化物層的電流隧穿的第二電流路徑。在另一實(shí)施例中，本公開(kāi)被指向產(chǎn)生觸發(fā)標(biāo)志信號(hào)的方法。該方法包含對(duì)供電電壓進(jìn)行分壓以提供第一分壓電壓輸出，該輸出具有第一分壓輸出電壓相比于供電電壓的第一曲線(profile)。對(duì)供電電壓進(jìn)行分壓以提供第二分壓電壓，第二分壓電壓具有第二分壓電壓相比于供電電壓的第二曲線，第二曲線在一個(gè)交叉電壓上與第一曲線交叉。當(dāng)?shù)诙謮弘妷夯旧系扔诘谝环謮弘妷簳r(shí)，開(kāi)始J^數(shù)字觸發(fā)標(biāo)志的發(fā)布。出于說(shuō)明本發(fā)明的目的，附圖示出了本發(fā)明一個(gè)或一個(gè)以上的實(shí)施例的實(shí)施形態(tài)。然而，應(yīng)當(dāng)明了，本發(fā)明不限于附圖所示的具體布置和手段。在附圖中圖1示出了集成電路的功能框圖，該電路包含用于產(chǎn)生如所預(yù)料且穩(wěn)定的觸發(fā)標(biāo)志信號(hào)的隧穿裝置電壓檢測(cè)電路；圖2示出了圖1的隧穿裝置電壓檢測(cè)電路的原理圖3示出了在圖2的隧穿裝置電壓檢測(cè)電路的兩隧穿裝置堆的第二個(gè)中對(duì)于多種裝置比的示例性中間節(jié)點(diǎn)vs供電電壓的曲線圖4為一圖表，其示出了作為柵極電壓的函數(shù)的高Vt、正常Vt、低Vt以及極低Vt裝置的相對(duì)的隧穿電流；以及圖5示出了圖1與2的隧穿裝置電壓檢測(cè)電路的示例性觸發(fā)電壓曲線圖。具體實(shí)施例方式現(xiàn)在參照附圖，圖l示出了本發(fā)明的集成電路10，其可在集成電路芯片12上制造并包含至少一個(gè)根據(jù)^/^開(kāi)制造的隧穿裝置(TD)電壓檢測(cè)電路14。如下面具體介紹的那樣，TD電壓檢測(cè)電路14通常包含第一裝置堆16和第二裝置堆18，第一裝置堆16包含第一輸出電壓節(jié)點(diǎn)VI,該節(jié)點(diǎn)具有隨供電電壓(此處為VDD)線性變化的第一電壓，第二裝置堆18包含第二輸出電壓節(jié)點(diǎn)V2,該節(jié)點(diǎn)具有隨電壓VDD非線性變化的第二電壓的(為方侵起見(jiàn)也用"V2"表示)。(為方便起見(jiàn)，特定電壓節(jié)點(diǎn)和該節(jié)點(diǎn)上的電壓用同樣的符號(hào)表示，例如電壓節(jié)點(diǎn)Vl具有第一電壓VI,電壓節(jié)點(diǎn)V2具有第二電壓V2，等等。)TD電壓檢測(cè)電路14可按照特定設(shè)計(jì)的需要被電氣連接到集成電路10內(nèi)的一個(gè)或一個(gè)以上的邏輯電路、模擬電路和/或混合信號(hào)電路(未示出)。本領(lǐng)域技術(shù)人員可容易地想到可與TD電壓檢測(cè)電路14一起使用的多種電路。TD電壓檢測(cè)電路14還可包含差動(dòng)運(yùn)算放大器(op-amp)電路20和電流鏡電路22,集成電路10可進(jìn)一步包含電力網(wǎng)絡(luò)24，其可以為用于向(除其他電路外)隧穿裝置電壓檢測(cè)電路14供給運(yùn)行電壓(例如電壓VDD或其任意倍數(shù))的配電網(wǎng)絡(luò)。集成電路10可由例如對(duì)集成電路芯片12內(nèi)的電力網(wǎng)絡(luò)24的輸入進(jìn)行饋送的電源26供電。電源26可為例如外部直流(DC)電源。非零穩(wěn)態(tài)供電電壓VDD值的實(shí)例可包含但不限于1.0、1.2以及3，3伏。如同下面具體介紹的那樣，TD電壓檢測(cè)電路14通常如下運(yùn)行。當(dāng)電源26被首先啟動(dòng)時(shí)，供電電壓VDD開(kāi)始為零伏，接著，上升到預(yù)定的非零穩(wěn)態(tài)值。第一與第二裝置堆16、18(它們分別輸出線性的第一電壓VI和非線性的第二電壓V2)4皮i殳計(jì)為^f吏得在供電電壓VDD的第一特定非零值上，第一與第二電壓的上升電壓曲線彼此在第二特定非零值上交叉。當(dāng)運(yùn)算放大器電路20檢測(cè)到此第二特定非零值時(shí)(通過(guò)檢測(cè)第一與第二電壓VI、V2何時(shí)相等)，運(yùn)算放大器電路可向適當(dāng)?shù)碾娐?未示出)輸出觸發(fā)標(biāo)志TRIGGERFLAG,其表示VDD已經(jīng)達(dá)到支持集成電路10的可運(yùn)行性的適當(dāng)?shù)燃?jí)。設(shè)計(jì)者可分別選擇特定應(yīng)用所需的第一與第二電壓VI與V2以及供電電壓VDD的第一與第二特定非零值，并相應(yīng)地設(shè)計(jì)TD電壓檢測(cè)電路14的元件。圖2示出了圖1中用于產(chǎn)生如所預(yù)料且穩(wěn)定的觸發(fā)標(biāo)志信號(hào)TRIGGERFLAG的TD電壓檢測(cè)電路14的特定實(shí)施例。在本實(shí)施例中，第一裝置堆16可包括以電流隧穿模式偏置的兩個(gè)類似的晶體管的堆，以便構(gòu)成第一分壓器電路。在一個(gè)實(shí)例中，第一裝置堆16包括在VDD與地之間串聯(lián)電氣連接以便以電流隧穿模式偏置的n型晶體管Nl與N2。在該實(shí)例中，中間電壓節(jié)點(diǎn)VI上的第一電壓VI基本上等于供電電壓VDD的一半。晶體管N1的體節(jié)點(diǎn)(bulknode)B被電氣連接到第一電壓節(jié)點(diǎn)VI，晶體管N2的體節(jié)點(diǎn)B被電氣連接到地。在替代實(shí)施例中，第一裝置堆16可由電阻分壓器網(wǎng)絡(luò)構(gòu)成。另外注意，第一電壓VI不限于供電電壓VDD的一半，相反，可將構(gòu)成第一裝置堆的裝置的大小設(shè)計(jì)為使得第一電壓V1等于供電電壓VDD的任何的一部分。在本實(shí)例中，晶體管N1、N2具有基本上相等的氧化物厚度、基本上相等的電壓閾值(Vt)、基本上相等的氧化物面積。氧化物厚度的范圍使得隧穿電流可流過(guò)各晶體管N1、N2。該范圍可為大約4.0nm到大約0.8nm。在一個(gè)實(shí)例中，各晶體管Nl、N2的氧化物厚度為1.40nm。Vt的范圍可為大約100mV到大約400mV，其可祐:認(rèn)為是對(duì)于這種裝置的典型或正常Vt范圍。在一個(gè)實(shí)例中，各晶體管N1、N2的正常Vt可以為0.347V。氧化物面積可用以微米測(cè)量的通道(channel)寬度(W)和長(zhǎng)度(L)表達(dá)。對(duì)晶體管N1、N2的氧化物面積的唯一要求是各自為具有至少1.0微米xl.O微米的尺寸的至少1.0平方微米。該條件允許晶體管Nl、N2的Vt不依賴于W/L比的變化。在一個(gè)實(shí)例中，各晶體管Nl與N2的W/L比可為50.0微米/10.0微米。由于晶體管N1、N2的氧化物面積相等，晶體管N1兩端的電壓等于晶體管N2兩端的電壓，因此，第一電壓V1基本上等于供電電壓VDD的一半。因此，第一電壓Vl具有與VDD的線性關(guān)系。第二裝置堆18可包含串聯(lián)電氣連接在VDD與地之間且以電流隧穿模式偏置的兩個(gè)不同的nFETN3與N4的堆，以^更構(gòu)成第二分壓器電路。中間電壓節(jié)點(diǎn)V2位于晶體管N3、N4之間。對(duì)應(yīng)的各晶體管N3、N4的體節(jié)點(diǎn)B可被電氣連接到地。在一個(gè)實(shí)施例中，晶體管N3、N4具有基本上相同的氧化物厚度，但具有不相等的氧化物面積和不相等的vt。類似于第一裝置堆16的晶體管N1、N2，晶體管N3、N4的氧化物厚度范圍可以為例如大約4.0nm到大約0.8nm。在一個(gè)實(shí)例中，各晶體管N3、N4的氧化物厚度為1.4nm。在本實(shí)例中，類似于晶體管Nl、N2，N3可以考慮為正常Vt裝置。然而，與各晶體管N1、N2、N3相比，晶體管N4可以考慮為低Vt或極低Vt裝置。低Vt范圍可以考慮為大約O.OmV到大約200mV。在一個(gè)實(shí)例中，晶體管N4的低Vt可以為0.128V。極低Vt范圍可以考慮為大約-200mV到大約100mV。在一個(gè)實(shí)例中，晶體管N4的極4氐Vt可為0.026V。作為替代的是，與晶體管N3相比，晶體管N4可以考慮為高Vt裝置。高Vt范圍可以為大約300mV到大約600mV。在一個(gè)實(shí)例中，晶體管N4的高Vt可以為0,573V。由于晶體管N1、N2、N3、N4具有僅為l.OV的一部分的Vt，當(dāng)供電電壓VDD為l.O伏或以下時(shí)，TD電壓基準(zhǔn)電路14內(nèi)有著足夠的電壓裕量以允許裝置運(yùn)行。類似于晶體管Nl、N2，對(duì)晶體管N3、N4的氧化物面積的唯一要求是各自為具有至少1.0xl.O微米的尺寸的至少l.O平方微米。在一個(gè)實(shí)例中，晶體管N3的W/L比可以為130.0微米/10.0微米，晶體管N4的W/L比可以為200.0微米/2.0微米。由于晶體管N3與N4的Vt不相等，晶體管N3、N4的柵極隧穿電流特性不同，因此，晶體管N3兩端的電壓不等于晶體管N4兩端的電壓。因此，第二電壓V2具有與供電電壓VDD的非線性關(guān)系，且第二電壓V2因此不簡(jiǎn)單等于供電電壓VDD的一半。運(yùn)算放大器電路20可以為用于檢測(cè)兩電壓之間的差并輸出作為此差的函數(shù)的信號(hào)的差動(dòng)運(yùn)算放大器電路。運(yùn)算放大器電路20可包含標(biāo)準(zhǔn)、高增益運(yùn)算放大器OP-AMP，其負(fù)輸入由第一裝置堆16的第一電壓VI經(jīng)由隔離電阻器Rl饋送，其正輸入由第二裝置堆18的第二電壓V2經(jīng)由隔離電阻器R2饋送。運(yùn)算放大器電路20還可包含輸出電路30，該電路包含OP-AMP的輸出并饋送n型/p型晶體管對(duì)N5、Pl,該對(duì)的中間節(jié)點(diǎn)凈皮電氣連接到變換器/緩沖器(INV)，其輸出又為數(shù)字觸發(fā)信號(hào)TRIGGERFLAG。晶體管P1可由電流鏡電路22的輸出控制，電流鏡電路22對(duì)于晶體管Pl提供恒定的電流源。運(yùn)算放大器OP-AMP的輸出為這樣的電壓等級(jí)其等于第二電壓V2減去第一電壓VI,且因此，由運(yùn)算放大器控制的晶體管N5在第二電壓V2大于第一電壓VI時(shí)開(kāi)通。變換器/緩沖器INV用于將晶體管N5、Pl之間的節(jié)點(diǎn)上的電壓轉(zhuǎn)換為清潔的數(shù)字信號(hào)，即觸發(fā)信號(hào)TRIGGERFLAG，其可饋送標(biāo)準(zhǔn)模擬、數(shù)字或混合信號(hào)電路(未示出)。具體而言，在加電序列過(guò)程中，觸發(fā)信號(hào)TRIGGERFLAG在一開(kāi)始為邏輯零，隨著供電電壓VDD逐漸上升，觸發(fā)信號(hào)TRIGGERFLAG在第二電壓V2基本上等于或大于第一電壓VI的瞬間4轉(zhuǎn)變?yōu)橐?。電流鏡電路22可包含電流源28，其饋送例如n型/p型晶體管對(duì)N6、P2。晶體管P2的輸出為受到調(diào)節(jié)的電壓等級(jí)，其可用于調(diào)節(jié)經(jīng)過(guò)類似的pFET裝置(例如晶體管Pl)的電流。類似地，電流源28的輸出為受到調(diào)節(jié)的等級(jí)，其可用于調(diào)節(jié)經(jīng)過(guò)nFET裝置(例如晶體管N6)的電流。另外，電流源28可提供用于運(yùn)算放大器OP-AMP的電流鏡基準(zhǔn)電源。對(duì)于運(yùn)算放大器電路20發(fā)布觸發(fā)信號(hào)TRIGGERFLAG的觸發(fā)點(diǎn)可作為N3/N4裝置比(即晶體管N3、N4各自的氧化物面積的比)的函數(shù)而變化。因此，在晶體管N3的氧化物面積保持恒定的情況下，可通過(guò)調(diào)節(jié)晶體管N4的氧化物面積、由此改變N3/N4裝置比而改變觸發(fā)信號(hào)TRIGGERFLAG的觸發(fā)點(diǎn)。例如，對(duì)于供電電壓VDD為1伏的觸發(fā)點(diǎn)，N3/N4裝置比,皮設(shè)置為4吏得第一與第二電壓VI、V2的曲線交叉點(diǎn)為希望的觸發(fā)點(diǎn)電壓除以二，其在本實(shí)例中為l伏除以2，即0.5伏。下面結(jié)合圖3介紹N3/N4裝置比以及結(jié)果得到的第一與第二電壓VI、V2的曲線交叉點(diǎn)的實(shí)例，并在下文中相對(duì)于圖5介紹一個(gè)觸發(fā)點(diǎn)的實(shí)例。圖3示出了示例性中間節(jié)點(diǎn)vs供電電壓曲線圖30，其示出了不同的N3/N4裝置比以及結(jié)果得到的圖2的TD電壓檢測(cè)電路14的第一與第二電壓VI、V2的曲線上的交叉點(diǎn)。具體而言，再次參照?qǐng)D2，當(dāng)供電電壓VDD逐漸上升時(shí)，中間節(jié)點(diǎn)vs基準(zhǔn)節(jié)點(diǎn)電壓曲線圖30顯示出如何僅存在一個(gè)非零點(diǎn)——在該點(diǎn)上，具有與供電電壓VDD的線性關(guān)系的第一電壓VI以及具有與供電電壓VDD的非線性關(guān)系的第二電壓V2相等一一的多個(gè)實(shí)例。該交叉點(diǎn)是第二裝置堆18的N3/N4裝置比的函數(shù)。中間節(jié)點(diǎn)vs基準(zhǔn)節(jié)點(diǎn)電壓曲線圖30的x軸表示供電電壓VDD的電壓，y軸表示第一與第二電壓V1、V2。中間節(jié)點(diǎn)vs基準(zhǔn)節(jié)點(diǎn)電壓曲線圖30顯示出V1電壓斜線32的曲線圖，其在各方案中基本上等于供電電壓VDD的一半，因?yàn)槠渚哂信c供電電壓VDD的線性關(guān)系，且晶體管N1、N2在本實(shí)例中具有同樣的電壓降。在第一實(shí)例中，中間節(jié)點(diǎn)vs基準(zhǔn)節(jié)點(diǎn)電壓曲線圖30顯示出第一V2電壓斜線34的曲線圖，其在點(diǎn)A上與VI電壓斜線32交叉，在該點(diǎn)上，第一與第二電壓V1、V2各自等于200mV，其為11.92的N3/N4裝置比的結(jié)果。產(chǎn)生第一V2電壓斜線34的電路條件的更多細(xì)節(jié)在下面的表1的實(shí)例No.l中示出。在第二實(shí)例中，中間節(jié)點(diǎn)vs基準(zhǔn)節(jié)點(diǎn)電壓曲線圖30顯示出第二V2電壓斜線36的曲線圖，其僅在點(diǎn)B上與V1電壓斜線32交叉，在該點(diǎn)上，第一與第二電壓VI、V2各自等于300mV，其為7.09的N3/N4裝置比的結(jié)果。產(chǎn)生第二V2電壓斜線36的電路條件的更多細(xì)節(jié)在下面的表1的實(shí)例No.2中示出。在第三實(shí)例中，中間節(jié)點(diǎn)vs基準(zhǔn)節(jié)點(diǎn)電壓曲線圖30顯示出第三V2電壓斜線38的曲線圖，其僅在點(diǎn)C上與VI電壓斜線32交叉，在該點(diǎn)上，第一與第二電壓VI、V2各自等于400mV，其為3.64的N3/N4裝置比的結(jié)果。產(chǎn)生第三V2電壓斜線38的電路條件的更多細(xì)節(jié)在下面的表1的實(shí)例No.3中示出。在第四實(shí)例中，中間節(jié)點(diǎn)vs基準(zhǔn)節(jié)點(diǎn)電壓曲線圖30顯示出第四V2電壓斜線40的曲線圖，其僅在點(diǎn)D上與VI電壓斜線32交叉，在該點(diǎn)上，第一與第二電壓VI、V2各自等于500mV，其為2.52的N3/N4裝置比的結(jié)果。產(chǎn)生第四V2電壓斜線40的電路條件的更多細(xì)節(jié)在下面的表l的實(shí)例No.4中示出。在第五實(shí)例中，中間節(jié)點(diǎn)vs基準(zhǔn)節(jié)點(diǎn)電壓曲線圖30顯示出第五V2電壓斜線42的曲線圖，其僅在點(diǎn)E上與VI電壓斜線32交叉，在該點(diǎn)上，第一與第二電壓VI、V2各自等于600mV，其為2.09的N3/N4裝置比的結(jié)果。產(chǎn)生第五V2電壓斜線42的電路條件的更多細(xì)節(jié)在下面的表1的實(shí)例No.5中示出。在第六實(shí)例中，中間節(jié)點(diǎn)vs基準(zhǔn)節(jié)點(diǎn)電壓曲線圖30顯示出第六V2電壓斜線44的曲線圖，其僅在點(diǎn)F上與VI電壓斜線32交叉，在該點(diǎn)上，第一與第二電壓VI、V2各自等于700mV，其為1.85的N3/N4裝置比的結(jié)果。產(chǎn)生第六V2電壓斜線44的電路條件的更多細(xì)節(jié)在下面的表1的實(shí)例No.6中示出。表l-電路條件與結(jié)果得到的電壓VI、V2的實(shí)例<table>tableseeoriginaldocumentpage16</column></row><table>注意在所有實(shí)例中，Nl、N2、N3為正常Vt裝置，N4為低Vt裝置。圖3的中間節(jié)點(diǎn)vs基準(zhǔn)節(jié)點(diǎn)電壓曲線圖30和表1示出了如何修改例如第二裝置堆18的N3/N4裝置比允許第一電壓VI等于第二電壓V2的點(diǎn)(即交叉點(diǎn))發(fā)生變化。通過(guò)這樣4故，可為給定應(yīng)用調(diào)節(jié)TD電壓檢測(cè)電路14的觸發(fā)信號(hào)TRIGGERFLAG的觸發(fā)點(diǎn)。表1示出了隨著N3/N4裝置比的減小，中間第二電壓V2變得較大。這可通過(guò)在給定柵極電壓下正常Vt裝置的隧穿電流相比于低Vt裝置的隧穿電流的差異來(lái)解釋。圖4中的柵極電流vs柵極電壓曲線圖45顯示出對(duì)于高Vt(即高VtnFET曲線圖46)、正常Vt(即正常VtnFET曲線圖47)、低Vt(即低VtnFET曲線圖48)、極低Vt(即極低VtnFET曲線圖49)裝置作為柵極電壓的函數(shù)的柵極隧穿電流。對(duì)于給定的柵極電壓，柵極氧化物面積每平方微米的電流隨著裝置的Vt減小而增加?？梢钥闯觯S著柵極電壓增大，低Vt裝置電流與正常Vt裝置電流之間的這種差異減小。圖1與2的電壓檢測(cè)電路在實(shí)質(zhì)上為2X第一電壓VI等于第二電壓V2處的電壓的VDD電壓上輸出標(biāo)志，由于第一電壓V1實(shí)質(zhì)上為電壓VDD的一半，通過(guò)裝置N3的電流等于通過(guò)裝置N4的電流，由此可見(jiàn)，裝置N3兩端的電壓必然等于裝置N4兩端的電壓，其等于第二電壓V2。因此，裝置N3、N4上的柵極到源^l/漏極電壓相等，故它們的相對(duì)電流密度可通過(guò)檢查圖4中分別發(fā)現(xiàn)的正常Vt曲線和低Vt曲線來(lái)發(fā)現(xiàn)。低Vt裝置(N4)的電流密度高于正常Vt裝置(V3)的電流密度，故而由此可見(jiàn)，裝置N4在相等的柵極到源極/漏極電壓下對(duì)于相等的隧穿電流需要相對(duì)較小的裝置面積。在較高柵極電壓下，低Vt裝置電流與正常Vt裝置電流之間的差減小，故低Vt裝置N4的面積必然被增大到高于較低柵極電壓下它的值。N3/N4的裝置比可由圖4的電流密度曲線被調(diào)節(jié)為較高或較低，以便選擇希望的VDD下的觸發(fā)電壓。再次參照?qǐng)D2，支持表1所示Nl、N2、N3、N4的W/L值的TD電壓檢測(cè)電路14的晶體管的W/L比實(shí)例如下Pl=3.0/1.0,P2=3.0/1.0，N5=1.0/1.0，N6=1.0/1.0。圖5示出了示例性觸發(fā)電壓曲線圖50，其示出了圖1與2的TD電壓檢測(cè)電路14的性能。具體而言，圖5的觸發(fā)電壓曲線圖50示出了隨著供電電壓(例如電壓VDD)逐漸上升并產(chǎn)生觸發(fā)電壓的第一與第二電壓VI、V2。具體而言，觸發(fā)電壓曲線圖50示出從0逐漸上升到2.0伏的電源信號(hào)52，以大約為供電電壓52除以2的速率從0線性逐漸上升到1.0伏的VI信號(hào)54,從0伏非線性逐漸上升到第一電壓VI等于第二電壓V2的各交叉點(diǎn)A(最好的情況)、B(標(biāo)稱的)、C(最差的情況)的一組V2信號(hào)56(即最好情況、標(biāo)稱的、最差情況的信號(hào))，沿著分別與點(diǎn)A、B、C相互關(guān)聯(lián)的電源信號(hào)52在點(diǎn)D(最好的情況)、E(標(biāo)稱的)、F(最差的情況)上從邏輯零轉(zhuǎn)變到邏輯一的一組觸發(fā)信號(hào)58(即最好情況、標(biāo)稱的、最差情況的信號(hào))。在本實(shí)例中，所希望的電源觸發(fā)點(diǎn)在電源信號(hào)52等于1伏、N3的W/L為130/10、N4的W/L為51.58/10、結(jié)果得到的N3/N4裝置比為(130x10)/(51.58x10)=2.52的情況下，故第一與第二電壓V1、V2的交叉點(diǎn)大約為希望的電源觸發(fā)點(diǎn)除以2，或0.5伏，這導(dǎo)致點(diǎn)D=0.996v、E=1.070v、F=1.131v的電源信號(hào)52電壓值。在本實(shí)例中，觸發(fā)信號(hào)58轉(zhuǎn)變的可預(yù)測(cè)性落在電源信號(hào)52的大約135mV的窄范圍內(nèi)。在上文公開(kāi)并在附圖中示出了典型實(shí)施例。本領(lǐng)域技術(shù)人員將會(huì)明了，可在不脫離本發(fā)明的精神和范圍的情況下對(duì)此處具體公開(kāi)的內(nèi)容進(jìn)行多種《奮改、省略和增加。權(quán)利要求1.一種集成電路芯片，其包含電源網(wǎng)絡(luò)，其用于向功能電路供給供電電壓；以及觸發(fā)電路，其包含第一分壓器堆，其包含第一輸入，其與所述電源網(wǎng)絡(luò)電氣連通；以及第一內(nèi)節(jié)點(diǎn)，其用于提供第一分壓輸出電壓；第二分壓器堆，其與所述第一分壓器堆并聯(lián)電氣耦合到所述電源網(wǎng)絡(luò)，并具有與所述供電電壓的非線性關(guān)系，所述第二分壓器堆包含第二輸入，其與所述電源網(wǎng)絡(luò)電氣連通；以及第二內(nèi)節(jié)點(diǎn)，其用于提供第二分壓輸出電壓；以及輸出電路，其與所述第一內(nèi)節(jié)點(diǎn)以及所述第二內(nèi)節(jié)點(diǎn)電氣連通，并被可操作地配置為產(chǎn)生作為所述第一分壓輸出電壓以及所述第二分壓輸出電壓的函數(shù)的數(shù)字觸發(fā)標(biāo)志。2.根據(jù)權(quán)利要求l的集成電路，其中，所述第二分壓器堆包含彼此串聯(lián)耦合以限定所述第二內(nèi)節(jié)點(diǎn)的第一漏電電容器與第二漏電電容器。3.根據(jù)權(quán)利要求2的集成電路芯片，其中所述第一漏電電容器具有第一漏電電流，并包含具有第一柵極氧化物的第一晶體管，且所述第一漏電電流由通過(guò)所述第一柵極氧化物的電流隧穿提供；以及所述第二漏電電容器具有第二漏電電流，并包含具有第二柵極氧化物的第二晶體管，且所述第二漏電電流由通過(guò)所述第二柵極氧化物的電流隧穿提供。4.根據(jù)權(quán)利要求3的集成電路芯片，其中，所述第一晶體管為低電壓閾值裝置，所述第二晶體管為正常電壓閾值裝置。5.根據(jù)權(quán)利要求3的集成電路芯片，其中，所述笫一柵極氧化物具有第一面積，所述第二柵極氧化物具有不同于所述第一面積的第二面積。6.根據(jù)權(quán)利要求3的集成電路芯片，其中，所述第一分壓器堆包含彼此串聯(lián)耦合以限定所述第一內(nèi)節(jié)點(diǎn)的第三漏電電容器與第四漏電電容器。7.根據(jù)權(quán)利要求6的集成電路芯片，其中所述第三漏電電容器具有第三漏電電流，并包含具有第三柵極氧化物的第三晶體管，且所述第三漏電電流由通過(guò)所述第三柵極氧化物的電流隧穿提供；且所述第四漏電電容器具有第四漏電電流，并包含具有第四柵極氧化物的第四晶體管，且所述第四漏電電流由通過(guò)所述第四柵極氧化物的電流隧穿提供。8.根據(jù)權(quán)利要求3的集成電路芯片，其中，所述輸出電路包含差動(dòng)放大器和響應(yīng)于輸出級(jí)控制電壓的輸出級(jí)裝置，所述差動(dòng)放大器用于接收并影響所述第一分壓輸出以及所述第二分壓輸出以便輸出所述輸出級(jí)控制電壓。9.根據(jù)權(quán)利要求8的集成電路芯片，其中，所述輸出電路被可操作地配置為當(dāng)所述第二分壓輸出電壓基本上等于所述第一分壓輸出電壓時(shí)開(kāi)始發(fā)起所述數(shù)字觸發(fā)標(biāo)志的輸出。10.根據(jù)權(quán)利要求l的集成電路芯片，其中，所述輸出電路包含差動(dòng)放大器與響應(yīng)于輸出級(jí)控制電壓的輸出級(jí)裝置，所述差動(dòng)放大器用于接收并影響所述第一分壓輸出以及所述第二分壓輸出以便輸出所述輸出級(jí)控制電壓。11.根據(jù)權(quán)利要求10的集成電路芯片，其中，所述輸出電路被可操作地配置為當(dāng)所述第二分壓輸出電壓基本上等于所述第一分壓輸出電壓時(shí)開(kāi)始發(fā)起所述數(shù)字觸發(fā)標(biāo)志的輸出。12.根據(jù)權(quán)利要求l的集成電路芯片，其中，所述第一分壓輸出電壓基本上等于所述供電電壓的一半。13.—種集成電路，其包含電源網(wǎng)絡(luò)，其用于向功能電路供給供電電壓；以及觸發(fā)電路，其包含第一分壓器堆，其包含第一輸入，其與所述電源網(wǎng)絡(luò)電氣連通；以及第一內(nèi)節(jié)點(diǎn)，其用于提供第一分壓輸出電壓；第二分壓器堆，其與所述第一分壓器堆并聯(lián)電氣耦合到所述電源網(wǎng)絡(luò)，并包含第一漏電電容器，其包含與所述電源網(wǎng)絡(luò)電氣連通的第二輸入；以及第二漏電電容器，其與所述第一漏電電容器彼此串聯(lián)連接，以便限定用于提供第二分壓輸出電壓的第二內(nèi)節(jié)點(diǎn)；以及輸出電路，其與所述第一內(nèi)節(jié)點(diǎn)以及所述第二內(nèi)節(jié)點(diǎn)電氣連通，并被可操作地配置為產(chǎn)生作為所述第一分壓輸出電壓以及所述第二分壓輸出電壓的函數(shù)的數(shù)字觸發(fā)標(biāo)志。14.根據(jù)權(quán)利要求13的集成電路，其中所述第一漏電電容器具有第一漏電電流，并包含具有第一柵極氧化物的第一晶體管，且所述第一漏電電流由通過(guò)所述第一柵極氧化物的電流隧穿提供；且所述第二漏電電容器具有第二漏電電流，并包含具有第二柵極氧化物的第二晶體管，且所述第二漏電電流由通過(guò)所述第二柵極氧化物的電流隧穿提供。15.根據(jù)權(quán)利要求14的集成電路，其中，所述第一晶體管為低電壓閾值裝置，所述第二晶體管為正常電壓閣值裝置。16.根據(jù)權(quán)利要求14的集成電路，其中，所述第一柵極氧化物具有第一面積，所述第二柵極氧化物具有不同于所述第一面積的第二面積。17.根據(jù)權(quán)利要求14的集成電路，其中，所述第一分壓器堆包含彼此串聯(lián)耦合以限定所述第一內(nèi)節(jié)點(diǎn)的第三漏電電容器與第四漏電電容器。18.根據(jù)權(quán)利要求17的集成電路，其中所述第三漏電電容器具有第三漏電電流，并包含具有第三柵極氧化物的第三晶體管，且所述第三漏電電流由通過(guò)所述第三柵極氧化物的電流隧穿提供；且所述第四漏電電容器具有第四漏電電流，并包含具有第四柵極氧化物的第四晶體管，且所述第四漏電電流由通過(guò)所述第四柵極氧化物的電流隧穿提供。19.根據(jù)權(quán)利要求14的集成電路，其中，所述輸出電路包含差動(dòng)放大器和響應(yīng)于輸出級(jí)控制電壓的輸出級(jí)裝置，所述差動(dòng)放大器用于接收并影響所述第一分壓輸出以及所述第二分壓輸出以便輸出所述輸出級(jí)控制電壓。20.根據(jù)權(quán)利要求19的集成電路，其中，所述輸出電路被可操作地配置為當(dāng)所述第二分壓輸出電壓基本上等于所述第一分壓輸出電壓時(shí)開(kāi)始發(fā)起所述數(shù)字觸發(fā)標(biāo)志的輸出。21.根據(jù)權(quán)利要求13的集成電路，其中，所述輸出電路包含差動(dòng)放大器與響應(yīng)于輸出級(jí)控制電壓的輸出級(jí)裝置，所述差動(dòng)》文大器用于接收并影響所述第一分壓輸出以及所述第二分壓輸出以便輸出所述輸出級(jí)控制電壓。22.根據(jù)權(quán)利要求21的集成電路，其中，所述輸出電路被可操作地配置為當(dāng)所述第二分壓輸出電壓基本上等于所述第一分壓輸出電壓時(shí)開(kāi)始發(fā)起所述數(shù)字觸發(fā)標(biāo)志的輸出。23.根據(jù)權(quán)利要求13的集成電路，其中，所述第一分壓輸出電壓基本上等于所述供電電壓的一半。24.—種集成電路，其包含電壓觸發(fā)電路，其包含第一分壓器堆，其用于提供第一分壓電壓，并包含第一場(chǎng)效應(yīng)管，其具有第一柵極氧化物層；以及第二場(chǎng)效應(yīng)管，其具有第二柵極氧化物層；其中，所述第一場(chǎng)效應(yīng)管與所述第二場(chǎng)效應(yīng)管串聯(lián)電氣耦合，以便限定第一內(nèi)節(jié)點(diǎn)并提供包括通過(guò)所述第一柵極氧化物層以及所述第二柵極氧化物層的電流隧穿的第一電流路徑；以及第二分壓器堆，其用于提供第二分壓電壓，所述第二分壓器與所述第一分壓器并聯(lián)電氣連接并包含第三場(chǎng)效應(yīng)管，其具有第三柵極氧化物層；以及第四場(chǎng)效應(yīng)管，其具有第四柵極氧化物層；其中，所述第三場(chǎng)效應(yīng)管與所述第四場(chǎng)效應(yīng)管串聯(lián)電氣耦合，以便限定第二內(nèi)節(jié)點(diǎn)并提供包括通過(guò)所述第三柵極氧化物層以及所述第四柵極氧化物層的電流隧穿的第二電流路徑。25.根據(jù)權(quán)利要求24的集成電路，其還包含差動(dòng)放大器，所述差動(dòng)放大器被可操作地連接到所述第一內(nèi)節(jié)點(diǎn)以及所述第二內(nèi)節(jié)點(diǎn)中的各個(gè)，以便將所述第一分壓電壓與所述第二分壓電壓相互進(jìn)行比較，并輸出輸出級(jí)控制信號(hào)。26.根據(jù)權(quán)利要求24的集成電路，其中，所述第三場(chǎng)效應(yīng)管具有低閾值電壓，所述第四場(chǎng)效應(yīng)管具有正常閾值電壓。27.—種產(chǎn)生觸發(fā)標(biāo)志信號(hào)的方法，其包含對(duì)供電電壓進(jìn)行分壓以提供第一分壓電壓輸出，該輸出具有所述第一分壓輸出電壓相比于所述供電電壓的第一曲線；對(duì)所述供電電壓進(jìn)行分壓以提供第二分壓電壓，該電壓具有所述第二分壓電壓相比于所述供電電壓的第二曲線，所述第二曲線在一個(gè)交叉電壓上與所述第一曲線交叉；以及當(dāng)所述笫二分壓電壓基本上等于所述第一分壓電壓時(shí)，開(kāi)始發(fā)起數(shù)字觸發(fā)標(biāo)志的發(fā)布。28.根據(jù)權(quán)利要求27的方法，其中，對(duì)所述被調(diào)節(jié)電壓進(jìn)行分壓以提供第二分壓電壓的步驟包含使用多個(gè)漏電電容器對(duì)所述被調(diào)節(jié)電壓進(jìn)行分壓。29.根據(jù)權(quán)利要求28的方法，其中，對(duì)所述^皮調(diào)節(jié)電壓進(jìn)行分壓以提供第二分壓電壓的步驟包含使用多個(gè)場(chǎng)效應(yīng)管的柵極氧化物隧穿電流效應(yīng)對(duì)所述被調(diào)節(jié)電壓進(jìn)行分壓。30.根據(jù)權(quán)利要求27的方法，其中，對(duì)所述供電電壓進(jìn)行分壓以提供第一分壓電壓輸出的步驟包含基本上將所述供電電壓分為一半。31.—種用于集成電路芯片設(shè)計(jì)過(guò)程的可機(jī)讀介質(zhì)中的設(shè)計(jì)結(jié)構(gòu)，所述設(shè)計(jì)結(jié)構(gòu)包含電源網(wǎng)絡(luò)，其用于向功能電#給供電電壓；以及觸發(fā)電路，其包含第一分壓器堆，其包含第一輸入，其與所述電源網(wǎng)絡(luò)電氣連通；以及第一內(nèi)節(jié)點(diǎn)，其用于提供第一分壓輸出電壓；第二分壓器堆，其與所述第一分壓器堆并聯(lián)電氣耦合到所述電源網(wǎng)絡(luò)，并具有與所述供電電壓的非線性關(guān)系，所述第二分壓器堆包含第二輸入，其與所述電源網(wǎng)絡(luò)電氣連通；以及第二內(nèi)節(jié)點(diǎn)，其用于提供第二分壓輸出電壓；以及輸出電路，其與所述第一內(nèi)節(jié)點(diǎn)以及所述第二內(nèi)節(jié)點(diǎn)電氣連通，并被可操作地配置為產(chǎn)生作為所述第一分壓輸出電壓以及所述第二分壓輸出電壓的函數(shù)的數(shù)字觸發(fā)標(biāo)志。全文摘要一種集成電路，其包含用于產(chǎn)生觸發(fā)標(biāo)志信號(hào)的至少一個(gè)隧穿裝置電壓檢測(cè)電路。隧穿裝置電壓檢測(cè)電路包含第一與第二分壓器，其接收供電電壓并具有對(duì)應(yīng)的相應(yīng)第一與第二內(nèi)節(jié)點(diǎn)輸出電壓。第一與第二分壓器被配置為使得第一輸出電壓相對(duì)于供電電壓是線性的，并使第二輸出電壓相對(duì)于供電電壓是非線性的。隨著供電電壓逐漸上升，第一與第二輸出電壓的曲線在特定電壓處交叉。運(yùn)算放大器電路檢測(cè)第一與第二輸出電壓何時(shí)變得相等，并對(duì)之做出響應(yīng)地輸出表示供電電壓已達(dá)到某個(gè)等級(jí)的觸發(fā)信號(hào)。文檔編號(hào)G01R31/28GK101226219SQ20081000158公開(kāi)日2008年7月23日申請(qǐng)日期2008年1月14日優(yōu)先權(quán)日2007年1月15日發(fā)明者A·M·舒,J·A·法菲爾德,J·S·布朗,W·W·阿巴德?tīng)柹暾?qǐng)人:國(guó)際商業(yè)機(jī)器公司