專利名稱：半導(dǎo)體集成電路、檢查裝置和半導(dǎo)體集成電路的檢查方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路、檢查裝置和半導(dǎo)體集成電路的檢查方法，特別適用于ASIC(Application Specific Integrated Circuit，專用集成電路)的檢查方法。
背景技術(shù)：
在以往的半導(dǎo)體集成電路的檢查方法中，有使用JTAG(Joint TestAction Group，聯(lián)合測試行動(dòng)組織)測試端口來試驗(yàn)安裝在電路基板上的IC芯片的方法。該JTAG標(biāo)準(zhǔn)是基于IEEE1149.1、“IEEE標(biāo)準(zhǔn)測試端口和邊界-掃描結(jié)構(gòu)”定義的。該JTAG測試端口具有把內(nèi)部的寄存器和輸入輸出總線的信息輸出到外部的功能。
另外，例如在日本特開2003-57300號(hào)公報(bào)中公開了以下方法，即為了能夠不向電路和基板提供驅(qū)動(dòng)電力即可進(jìn)行檢查，在集成電路中安裝檢查電路，利用受電接收部接收從檢查裝置的供電、收發(fā)天線放出的電磁波，生成檢查電路的驅(qū)動(dòng)電力。并且，來自檢查裝置的檢查控制步驟也可以同樣是不接觸地進(jìn)行接收，控制邏輯按照所接收的控制步驟控制模擬SW、D/A電路、A/D電路，進(jìn)行通過檢查用布線的電路檢查，把檢查結(jié)果通過編碼器和發(fā)送部發(fā)送給檢查裝置。
但是，在JTAG測試端口中，通過約10Mbps的串行通信進(jìn)行信息的傳遞。因此，在JTAG標(biāo)準(zhǔn)中，存在監(jiān)視多位處理的CPU所連接的寄存器和總線的信息時(shí)，不能處理足夠的信息量的問題。
并且，為了監(jiān)視ASIC的內(nèi)部總線的信號(hào)，如果設(shè)置用于把內(nèi)部總線的信號(hào)輸出到IC封裝體外部的管腳，則存在封裝體尺寸增大的問題。另外，存在內(nèi)部總線的信號(hào)被附加了噪聲、有可能產(chǎn)生錯(cuò)誤動(dòng)作的問題。
另外，在日本特開2003-57300號(hào)公報(bào)公開的方法中，從外部接收檢查步驟并檢查電路狀態(tài)，把該檢查結(jié)果發(fā)送到外部，存在不能進(jìn)行預(yù)先設(shè)定的步驟以外的檢查的問題。
因此，本發(fā)明的目的在于，提供一種可以指定檢查步驟、并可以增大檢查時(shí)能夠監(jiān)視的信息量的半導(dǎo)體集成電路、檢查裝置和半導(dǎo)體集成電路的檢查方法。
發(fā)明內(nèi)容
為了解決上述問題，根據(jù)本發(fā)明的一個(gè)方式涉及的半導(dǎo)體集成電路，其特征在于，具有電路功能部；與所述電路功能部連接的總線；取入所述總線上所傳輸?shù)臄?shù)據(jù)的信息取入寄存器；以及以無線方式發(fā)送取入到所述信息取入寄存器中的數(shù)據(jù)的無線通信電路。
由此，可以在信息取入寄存器獲取在總線上傳輸?shù)臄?shù)據(jù)后，以無線方式發(fā)送到外部。因此，能夠?qū)崟r(shí)地監(jiān)視大量信息，可以進(jìn)行集成了包括CPU的具有多個(gè)功能的電路的ASIC功能試驗(yàn)，并且不需要設(shè)置把ASIC的內(nèi)部總線的信號(hào)輸出到IC封裝體外部的管腳，可以抑制封裝體尺寸的增大。
并且，根據(jù)本發(fā)明的一個(gè)方式涉及的半導(dǎo)體集成電路，其特征在于，具有CPU；取入所述CPU的內(nèi)部寄存器中存儲(chǔ)的數(shù)據(jù)的信息取入寄存器；以及以無線方式發(fā)送取入到所述信息取入寄存器中的數(shù)據(jù)的無線通信電路。
由此，可以使信息取入寄存器獲取CPU的內(nèi)部數(shù)據(jù)，可以監(jiān)視CPU的內(nèi)部數(shù)據(jù)。
并且，根據(jù)本發(fā)明的一個(gè)方式涉及的半導(dǎo)體集成電路，其特征在于，具有電路功能部；設(shè)在所述電路功能部中的數(shù)據(jù)鎖存部；取入所述數(shù)據(jù)鎖存部中鎖存的數(shù)據(jù)的信息取入寄存器；以及以無線方式發(fā)送取入到所述信息取入寄存器中的數(shù)據(jù)的無線通信電路。
由此，可以使信息取入寄存器直接獲取特定的電路功能部的數(shù)據(jù)，可以持續(xù)監(jiān)視特定的電路功能部的動(dòng)作。
并且，根據(jù)本發(fā)明的一個(gè)方式涉及的半導(dǎo)體集成電路，其特征在于，所述無線通信電路具有控制信息接收部，其接收向所述信息取入寄存器指示數(shù)據(jù)的取入的控制信息。
由此，通過從外部指定將要監(jiān)視的數(shù)據(jù)，可以使信息取入寄存器只獲取所指定的數(shù)據(jù)，可以有效進(jìn)行集成了包括CPU的具有多個(gè)功能的電路的ASIC的功能試驗(yàn)。
并且，根據(jù)本發(fā)明的一個(gè)方式涉及的半導(dǎo)體集成電路，其特征在于，該半導(dǎo)體集成電路還具有有線通信部，其以有線方式傳輸附隨于所述無線通信電路進(jìn)行的無線通信的附加信息。
由此，可以把信息取入寄存器獲取的數(shù)據(jù)以無線方式發(fā)送到外部，并且以有線方式發(fā)送無線通信時(shí)的認(rèn)證信息。因此，能夠確保無線通信時(shí)的安全性，實(shí)時(shí)監(jiān)視大量的信息。
并且，根據(jù)本發(fā)明的一個(gè)方式涉及的檢查裝置，其特征在于，具有與半導(dǎo)體集成電路進(jìn)行通信的無線通信部；以及檢查部，其根據(jù)由所述無線通信部接收到的在所述半導(dǎo)體集成電路的總線上傳輸?shù)臄?shù)據(jù)或內(nèi)部寄存器中存儲(chǔ)的數(shù)據(jù)，進(jìn)行所述半導(dǎo)體集成電路的檢查。
由此，檢查裝置可以以無線方式獲取在半導(dǎo)體集成電路的總線上傳輸?shù)臄?shù)據(jù)或存儲(chǔ)在內(nèi)部寄存器中的數(shù)據(jù)，可以進(jìn)行集成了包括CPU的具有多個(gè)功能的電路的ASIC的功能試驗(yàn)。
并且，根據(jù)本發(fā)明的一個(gè)方式涉及的半導(dǎo)體集成電路的檢查方法，其特征在于，包括發(fā)送向信息取入寄存器指示數(shù)據(jù)的取入的控制信息的步驟；根據(jù)所述控制信息，將在半導(dǎo)體集成電路的總線上傳輸?shù)臄?shù)據(jù)取入到所述信息取入寄存器中的步驟；以及以無線方式發(fā)送取入到所述信息取入寄存器中的數(shù)據(jù)的步驟。
由此，可以在信息取入寄存器獲取所指定的數(shù)據(jù)后，以無線方式發(fā)送到外部。因此，能夠?qū)崟r(shí)有效地監(jiān)視大量信息，可以進(jìn)行集成了包括CPU的具有多個(gè)功能的電路的ASIC功能試驗(yàn)，并且不需要設(shè)置把ASIC的內(nèi)部總線的信號(hào)輸出到IC封裝體外部的管腳，可以抑制封裝體尺寸的增大。
圖1是表示本發(fā)明的第1實(shí)施方式涉及的半導(dǎo)體集成電路的結(jié)構(gòu)的方框圖。
圖2是表示圖1中的無線通信電路102的概要結(jié)構(gòu)的方框圖。
圖3是表示第2實(shí)施方式涉及的半導(dǎo)體集成電路的檢查裝置的結(jié)構(gòu)的方框圖。
圖4是表示第3實(shí)施方式涉及的半導(dǎo)體集成電路的檢查裝置的結(jié)構(gòu)的方框圖。
圖5是表示本發(fā)明的第4實(shí)施方式涉及的半導(dǎo)體集成電路的結(jié)構(gòu)的方框圖。
圖6是表示本發(fā)明的第5實(shí)施方式涉及的半導(dǎo)體集成電路的結(jié)構(gòu)的方框圖。
圖7是表示本發(fā)明的第6實(shí)施方式涉及的半導(dǎo)體集成電路的結(jié)構(gòu)的方框圖。
具體實(shí)施例方式
以下，參照
本發(fā)明的實(shí)施方式涉及的半導(dǎo)體集成電路及其檢查方法。
圖1是表示本發(fā)明的第1實(shí)施方式涉及的半導(dǎo)體集成電路的結(jié)構(gòu)的方框圖。
在圖1中，CPU104、存儲(chǔ)器105、邏輯電路106、108、控制電路107和緩存電路109，通過總線111相互連接。并且，在總線111上連接著獲取在總線111上傳輸?shù)臄?shù)據(jù)的信息取入寄存器103，在信息取入寄存器103連接著無線發(fā)送被信息取入寄存器103獲取的數(shù)據(jù)的無線通信電路102。此處，在無線通信電路102設(shè)有進(jìn)行電波的收發(fā)的天線101。并且，在緩存電路109設(shè)有外部接口110。
另外，CPU104、存儲(chǔ)器105、邏輯電路106、108、控制電路107和緩存電路109可以是ASIC的電路功能部的構(gòu)成要素。并且，CPU104、存儲(chǔ)器105、邏輯電路106、108、控制電路107、緩存電路109、天線101、無線通信電路102和信息取入寄存器103，可以安裝在同一半導(dǎo)體芯片上。
并且，在信息取入寄存器103獲取在總線111上傳輸?shù)臄?shù)據(jù)后，無線通信電路102通過天線101把信息取入寄存器103獲取的數(shù)據(jù)發(fā)送到外部。另外，關(guān)于信息取入寄存器103的數(shù)據(jù)獲取及來自無線通信電路102的數(shù)據(jù)輸出，可以沿用JTAG方法。
由此，可以實(shí)時(shí)地監(jiān)視在總線111上傳輸?shù)拇罅繑?shù)據(jù)，可以進(jìn)行集成了包括CPU104的具有多個(gè)功能的電路的ASIC的功能試驗(yàn)，并且不需要設(shè)置把ASIC的內(nèi)部總線111的信號(hào)輸出到IC封裝體外部的管腳，可以抑制封裝體尺寸的增大。
并且，通過以無線方式發(fā)送在總線111上傳輸?shù)臄?shù)據(jù)，不再需要檢驗(yàn)數(shù)據(jù)線。因此，可以防止由于探頭的寄生電容使得波形變形，防止半導(dǎo)體集成電路產(chǎn)生動(dòng)作不良，可以穩(wěn)定地進(jìn)行半導(dǎo)體集成電路的檢查。
另外，無線通信電路102也可以接收用于指示信息取入寄存器103獲取數(shù)據(jù)的控制信息，只把所指定的數(shù)據(jù)發(fā)送到外部。例如，用戶選擇像“存取在邏輯電路106中的數(shù)據(jù)”等那樣輸出給無線通信電路102的數(shù)據(jù)，信息取入寄存器103將總線111上的數(shù)據(jù)解碼，并且只獲取所選擇的數(shù)據(jù)。
并且，無線通信電路102可以進(jìn)行UWB(Ultra Wide Band)等寬帶近距離無線通信，可以確保信息的傳輸速度約為幾百M(fèi)bps。因此，可以實(shí)時(shí)地監(jiān)視在ASIC的內(nèi)部總線111上傳輸?shù)母咚贁?shù)據(jù)。
圖2是表示圖1中的無線通信電路102的概要結(jié)構(gòu)的方框圖。
在圖2中，在無線通信電路102進(jìn)行數(shù)據(jù)接收時(shí)，收發(fā)切換電路201把與天線101的連接切換到放大器202側(cè)。并且，通過天線101接收的接收信號(hào)在放大器202被放大后，在帶通濾波器203去除不需要頻帶的障礙波，然后輸入同步電路204。并且，在同步電路204中檢測接收信號(hào)包內(nèi)的前置碼(Preamble)，與PLL電路206協(xié)作生成解調(diào)所需要的同步定時(shí)和時(shí)鐘。并且，解調(diào)電路205接收接收信號(hào)，使用同步電路204和PLL電路206的輸出，進(jìn)行接收數(shù)據(jù)的解調(diào)。邏輯電路207向被解調(diào)的接收數(shù)據(jù)中附加定時(shí)并產(chǎn)生時(shí)鐘信號(hào)，輸出給信息取入寄存器103，由此可以使信息取入寄存器103進(jìn)行數(shù)據(jù)的獲取。
另一方面，在無線通信電路102進(jìn)行數(shù)據(jù)的發(fā)送時(shí)，收發(fā)切換電路201把與天線101的連接切換到放大器211側(cè)。并且，并聯(lián)串聯(lián)轉(zhuǎn)換電路208把從信息取入寄存器103輸出的并聯(lián)數(shù)據(jù)轉(zhuǎn)換為串聯(lián)數(shù)據(jù)，輸出給調(diào)制電路209。然后，調(diào)制電路209利用從并聯(lián)串聯(lián)轉(zhuǎn)換電路208接收的數(shù)據(jù)，調(diào)制在PLL電路206生成的輸送頻率。并且，通過帶通濾波器210和放大器211向天線101發(fā)送調(diào)制信號(hào)，通過天線101發(fā)送到外部。
此處，通過使無線通信電路102具有雙向通信功能，可以以無線方式進(jìn)行向CPU104的命令等的輸入。并且，通過無線從外部向存儲(chǔ)器105寫入程序，可以使CPU104執(zhí)行寫入存儲(chǔ)器105的程序。
圖3是表示本發(fā)明的第2實(shí)施方式涉及的半導(dǎo)體集成電路的檢查裝置350的概要結(jié)構(gòu)的方框圖。
在圖3中，在電路基板331上安裝有ASIC332。另外，在ASIC332中內(nèi)置有圖1中的天線101、無線通信電路102和信息取入寄存器103。
并且，檢查裝置350在監(jiān)視ASIC332內(nèi)的數(shù)據(jù)時(shí)，利用天線300接收從ASIC332發(fā)送的數(shù)據(jù)。然后，通過天線300接收的接收信號(hào)在放大器302被放大后，在帶通濾波器303去除不需要頻帶的障礙波，然后輸入同步電路304。并且，在同步電路304中檢測接收信號(hào)內(nèi)的前置碼，與PLL電路306協(xié)作生成解調(diào)所需要的同步定時(shí)和時(shí)鐘。并且，解調(diào)電路305接收接收信號(hào)，使用同步電路304和PLL電路306的輸出，進(jìn)行接收信號(hào)的解調(diào)，然后向串聯(lián)并聯(lián)轉(zhuǎn)換電路308輸出解調(diào)數(shù)據(jù)。串聯(lián)并聯(lián)轉(zhuǎn)換電路308向處理電路321輸出串聯(lián)并聯(lián)轉(zhuǎn)換后的數(shù)據(jù)。并且，邏輯電路307向在解調(diào)電路305被解調(diào)的接收數(shù)據(jù)中附加定時(shí)并產(chǎn)生時(shí)鐘信號(hào)，輸出給處理電路321。然后，處理電路321從串聯(lián)并聯(lián)轉(zhuǎn)換電路308接收串聯(lián)并聯(lián)轉(zhuǎn)換后的數(shù)據(jù)，按照從邏輯電路307輸出的定時(shí)，使顯示部322進(jìn)行實(shí)時(shí)顯示。
圖4是表示本發(fā)明的第3實(shí)施方式涉及的半導(dǎo)體集成電路的檢查裝置450的概要結(jié)構(gòu)的方框圖。
在圖4中，在電路基板431上安裝有ASIC432。另外，在ASIC432中內(nèi)置有圖1中的天線101、無線通信電路102和信息取入寄存器103。
并且，檢查裝置450在進(jìn)行ASIC432的外部控制時(shí)，收發(fā)切換電路401把與天線400的連接切換到放大器411側(cè)。并且，通過操作部423進(jìn)行數(shù)據(jù)的獲取指示，處理電路421生成用于指示獲取數(shù)據(jù)的控制信息，并發(fā)送給邏輯電路407。然后，邏輯電路407從處理電路421接收控制信息時(shí)，生成無線發(fā)送用的包輸出給調(diào)制電路409。調(diào)制電路409以在PLL電路406生成的輸送頻率，調(diào)制從邏輯電路407接收的數(shù)據(jù)。并且，通過帶通濾波器410和放大器411向天線400發(fā)送調(diào)制信號(hào)，通過天線400發(fā)送到外部。
另一方面，檢查裝置450在監(jiān)視ASIC432內(nèi)的數(shù)據(jù)時(shí)，利用天線400接收從ASIC432發(fā)送的信號(hào)。并且，通過天線400接收的接收信號(hào)在放大器402被放大后，在帶通濾波器403去除不需要頻帶的障礙波，然后輸入同步電路404。并且，在同步電路404中檢測接收信號(hào)內(nèi)的前置碼，與PLL電路406協(xié)作生成解調(diào)所需要的同步定時(shí)和時(shí)鐘。并且，解調(diào)電路405接收接收信號(hào)，使用同步電路404和PLL電路406的輸出，進(jìn)行接收數(shù)據(jù)的解調(diào)，然后輸出給串聯(lián)并聯(lián)轉(zhuǎn)換電路408。并且，串聯(lián)并聯(lián)轉(zhuǎn)換電路408向處理電路421輸出串聯(lián)并聯(lián)轉(zhuǎn)換后的數(shù)據(jù)。并且，邏輯電路407向在解調(diào)電路405被解調(diào)的接收數(shù)據(jù)中附加定時(shí)并產(chǎn)生時(shí)鐘信號(hào)，輸出給處理電路421。并且，處理電路421從串聯(lián)并聯(lián)轉(zhuǎn)換電路408接收串聯(lián)并聯(lián)轉(zhuǎn)換后的數(shù)據(jù)時(shí)，按照從邏輯電路407輸出的定時(shí)，使顯示部422進(jìn)行實(shí)時(shí)顯示。
另外，上述的半導(dǎo)體集成電路的檢查方法可以用來確認(rèn)半導(dǎo)體集成電路的制造是否是正常進(jìn)行的，也可以用于半導(dǎo)體集成電路的質(zhì)量檢查。或者，在半導(dǎo)體集成電路的開發(fā)時(shí)，可以用來確認(rèn)構(gòu)成ASIC的各個(gè)電路功能部是否是正確設(shè)計(jì)的。
并且，在上述的實(shí)施方式中，說明了安裝在電路基板上的ASIC的檢查方法，但也可以把ASIC收容在殼體內(nèi)后進(jìn)行ASIC的檢查。
圖5是表示本發(fā)明的第4實(shí)施方式涉及的半導(dǎo)體集成電路的概要結(jié)構(gòu)的方框圖。
在圖5中，CPU504、存儲(chǔ)器505、邏輯電路506、508、控制電路507和緩存電路509，通過總線511相互連接。并且，CPU504連接獲取存儲(chǔ)在CPU504的內(nèi)部寄存器中的數(shù)據(jù)的信息取入寄存器503，在信息取入寄存器503連接著以無線方式發(fā)送被信息取入寄存器503獲取的數(shù)據(jù)的無線通信電路502。此處，在無線通信電路502設(shè)有進(jìn)行電波的收發(fā)的天線501。并且，在緩存電路509設(shè)有外部接口510。
并且，在存儲(chǔ)于CPU504的內(nèi)部寄存器中的數(shù)據(jù)被信息取入寄存器503獲取時(shí)，無線通信電路502通過天線501把信息取入寄存器503獲取的數(shù)據(jù)發(fā)送到外部。
由此，可以使信息取入寄存器503獲取CPU504的內(nèi)部數(shù)據(jù)(命令高速緩存等)，可以監(jiān)視CPU504的內(nèi)部數(shù)據(jù)。因此，也可以監(jiān)視不能從總線511存取的數(shù)據(jù)，可以提高檢查精度。
圖6是表示本發(fā)明的第5實(shí)施方式涉及的半導(dǎo)體集成電路的概要結(jié)構(gòu)的方框圖。
在圖6中，CPU604、邏輯電路606、608、控制電路607和緩存電路609，通過總線611相互連接。并且，在存儲(chǔ)器605設(shè)有鎖定存儲(chǔ)在存儲(chǔ)器605中的數(shù)據(jù)的數(shù)據(jù)鎖定電路612，數(shù)據(jù)鎖定電路612連接天線611。在數(shù)據(jù)鎖定電路612連接著獲取被數(shù)據(jù)鎖定電路612鎖定的數(shù)據(jù)的信息取入寄存器603，在信息取入寄存器603連接著以無線方式發(fā)送被信息取入寄存器603獲取的數(shù)據(jù)的無線通信電路602。此處，在無線通信電路602設(shè)有進(jìn)行電波的收發(fā)的天線601。并且，在緩存電路609設(shè)有外部接口610。
并且，在被數(shù)據(jù)鎖定電路612鎖定的數(shù)據(jù)被信息取入寄存器603獲取時(shí)，無線通信電路602通過天線601把信息取入寄存器603獲取的數(shù)據(jù)發(fā)送到外部。
由此，可以使信息取入寄存器603直接獲取存儲(chǔ)在存儲(chǔ)器605中的數(shù)據(jù)，可以持續(xù)監(jiān)視存儲(chǔ)器605的動(dòng)作。
圖7是表示本發(fā)明的第6實(shí)施方式涉及的半導(dǎo)體集成電路的概要結(jié)構(gòu)的方框圖。
在圖7中，CPU704、存儲(chǔ)器705、邏輯電路706、708、控制電路707和緩存電路709，通過總線711相互連接。并且，在總線711上連接著獲取在總線711上傳輸?shù)臄?shù)據(jù)的信息取入寄存器703，在信息取入寄存器703連接著以無線方式發(fā)送被信息取入寄存器703獲取的數(shù)據(jù)的無線通信電路702。此處，在無線通信電路702設(shè)有進(jìn)行電波的收發(fā)的天線701。并且，在緩存電路709設(shè)有外部接口710。無線通信電路702通過有線712連接外部接口710。此處，可以向無線通信電路702以有線方式發(fā)送在無線通信電路702進(jìn)行的無線通信中附帶的附加信息。另外，作為附加信息，例如可以列舉密鑰和認(rèn)證信息等。
并且，在進(jìn)行半導(dǎo)體集成電路的檢查時(shí)，例如可以通過有線712向無線通信電路702發(fā)送密鑰。并且，無線通信電路702在信息取入寄存器703獲取在總線711上傳輸?shù)臄?shù)據(jù)時(shí)，使用密鑰將信息取入寄存器703獲取的數(shù)據(jù)加密，通過天線701發(fā)送到外部。
由此，可以通過有線712向無線通信電路702發(fā)送密鑰，可以防止密鑰被他人讀取。因此，可以確保無線通信時(shí)的安全性，可以實(shí)時(shí)監(jiān)視大量的信息。
另外，在上述的實(shí)施方式中，說明了在半導(dǎo)體集成電路中只設(shè)置一個(gè)天線的方法，但也可以在半導(dǎo)體集成電路中設(shè)置兩個(gè)天線，從而可以同時(shí)進(jìn)行收發(fā)。
權(quán)利要求
1.一種半導(dǎo)體集成電路，其特征在于，該半導(dǎo)體集成電路具有電路功能部；與所述電路功能部連接的總線；取入所述總線上所傳輸?shù)臄?shù)據(jù)的信息取入寄存器；以及以無線方式發(fā)送取入到所述信息取入寄存器中的數(shù)據(jù)的無線通信電路。
2.一種半導(dǎo)體集成電路，其特征在于，該半導(dǎo)體集成電路具有CPU；取入所述CPU的內(nèi)部寄存器中存儲(chǔ)的數(shù)據(jù)的信息取入寄存器；以及以無線方式發(fā)送取入到所述信息取入寄存器中的數(shù)據(jù)的無線通信電路。
3.一種半導(dǎo)體集成電路，其特征在于，該半導(dǎo)體集成電路具有電路功能部；設(shè)在所述電路功能部中的數(shù)據(jù)鎖存部；取入所述數(shù)據(jù)鎖存部中鎖存的數(shù)據(jù)的信息取入寄存器；以及以無線方式發(fā)送取入到所述信息取入寄存器中的數(shù)據(jù)的無線通信電路。
4.根據(jù)權(quán)利要求1～3中的任意一項(xiàng)所述的半導(dǎo)體集成電路，其特征在于，所述無線通信電路具有控制信息接收部，其接收向所述信息取入寄存器指示數(shù)據(jù)的取入的控制信息。
5.根據(jù)權(quán)利要求1～4中的任意一項(xiàng)所述的半導(dǎo)體集成電路，其特征在于，該半導(dǎo)體集成電路還具有有線通信部，其以有線方式傳輸附隨于所述無線通信電路進(jìn)行的無線通信的附加信息。
6.一種檢查裝置，其特征在于，該檢查裝置具有與半導(dǎo)體集成電路進(jìn)行通信的無線通信部；以及檢查部，其根據(jù)由所述無線通信部接收到的在所述半導(dǎo)體集成電路的總線上傳輸?shù)臄?shù)據(jù)或內(nèi)部寄存器中存儲(chǔ)的數(shù)據(jù)，進(jìn)行所述半導(dǎo)體集成電路的檢查。
7.一種半導(dǎo)體集成電路的檢查方法，其特征在于，該檢查方法具有發(fā)送向信息取入寄存器指示數(shù)據(jù)的取入的控制信息的步驟；根據(jù)所述控制信息，將在半導(dǎo)體集成電路的總線上傳輸?shù)臄?shù)據(jù)取入到所述信息取入寄存器中的步驟；以及以無線方式發(fā)送取入到所述信息取入寄存器中的數(shù)據(jù)的步驟。
全文摘要
本發(fā)明提供半導(dǎo)體集成電路、檢查裝置和半導(dǎo)體集成電路的檢查方法，其中，該半導(dǎo)體集成電路將獲取在總線(111)上傳輸?shù)臄?shù)據(jù)的信息取入寄存器(103)連接到總線(111)，并且將以無線方式發(fā)送被信息取入寄存器(103)獲取的數(shù)據(jù)的無線通信電路(102)連接到信息取入寄存器(103)，在總線(111)上傳輸?shù)臄?shù)據(jù)被信息取入寄存器(103)獲取時(shí)，無線通信電路(102)把信息取入寄存器(103)獲取的數(shù)據(jù)通過天線(101)發(fā)送到外部。
文檔編號(hào)G01R31/28GK1985181SQ20058002327
公開日2007年6月20日 申請日期2005年7月8日 優(yōu)先權(quán)日2004年7月12日
發(fā)明者飯?zhí)锶? 伊野口誠 申請人:精工愛普生株式會(huì)社