技術(shù)編號(hào)：6109544
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種，特別適用于ASIC(Application Specific Integrated Circuit，專(zhuān)用集成電路)的檢查方法。背景技術(shù) 在以往的半導(dǎo)體集成電路的檢查方法中，有使用JTAG(Joint TestAction Group，聯(lián)合測(cè)試行動(dòng)組織)測(cè)試端口來(lái)試驗(yàn)安裝在電路基板上的IC芯片的方法。該JTAG標(biāo)準(zhǔn)是基于IEEE1149.1、“IEEE標(biāo)準(zhǔn)測(cè)試端口和邊界-掃描結(jié)構(gòu)”定義的。該JTAG測(cè)試端口具有把內(nèi)部的寄存器和輸入輸出總線的信...
注意：該技術(shù)已申請(qǐng)專(zhuān)利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專(zhuān)利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。