專利名稱：表面貼裝元件與電路板的電性連接質(zhì)量檢測(cè)方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種表面貼裝元件與電路板的電性連接質(zhì)量檢測(cè)方法，特別是關(guān)于一種檢測(cè)表面貼裝元件與電路板的電性連接質(zhì)量的方法。
背景技術(shù)：
近年隨著電子產(chǎn)品的輕薄短小化趨勢(shì)，使各種元件的體積與重量愈來(lái)愈小。表面貼裝元件(surface mounted device，SMD)由于其節(jié)省空間、可靠性高以及有利于大量生產(chǎn)、自動(dòng)化及低生產(chǎn)成本的特性，已成為印刷電路板(printed circuit board，PCB)上的主要元件。目前，表面貼裝元件例如電容、電阻、電感、晶體管、二極管等已被廣泛應(yīng)用在各式主板的制造上。
將表面貼裝元件接置在電路板上，主要是將錫膏印刷在電路板的焊墊表面上；由高精度的自動(dòng)化置放設(shè)備將表面貼裝元件放置在已形成有錫膏的電路板的焊墊上；之后由回焊(reflow)技術(shù)使表面貼裝元件的接點(diǎn)焊接電性連接到電路板的對(duì)應(yīng)焊墊，完成表面貼裝元件與印刷電路板的接合。
該印刷電路板電性連接各表面貼裝元件后，需要進(jìn)行一系列電性測(cè)試，如電氣測(cè)試、功能測(cè)試等。電氣測(cè)試中最基本測(cè)試是在線測(cè)試(in-circuit test)，傳統(tǒng)的在線測(cè)試使用專門的測(cè)試針床點(diǎn)觸該電路板上的元件，以對(duì)各元件進(jìn)行分立隔離測(cè)試，這樣可準(zhǔn)確地測(cè)出元件漏裝、錯(cuò)裝、電路板開短路等故障。例如在線測(cè)試中包括的阻抗測(cè)試是借由測(cè)試表面貼裝元件與印刷電路板的接點(diǎn)之間的阻抗大小，判別表面貼裝元件與印刷電路板接點(diǎn)之間是否電性連接。然而，由于定位不準(zhǔn)確或焊接過程中的失誤以及技術(shù)限制等原因，表面貼裝元件與電路板的接點(diǎn)之間極易發(fā)生錯(cuò)位、虛焊等現(xiàn)象，進(jìn)而發(fā)生表面貼裝元件與電路板電性連接不充分導(dǎo)致接觸不良的現(xiàn)象。雖然現(xiàn)有阻抗測(cè)試可檢測(cè)表面貼裝元件與電路板是否電性連接，但若僅使用這種測(cè)試方法，檢測(cè)人員并無(wú)法得知表面貼裝元件與電路板是否完全電性連接，對(duì)于后續(xù)該電路板進(jìn)行功能測(cè)試時(shí)，由于表面貼裝元件與電路板之間電性連接不足導(dǎo)致接觸不良，因而極易發(fā)生表面貼裝元件燒毀甚至整個(gè)主板報(bào)廢的情況，故增加了后續(xù)電路板故障的發(fā)生率、且增加了維修費(fèi)用及維修時(shí)間，因此降低產(chǎn)品的良率。
因此，提供一種檢測(cè)表面貼裝元件與電路板對(duì)應(yīng)接點(diǎn)之間電性連接問題的方法，已成為亟待解決的難題。

發(fā)明內(nèi)容
為克服上述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的主要目的在于提供一種表面貼裝元件與電路板的電性連接質(zhì)量檢測(cè)方法，檢測(cè)表面貼裝元件與電路板之間電性連接存在的問題。
本發(fā)明的再一目的在于提供一種表面貼裝元件與電路板的電性連接質(zhì)量檢測(cè)方法，可以提升產(chǎn)品良率。
為達(dá)上述目的，本發(fā)明提供一種表面貼裝元件與電路板的電性連接質(zhì)量檢測(cè)方法，該檢測(cè)方法包括提供一表面貼裝元件與電路板，該表面貼裝元件與電路板分別具有相互對(duì)應(yīng)的接點(diǎn)；用一電容測(cè)試工具測(cè)試該表面貼裝元件與該電路板相互對(duì)應(yīng)接點(diǎn)之間的實(shí)際電容值；以及依據(jù)測(cè)得的實(shí)際電容值判別該表面貼裝元件與該電路板之間的電性連接質(zhì)量。
其中，該表面貼裝元件可以是電阻、電容、晶體管、二極管等主被動(dòng)元件或半導(dǎo)體封裝件。
該表面貼裝元件與電路板的電性連接質(zhì)量檢測(cè)方法還包括依據(jù)該表面貼裝元件與該電路板之間在理想電性連接狀態(tài)下相互對(duì)應(yīng)的接點(diǎn)面積，計(jì)算得到一理想電容值，并將測(cè)得的實(shí)際電容值與該理想電容值進(jìn)行比較，據(jù)此判別該表面貼裝元件與該電路板之間的電性連接質(zhì)量。
因此，本發(fā)明的表面貼裝元件與電路板的電性連接質(zhì)量檢測(cè)方法是借由測(cè)試表面貼裝元件與電路板相互對(duì)應(yīng)的接點(diǎn)之間的實(shí)際電容值，判別該表面貼裝元件與電路板之間的電性連接質(zhì)量，避免現(xiàn)有技術(shù)無(wú)法檢測(cè)表面貼裝元件與電路板之間電性連接的缺失，同時(shí)，本發(fā)明操作簡(jiǎn)單、易于實(shí)施，且有利于提升產(chǎn)品良率。


圖1A及圖1B分別是表面貼裝元件的底視圖及側(cè)視圖；圖2A是電路板的局部立體圖；圖2B是電路板接置到表面貼裝元件的后的側(cè)視圖；以及圖3是本發(fā)明的表面貼裝元件與電路板的電性連接質(zhì)量檢測(cè)方法的運(yùn)作流程示意圖。
具體實(shí)施例方式
實(shí)施例圖1A與圖1B分別為一如晶體管1的表面貼裝元件的底視圖及側(cè)視圖。如圖所示，該晶體管1包括一閘電極接點(diǎn)G、兩個(gè)源極接點(diǎn)S1、S2以及兩個(gè)汲極接點(diǎn)D1、D2。
圖2A與圖2B分別為一電路板2的立體圖及接置該晶體管1之后的示意圖。如圖1A所示，在該電路板2表面設(shè)置接點(diǎn)G’、S1’、S2’、D1’以及D2’，這些接點(diǎn)分別對(duì)應(yīng)晶體管1的接點(diǎn)G、S1、S2、D1以及D2。請(qǐng)配合參閱圖2A及圖2B，該晶體管1是借由表面貼裝技術(shù)(SMT)接置在該電路板2后，該晶體管1的閘電極接點(diǎn)G、源極接點(diǎn)S1、S2及汲極接點(diǎn)D1、D2分別電性連接到該電路板2相對(duì)應(yīng)的接點(diǎn)G’、S1’、S2’、D1’以及D2’。以下詳細(xì)介紹本發(fā)明的表面貼裝元件與電路板的電性連接質(zhì)量檢測(cè)方法的流程步驟。
如圖3所示，它是本發(fā)明的表面貼裝元件1與電路板2的電性連接質(zhì)量檢測(cè)方法的步驟流程示意圖。本發(fā)明的檢測(cè)方法是借由電容測(cè)試工具測(cè)試表面貼裝元件1與電路板2相互對(duì)應(yīng)的接點(diǎn)之間的電容值，檢測(cè)人員能夠依據(jù)電容值判別表面貼裝元件1與電路板2之間的電性連接質(zhì)量；其中，該表面貼裝元件1可以是電阻、電容、晶體管、二極管等主、被動(dòng)元件或是半導(dǎo)體封裝件。
首先執(zhí)行步驟S1，計(jì)算該晶體管1與電路板2之間相互對(duì)應(yīng)的閘電極接點(diǎn)在理想電性連接狀態(tài)時(shí)的理想電容值，該電容值是依據(jù)電容計(jì)算公式C＝K*A/d計(jì)算而得，其中，K為介電常數(shù)，A為兩接點(diǎn)的相對(duì)面積，d為兩接點(diǎn)的距離。本實(shí)施例是以晶體管1與電路板2之間相互對(duì)應(yīng)的閘電極接點(diǎn)G與G′為例說明，因此，在本實(shí)施例中，A是晶體管1的閘電極接點(diǎn)G與電路板2的對(duì)應(yīng)接點(diǎn)G’之間的相對(duì)面積。由于K、d、A均為已知數(shù)據(jù)，依據(jù)上述公式可計(jì)算得到一理想電容值C1。接著進(jìn)到步驟S2。
在步驟S2中，提供一電容測(cè)試工具，測(cè)試晶體管1與電路板2之間相互對(duì)應(yīng)的接點(diǎn)之間的實(shí)際電容值。本實(shí)施例是分別在閘電極接點(diǎn)G與G′上設(shè)置測(cè)試點(diǎn)(未標(biāo)出)，該電容測(cè)試工具是借由探針接觸該測(cè)試點(diǎn)作電容測(cè)試，測(cè)得該晶體管1的閘電極接點(diǎn)G與電路板2的對(duì)應(yīng)接點(diǎn)G′之間的實(shí)際電容值C2。此外，該電容測(cè)試工具還可包括一顯示器(未標(biāo))，顯示測(cè)試狀態(tài)及測(cè)試結(jié)果。接著進(jìn)到步驟S3。
在步驟S3中，比較實(shí)際電容值與理想電容值的差別，判別該晶體管1與電路板2的接點(diǎn)之間的電性連接質(zhì)量。本實(shí)施例是比較實(shí)際電容值C2與理想電容值C1的差，據(jù)此判斷該晶體管1的閘電極接點(diǎn)G與電路板2的對(duì)應(yīng)接點(diǎn)G′之間的電性連接質(zhì)量。根據(jù)電容計(jì)算公式C＝K*A/d，由于介電常數(shù)K、距離d基本不變，實(shí)際電容值C2與理想電容值C1的比值即為晶體管1與電路板2之間的實(shí)際電性連接面積與理想電性連接面積的比值。當(dāng)該晶體管1與電路板2之間的實(shí)際電性連接面積最大時(shí)，即實(shí)際電性連接面積等于理想電性連接面積，該實(shí)際電容值C2與理想電容值C1之比，即C2/C1的比值等于1，此時(shí)，可確定閘電極接點(diǎn)G與G′的電性連接質(zhì)量最佳。但因?yàn)榧夹g(shù)層面的限制，該晶體管1與電路板2的閘電極接點(diǎn)G與G′之間很難實(shí)現(xiàn)準(zhǔn)確對(duì)位，實(shí)際電性連接的面積往往小于理想狀態(tài)電性連接面積，也就是C2/C1的比值小于1。因此，當(dāng)C2/C1比值小于1但大于一定預(yù)設(shè)的臨界值時(shí)，表示該實(shí)際電性連接面積雖小于理想電性連接面積，但仍在允許范圍內(nèi)，此時(shí)，可確定閘電極接點(diǎn)G與G′的電性連接質(zhì)量良好。當(dāng)C2/C1的比值小于一定預(yù)設(shè)的臨界值時(shí)，可確定閘電極接點(diǎn)G與G′之間電性連接面積不足，即表示該電路板2必須進(jìn)行修復(fù)動(dòng)作。
重復(fù)步驟S1至S3，即可完成晶體管1與電路板2之間其它相互對(duì)應(yīng)接點(diǎn)的電性連接質(zhì)量檢測(cè)，檢測(cè)該晶體管1與電路板2之間的電性連接質(zhì)量。
本發(fā)明的電容測(cè)試可結(jié)合阻抗測(cè)試，也就是檢測(cè)人員先判斷表面貼裝元件與電路板之間的阻抗測(cè)試后，再利用本發(fā)明的檢測(cè)方法判別表面貼裝元件與電路板之間電性連接是否充分，以便提早發(fā)現(xiàn)電性連接不足的產(chǎn)品并對(duì)其進(jìn)行修理。
綜上所述，本發(fā)明的表面貼裝元件與電路板的電性連接質(zhì)量檢測(cè)方法借由測(cè)試表面貼裝元件與電路板相互對(duì)應(yīng)接點(diǎn)之間的電容值，供檢測(cè)人員判斷表面貼裝元件與電路板之間的電性連接質(zhì)量，避免現(xiàn)有技術(shù)由于無(wú)法檢測(cè)表面貼裝元件與電路板之間的電性連接質(zhì)量，導(dǎo)致功能測(cè)試中造成元件或電路板損壞的問題，且本發(fā)明可提前檢測(cè)出問題，降低了維修成本及減少維修時(shí)間。同時(shí)，通過檢測(cè)表面貼裝元件與電路板之間的電性連接質(zhì)量可及時(shí)發(fā)現(xiàn)不良產(chǎn)品，并及時(shí)進(jìn)行修復(fù)，有利于提升產(chǎn)品良率。此外，本發(fā)明的檢測(cè)方法還具有操作簡(jiǎn)單、易于實(shí)施等優(yōu)點(diǎn)，可整合現(xiàn)有的在線測(cè)試中，可及時(shí)、準(zhǔn)確、快速地發(fā)現(xiàn)故障。
權(quán)利要求
1.一種表面貼裝元件與電路板的電性連接質(zhì)量檢測(cè)方法，其特征在于，該檢測(cè)方法包括提供一表面貼裝元件與電路板，該表面貼裝元件與電路板分別具有相互對(duì)應(yīng)的接點(diǎn)；用一電容測(cè)試工具測(cè)試該表面貼裝元件與該電路板相互對(duì)應(yīng)接點(diǎn)之間的實(shí)際電容值；以及依據(jù)測(cè)得的實(shí)際電容值判別該表面貼裝元件與該電路板之間的電性連接質(zhì)量。
2.如權(quán)利要求1所述的檢測(cè)方法，其特征在于，該表面貼裝元件是電阻、電容、晶體管、二極管等主被動(dòng)元件中的一個(gè)。
3.如權(quán)利要求1所述的檢測(cè)方法，其特征在于，該表面貼裝元件是一半導(dǎo)體封裝件。
4.如權(quán)利要求1所述的檢測(cè)方法，其特征在于，該電容測(cè)試工具還包括一顯示單元用以顯示測(cè)試狀態(tài)及結(jié)果。
5.如權(quán)利要求1所述的檢測(cè)方法，其特征在于，該檢測(cè)方法還包括該表面貼裝元件與該電路板之間在理想電性連接狀態(tài)下相互對(duì)應(yīng)的接點(diǎn)的面積，計(jì)算得到一理想電容值，并將測(cè)得的實(shí)際電容值與該理想電容值進(jìn)行比較，判別該表面貼裝元件與該電路板之間的電性連接質(zhì)量。
全文摘要
本發(fā)明是一種表面貼裝元件與電路板的電性連接質(zhì)量檢測(cè)方法，該檢測(cè)方法包括提供一表面貼裝元件與電路板，該表面貼裝元件與電路板分別具有相互對(duì)應(yīng)的接點(diǎn)；用一電容測(cè)試工具測(cè)試該表面貼裝元件與該電路板相互對(duì)應(yīng)接點(diǎn)之間的實(shí)際電容值；以及依據(jù)測(cè)得的實(shí)際電容值判別該表面貼裝元件與該電路板之間的電性連接質(zhì)量；本發(fā)明的表面貼裝元件與電路板的電性連接質(zhì)量檢測(cè)方法是借由測(cè)試表面貼裝元件與電路板相互對(duì)應(yīng)的接點(diǎn)之間的實(shí)際電容值，判別該表面貼裝元件與電路板之間的電性連接質(zhì)量，避免現(xiàn)有技術(shù)無(wú)法檢測(cè)表面貼裝元件與電路板之間電性連接的缺失，同時(shí)本發(fā)明操作簡(jiǎn)單、易于實(shí)施，且有利于提升產(chǎn)品良率。
文檔編號(hào)G01R31/00GK1982905SQ20051013193
公開日2007年6月20日 申請(qǐng)日期2005年12月15日 優(yōu)先權(quán)日2005年12月15日
發(fā)明者張淵, 黃燕謀 申請(qǐng)人:英業(yè)達(dá)股份有限公司