專利名稱：芯片測(cè)試方法及相關(guān)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明提供一種芯片測(cè)試方法與相關(guān)裝置，特別指一種能各自分辨芯片的模擬前端(analogue front-end)中各數(shù)字電路/模擬電路是否正常的芯片測(cè)試方法與相關(guān)裝置。
背景技術(shù)：
電子電路是現(xiàn)代化信息社會(huì)最重要的硬件基礎(chǔ)；隨著半導(dǎo)體信息產(chǎn)業(yè)的發(fā)展，多種不同功能的電子電路都已經(jīng)能集成于同一芯片中，使得單一芯片就可具有繁復(fù)的功能。
為了確保芯片能正常運(yùn)作，對(duì)制造好的芯片進(jìn)行測(cè)試是必要的。然而，現(xiàn)行的芯片測(cè)試技術(shù)，多半著重于芯片的整體功能。最基本的測(cè)試，是先依據(jù)芯片設(shè)計(jì)的規(guī)格與功能來預(yù)測(cè)芯片在特定情況下所應(yīng)有的反應(yīng)，如在芯片接收/執(zhí)行特定信號(hào)/指令后應(yīng)該會(huì)回應(yīng)發(fā)送出哪些信號(hào)。接下來，就可使芯片實(shí)際接收/執(zhí)行該種信號(hào)/指令，并檢查芯片實(shí)際回應(yīng)發(fā)出的信號(hào)是否符合預(yù)期，以了解芯片的實(shí)際運(yùn)作是否符合原先設(shè)計(jì)的規(guī)格與功能。
上述的公知測(cè)試技術(shù)雖能判斷一芯片成品的整體功能是否正常，但在芯片無法正常運(yùn)作時(shí)，此種測(cè)試技術(shù)就無法確定芯片中到底是哪一部份未能正常運(yùn)作。如前所述，現(xiàn)代的芯片中都集成有多種繁復(fù)的電子電路，若不能清楚定位出芯片中故障失常的部分，芯片廠商(vendor)的測(cè)試工程師就難以找出失常的原因，也就無法確實(shí)地予以改進(jìn)。舉例來說，現(xiàn)代的芯片多半都具有數(shù)字的輸出入電路及模擬的發(fā)射/接收電路；芯片進(jìn)行數(shù)字處理后要送出的信號(hào)會(huì)經(jīng)由輸出電路轉(zhuǎn)換為特定格式、適合輸出的數(shù)字輸出信號(hào)，再以發(fā)射電路實(shí)際地驅(qū)動(dòng)發(fā)出該輸出信號(hào)。要發(fā)送至芯片的信號(hào)則先由芯片中的接收電路接收檢測(cè)，再由輸入電路進(jìn)行反轉(zhuǎn)換，以形成芯片能解讀/處理的數(shù)字信號(hào)。在對(duì)芯片進(jìn)行測(cè)試時(shí)，若芯片實(shí)際發(fā)出的信號(hào)不符合芯片所應(yīng)有的反應(yīng)，有可能是數(shù)字輸入/輸出電路無法正常運(yùn)作，也有可能是模擬發(fā)射/接收電路的功能失常。然而，由于公知測(cè)試技術(shù)僅僅觀察、比較芯片的整體輸出，就不能確切地定位出到底是哪一種電路失常，這也使芯片廠商難以有效地改進(jìn)其芯片設(shè)計(jì)或生產(chǎn)技術(shù)。

發(fā)明內(nèi)容
因此，本發(fā)明的目的就是要提出一種較佳的芯片測(cè)試技術(shù)，以克服公知技術(shù)的缺點(diǎn)，讓芯片廠商能較為明確地了解芯片中不同部分的電路運(yùn)作是否正常，快速定位出芯片失常的部位并確實(shí)地予以改進(jìn)。
基本上，本發(fā)明為在芯片中內(nèi)建內(nèi)回路(inner loop-back)的相關(guān)電路，以便在測(cè)試芯片時(shí)能夠選擇性地旁路/隔離芯片中的某些電路而直接測(cè)試其他電路的功能，并以此交叉對(duì)比出芯片中失常的電路部分。舉例來說，如前所述，芯片中會(huì)以數(shù)字輸出/輸入電路與模擬發(fā)射/接收電路來形成一芯片的輸出入模擬前端(AFE，Analogue Front End)；若本發(fā)明的技術(shù)要實(shí)現(xiàn)于此模擬前端，就可在輸出/輸入電路間建立可控制的內(nèi)回路相關(guān)電路，如一多路轉(zhuǎn)換電路，以便切換輸出電路的輸出信號(hào)是要傳輸至發(fā)射電路或是由內(nèi)回路直接傳輸至輸入電路。在測(cè)試芯片時(shí)，可先關(guān)斷此一內(nèi)回路，讓芯片能經(jīng)由輸出電路一發(fā)射電路而向芯片外發(fā)出信號(hào)。在接收芯片發(fā)出的信號(hào)后，若該信號(hào)不符合預(yù)期，就有可能是輸出電路或是發(fā)射電路無法正常運(yùn)作。為了進(jìn)一步確定失常的部分，本發(fā)明就可以使內(nèi)回路連接運(yùn)作，讓芯片的信號(hào)由輸出電路直接傳輸至輸入電路?；蛘?，芯片發(fā)出的信號(hào)正常但接收進(jìn)來的信號(hào)卻有問題，此時(shí)亦可以本發(fā)明的技術(shù)來排除是否為接收電路出了問題。等效上來說，由于此內(nèi)回路測(cè)試使信號(hào)旁路于發(fā)射電路(不經(jīng)過發(fā)射電路)，也就可以單獨(dú)測(cè)試輸出電路的運(yùn)作情形。若確認(rèn)輸出電路的運(yùn)作正常，就可交叉對(duì)比出芯片中失常的部分是發(fā)射電路。
在本發(fā)明的較佳實(shí)施例中，本發(fā)明的技術(shù)運(yùn)用于芯片組(chipset)，如芯片組中串行先進(jìn)連接技術(shù)(SATA，即serial ATA，ATA為Advanced TechnologyAttachment)規(guī)格下的模擬前端，以測(cè)試芯片組中串行先進(jìn)連接技術(shù)(SATA)的接口。如本領(lǐng)域技術(shù)人員所知，計(jì)算機(jī)系統(tǒng)中的芯片組會(huì)在單一芯片中實(shí)現(xiàn)出多種不同規(guī)格的接口，如周邊通信互連(PCI，Peripheral CommunicationInterconnect)、智能型電子裝置(IDE，Intelligent Drive Electronic)、串行先進(jìn)連接技術(shù)(SATA)等的規(guī)格接口，以連接各種接口規(guī)格的外圍設(shè)備(如附插卡、硬盤與存儲(chǔ)裝置等)，使這些裝置能經(jīng)由芯片組而與計(jì)算機(jī)系統(tǒng)中的中央處理器、存儲(chǔ)器交換數(shù)據(jù)/信號(hào)。其中，串行先進(jìn)連接技術(shù)(SATA)的接口屬于高速接口，要以相當(dāng)高的數(shù)據(jù)傳輸路來收發(fā)數(shù)據(jù)，故其輸出入的模擬前端就更需要較佳、較明確的電路除錯(cuò)/測(cè)試技術(shù)，來確保其運(yùn)作正常。而本發(fā)明的技術(shù)就能應(yīng)用于串行先進(jìn)連接技術(shù)的接口電路，以對(duì)此接口電路的模擬前端中的各部分電路及相關(guān)電路進(jìn)行電路的測(cè)試/除錯(cuò)。
在對(duì)芯片組進(jìn)行芯片測(cè)試時(shí)，本發(fā)明亦可將芯片中不同部分的運(yùn)作情形分別以芯片組中其他規(guī)格接口的輸出入焊點(diǎn)(IO pad)來加以輸出，如在測(cè)試串行先進(jìn)連接技術(shù)的接口時(shí)將某些內(nèi)部電路的各自運(yùn)作情形單獨(dú)地由智能型電子裝置(IDE)接口的輸出入焊點(diǎn)輸出至芯片外，以更進(jìn)一步地澄清各自電路的運(yùn)作是否合乎預(yù)期，也有助于失常部分的明確定位。


圖1為本發(fā)明實(shí)施于一芯片中的功能方塊示意圖。
圖2至圖4為本發(fā)明對(duì)圖1中芯片進(jìn)行測(cè)試的示意圖。
圖5為圖1中芯片進(jìn)行一般運(yùn)作的示意圖。
主要元件符號(hào)說明10 芯片12 主控電路14、16接口電路 18 接口控制模塊20 編碼模塊22 輸出電路24 發(fā)射電路28 輸入電路30 接收電路32 嘯聲抑制前置放大電路34 恢復(fù)電路36 轉(zhuǎn)換電路38 緩沖模塊40 測(cè)試信號(hào)產(chǎn)生模塊42 檢查模塊46 切換模塊48、50多路轉(zhuǎn)換電路 52 輸入端口54、56輸出入焊點(diǎn)58 外接回路電路Sh 信號(hào)Se 編碼信號(hào)Tx 輸出信號(hào)Txp-Txn、Rxp-Rxn 信號(hào)Rx 接收信號(hào)Rx_ready 備便信號(hào)St 測(cè)試信號(hào)Sp 測(cè)試樣式信號(hào)SQr 參考指示信號(hào) SQ 嘯聲抑制指示信號(hào)
SQi 指示信號(hào)TR 檢查結(jié)果T_mode、L_mode 控制信號(hào)Tx_valid 啟用信號(hào)RxD 數(shù)據(jù)信號(hào)D1-D2 信號(hào)具體實(shí)施方式
請(qǐng)參考圖1，圖1即為本發(fā)明實(shí)現(xiàn)于一芯片組的串行先進(jìn)連接技術(shù)(SATA)接口的示意圖；圖1中的芯片10即可為一芯片組。做為芯片組的芯片10中可設(shè)有一主控電路12以及多個(gè)接口電路；圖1中以兩個(gè)接口電路14、16做為代表。其中，主控電路12用來主控芯片10的整體功能，各個(gè)接口電路14、16即用來支援芯片組中特定規(guī)格的接口；舉例來說，接口電路14可以是支援智能型電子裝置(IDE)規(guī)格的接口，讓芯片10能夠經(jīng)由此接口電路14連接、管理智能型電子裝置(IDE)規(guī)格的外圍設(shè)備；在本發(fā)明中，芯片10亦可經(jīng)由此接口電路10而將測(cè)試相關(guān)信號(hào)連接至智能型電子裝置的接口。接口電路16可以是支援串行先進(jìn)連接技術(shù)(SATA)規(guī)格的接口；芯片10即可通過此接口電路連接、管理串行先進(jìn)連接技術(shù)(SATA)規(guī)格下的各種外圍設(shè)備。主控電路12則可綜合主控這些規(guī)格的接口與中央處理器、存儲(chǔ)器間的數(shù)據(jù)交換。如圖1所示，芯片10上可設(shè)有多個(gè)輸出入焊點(diǎn)(IO pad)54、56及58等，也就是芯片10與外界電路連接的引腳(pin)；主控電路12、接口電路14與接口電路16可分別以各輸出入焊點(diǎn)58、54及56而與外界交換數(shù)據(jù)/信號(hào)。
為了實(shí)現(xiàn)串行先進(jìn)連接技術(shù)(SATA)規(guī)格的接口，接口電路16中可設(shè)有一接口控制模塊18、一編碼模塊20、一輸出電路22、一發(fā)射電路24、一接收電路30、一輸入電路28、一緩沖模塊38及一嘯聲抑制前置放大電路32。接口控制模塊18用來主控接口電路16的運(yùn)作。編碼模塊20可以是一個(gè)8位轉(zhuǎn)10位(8b/10b)的編碼模塊，其可由8位總線接收一8位信號(hào)Sh并將其轉(zhuǎn)換為一對(duì)應(yīng)的10位編碼信號(hào)Se，再由一10位總線輸出。輸出電路22則可以是一并行轉(zhuǎn)串行(parallel-to-serial)電路，其可由10位總線接收10位的信號(hào)，并將其轉(zhuǎn)換為串行(serial)的輸出信號(hào)Tx。發(fā)射電路24可為一差動(dòng)放大電路，用來將輸出信號(hào)Tx轉(zhuǎn)換/驅(qū)動(dòng)為差動(dòng)信號(hào)對(duì)(pair ofdifferential signals)Txp、Txn，而此差動(dòng)信號(hào)對(duì)就可經(jīng)由輸出入焊點(diǎn)56而發(fā)出至芯片外。此一發(fā)射電路24可由一啟用信號(hào)Tx_valid來控制其啟用或禁用。相對(duì)地，接收電路30則可為一差動(dòng)接收電路，外界傳輸至芯片10的差動(dòng)信號(hào)對(duì)Rxp、Rxn可由接收電路30予以檢測(cè)，以產(chǎn)生對(duì)應(yīng)的接收信號(hào)Rx。輸入電路28中可設(shè)有一恢復(fù)電路34與一轉(zhuǎn)換電路36。恢復(fù)電路34可以是一數(shù)據(jù)/時(shí)鐘恢復(fù)(data/clock recovery)電路，其具有一輸入端口52；恢復(fù)電路34可由此輸入端口52接收串行信號(hào)(如接收信號(hào)Rx)，并由此串行信號(hào)中分析出該信號(hào)攜載的數(shù)據(jù)信號(hào)RxD與對(duì)應(yīng)的時(shí)鐘；在順利鎖定所預(yù)設(shè)的基頻時(shí)鐘后，還能發(fā)送一備便信號(hào)Rx_ready。而轉(zhuǎn)換電路36則可將數(shù)據(jù)信號(hào)RxD中串行的各個(gè)位轉(zhuǎn)換為10位的并行信號(hào)D1(也就是輸出電路22的反轉(zhuǎn)換)，并經(jīng)由10位的總線將其輸出至緩沖模塊38。緩沖模塊38可對(duì)信號(hào)D1進(jìn)行彈性緩沖(elastic buffering)及字對(duì)齊(word align)處理。另外，嘯聲抑制前置放大電路(squelch pre-amplifier)32則可偵測(cè)信號(hào)對(duì)Rxp、Rxn中是否出現(xiàn)了共模(common mode)信號(hào)，并對(duì)應(yīng)地產(chǎn)生一嘯聲抑制(squelch)指示信號(hào)SQ來做為指示信號(hào)SQi，用來代表接收電路30是否有接收到差動(dòng)的信號(hào)對(duì)。
當(dāng)接口電路16實(shí)現(xiàn)串行先進(jìn)連接技術(shù)(SATA)規(guī)格的接口而管理該規(guī)格的外圍設(shè)備時(shí)，要發(fā)送至外圍設(shè)備的指令/數(shù)據(jù)會(huì)以8位信號(hào)的形式先經(jīng)由編碼模塊20將其編碼為10位的編碼信號(hào)，再經(jīng)由數(shù)字的輸出電路22將其轉(zhuǎn)換為串行輸出信號(hào)Tx，然后由模擬的發(fā)射電路24將其驅(qū)動(dòng)為差動(dòng)信號(hào)對(duì)Txp、Txn而實(shí)際發(fā)送至外圍設(shè)備。相對(duì)地，外圍設(shè)備發(fā)送至接口電路16的差動(dòng)信號(hào)對(duì)Rxp、Rxn會(huì)由接收電路30檢測(cè)/接收為串行形式的接收信號(hào)Rx，同時(shí)嘯聲抑制前置放大電路32也會(huì)產(chǎn)生對(duì)應(yīng)的嘯聲抑制指示信號(hào)SQ來當(dāng)作指示信號(hào)SQi，以指示信號(hào)SQi來代表該接口電路與外圍設(shè)備間的總線已經(jīng)被觸發(fā)(toggle)，使接口電路16能準(zhǔn)備接收外界的信號(hào)，并使輸入電路28、緩沖模塊38開始處理輸入端口52的輸入信號(hào)。數(shù)字的輸入電路28會(huì)從信號(hào)Rx中分析出其所攜載的串行數(shù)據(jù)與時(shí)鐘，并將串行數(shù)據(jù)轉(zhuǎn)換為10位的并行信號(hào)D1；信號(hào)D1經(jīng)由緩沖模塊38的緩沖處理，就能形成信號(hào)D2，而此信號(hào)D2就能由接口控制模塊18予以解讀。輸出電路22、發(fā)射電路24、接收電路30(嘯聲抑制前置放大電路32)與輸入電路28也就形成接口電路16的模擬前端(AFE)。
為了在接口電路16中實(shí)現(xiàn)本發(fā)明的測(cè)試技術(shù)，本發(fā)明特別在接口電路16中內(nèi)建有一多路轉(zhuǎn)換電路48，此一多路轉(zhuǎn)換電路48能接收一控制信號(hào)L_mode的控制，以選擇性地將輸出電路22的輸出信號(hào)Tx或是接收電路30的接收信號(hào)Rx傳輸至輸入電路28的輸入端口52。當(dāng)多路轉(zhuǎn)換電路48選擇將輸出信號(hào)Tx直接傳輸至輸入電路28的輸入端口時(shí)，也就能形成測(cè)試用的內(nèi)回路(inner loop-back)。配合內(nèi)回路的測(cè)試運(yùn)作，接口電路16中還另設(shè)有一測(cè)試信號(hào)產(chǎn)生模塊40、一切換模塊46、一檢查模塊42與另一多路轉(zhuǎn)換電路50。其中，測(cè)試信號(hào)產(chǎn)生模塊40可接受一測(cè)試樣式信號(hào)Sp的控制，產(chǎn)生出不同樣式(pattern)的10位并行測(cè)試信號(hào)St。舉例來說，測(cè)試樣式信號(hào)Sp可為一4位的信號(hào)，當(dāng)測(cè)試樣式信號(hào)Sp的內(nèi)容為某一數(shù)值時(shí)，測(cè)試信號(hào)St為某一預(yù)設(shè)內(nèi)容；當(dāng)測(cè)試樣式信號(hào)Sp的內(nèi)容為另一數(shù)值時(shí)，測(cè)試信號(hào)產(chǎn)生模塊40就可產(chǎn)生另一種預(yù)設(shè)內(nèi)容的測(cè)試信號(hào)St。切換模塊46則受控于另一控制信號(hào)T_mode，以根據(jù)控制信號(hào)T_mode而選擇性地將編碼信號(hào)Se或測(cè)試信號(hào)St傳輸至輸出電路22。檢查模塊42則可比較測(cè)試信號(hào)St與信號(hào)D2的異同，并產(chǎn)生對(duì)應(yīng)的檢查結(jié)果TR。另外，多路轉(zhuǎn)換電路50則與多路轉(zhuǎn)換電路48同樣受控制信號(hào)L_mode的控制，其可選擇性地用另一預(yù)設(shè)的參考指示信號(hào)SQr來代替嘯聲抑制前置放大電路32所產(chǎn)生的嘯聲抑制指示信號(hào)SQ以做為指示信號(hào)SQi。
請(qǐng)參考圖2(并一并參考圖1)；圖2示意的就是本發(fā)明在測(cè)試芯片10時(shí)對(duì)接口電路16進(jìn)行內(nèi)回路測(cè)試時(shí)的情形。當(dāng)芯片運(yùn)作于此種測(cè)試模式(test mode)下，本發(fā)明就可借助測(cè)試樣式信號(hào)Sp來控制測(cè)試信號(hào)產(chǎn)生模塊40，并經(jīng)由切換模塊46的切換而以測(cè)試信號(hào)St取代編碼信號(hào)Se，而此測(cè)試信號(hào)St就會(huì)經(jīng)由輸出電路22轉(zhuǎn)換為輸出信號(hào)Tx；同時(shí)，發(fā)射電路24可經(jīng)由啟用信號(hào)Tx_valid的控制而使其禁用而不作用，多路轉(zhuǎn)換模塊48則可經(jīng)由控制信號(hào)L_mode的控制而切換以輸出信號(hào)Tx來取代接收信號(hào)Rx，使輸出信號(hào)Tx被直接當(dāng)作是輸入電路28的輸入，這也就形成了內(nèi)回路，使得數(shù)據(jù)信號(hào)流動(dòng)的路徑是由輸出電路22回路至輸入電路28，排除了模擬接收電路30/發(fā)射電路24的參與(也就是說，接收電路30可停止運(yùn)作，停止信號(hào)接收/檢測(cè))。根據(jù)測(cè)試信號(hào)St產(chǎn)生的輸出信號(hào)Tx會(huì)經(jīng)由恢復(fù)電路34、轉(zhuǎn)換電路36、緩沖模塊38的處理而形成對(duì)應(yīng)的信號(hào)D2，而檢查模塊42就會(huì)比較信號(hào)D2與原始的測(cè)試信號(hào)St，以驗(yàn)證「輸出電路22-輸入電路28-緩沖模塊38」此一內(nèi)回路是否能符合預(yù)期的性能而正常運(yùn)作。檢查模塊42可根據(jù)原始的測(cè)試信號(hào)St得知內(nèi)回路預(yù)期所應(yīng)該產(chǎn)生的信號(hào)，再與內(nèi)回路所實(shí)際產(chǎn)生的信號(hào)D2相比較，就能驗(yàn)證內(nèi)回路的運(yùn)作是否符合預(yù)期。而檢查模塊42檢查、對(duì)比的結(jié)果就可輸出為檢查結(jié)果TR。
在以多路轉(zhuǎn)換電路48的切換形成內(nèi)回路時(shí)，本發(fā)明中的多路轉(zhuǎn)換電路50也會(huì)切換以預(yù)設(shè)的參考指示信號(hào)SQr來當(dāng)作指示信號(hào)SQi，以使輸入電路28、緩沖模塊38等電路能正確地將輸出信號(hào)Tx當(dāng)作是輸入電路28的輸入信號(hào)。因?yàn)樵趦?nèi)回路測(cè)試模式下，接收電路30、嘯聲抑制前置放大電路32都不會(huì)真正地接收信號(hào)，故嘯聲抑制前置放大電路32也不會(huì)產(chǎn)生正確的嘯聲抑制指示信號(hào)。就如前面提到的，接口電路16要依據(jù)指示信號(hào)的觸發(fā)才會(huì)正確地使輸入電路28、緩沖模塊38開始運(yùn)作。為了使內(nèi)回路測(cè)試能正常進(jìn)行，此時(shí)本發(fā)明就會(huì)以預(yù)設(shè)的參考指示信號(hào)SQr來當(dāng)作指示信號(hào)SQi，使接口電路16能正常地將內(nèi)回路的輸出信號(hào)Tx當(dāng)作是輸入電路28所接收的信號(hào)并加以處理。
在本發(fā)明的較佳實(shí)施例中，檢查模塊42產(chǎn)生的檢查結(jié)果TR可寄存于芯片10的寄存器中，而芯片的測(cè)試工程師就可經(jīng)由其他的輸出入焊點(diǎn)(如輸出入焊點(diǎn)58)來存取此一檢查結(jié)果。如本領(lǐng)域技術(shù)人員所知，做為芯片組的芯片會(huì)設(shè)有多個(gè)寄存器；這些寄存器的值可反映芯片組的運(yùn)作狀態(tài)及參數(shù)，并當(dāng)作是芯片組與其他外界電路相互通信的管道。舉例來說，在正常運(yùn)作時(shí)，芯片組中的某個(gè)寄存器的值可經(jīng)由特定的輸出入焊點(diǎn)而連接于中央處理器(或各個(gè)外圍設(shè)備)，用來向中央處理器(外圍設(shè)備)通知其運(yùn)作情形。而在進(jìn)行圖2中的芯片測(cè)試時(shí)，芯片10不會(huì)連接于中央處理器與外圍設(shè)備，此時(shí)測(cè)試工程師就可使檢查模塊42將檢查結(jié)果TR寄存于芯片組內(nèi)建的寄存器，并由該寄存器對(duì)應(yīng)的輸出入焊點(diǎn)來存取其檢查結(jié)果，了解內(nèi)回路測(cè)試的情形。同理，在進(jìn)行測(cè)試時(shí)，內(nèi)回路中各部分電路的運(yùn)作情形也可借用其他接口電路的輸出入焊點(diǎn)來輸出。舉例來說，像在圖1中所示意的，在芯片10發(fā)揮芯片組的功能時(shí)，輸出入焊點(diǎn)54本來是另一接口電路14所使用的輸出入引腳。但在進(jìn)行圖2的測(cè)試而驗(yàn)證接口電路16的內(nèi)回路時(shí)，接口電路14不需運(yùn)作，接口電路16中各部份電路的運(yùn)作結(jié)果，如測(cè)試信號(hào)St、信號(hào)D1及D2等，就能借用接口電路14的輸出入焊點(diǎn)54來加以輸出，讓測(cè)試工程師能利用這些信號(hào)來驗(yàn)證各部份電路的運(yùn)作情形。舉例來說，比較信號(hào)D1與D2，就能驗(yàn)證緩沖模塊38的運(yùn)作是否正常。另外，測(cè)試時(shí)設(shè)定測(cè)試模式的控制信號(hào)L_mode與T_mode(以及啟用信號(hào)Tx_valid)也可利用芯片10中的寄存器來予以設(shè)定，或是在芯片10上為這些控制信號(hào)設(shè)置專用的輸出入焊點(diǎn)，讓測(cè)試工程師可由芯片外設(shè)定這兩個(gè)信號(hào)，控制測(cè)試進(jìn)行的方式。另外，在圖2的例子中，啟用信號(hào)Tx_Valid亦可以使發(fā)射電路24啟用；這樣一來，輸出信號(hào)Tx不僅能直接回傳至輸入電路28，同時(shí)也能經(jīng)由發(fā)射電路24發(fā)出至芯片10外，讓測(cè)試工程師也能判斷輸出信號(hào)Tx是否正常。
本發(fā)明可利用內(nèi)回路測(cè)試的結(jié)果配合其他測(cè)試以交叉對(duì)比出各部分電路的運(yùn)作情形。接續(xù)圖1及圖2的例子，請(qǐng)繼續(xù)參考圖3；圖3為本發(fā)明配合一外接回路電路58而于芯片10上進(jìn)行外回路測(cè)試的示意圖。此一外接回路電路58可連接于芯片10的輸出入焊點(diǎn)56，用來將發(fā)射電路24發(fā)出的信號(hào)回路至接收電路30。比較圖2、圖3可知，在進(jìn)行此一外回路測(cè)試時(shí)，啟用信號(hào)Tx_valid可改變而使發(fā)射電路24啟用開始運(yùn)作；控制信號(hào)T_mode會(huì)使測(cè)試信號(hào)產(chǎn)生模塊40產(chǎn)生的測(cè)試信號(hào)St經(jīng)由輸出電路22而成為輸出信號(hào)Tx，而此輸出信號(hào)Tx就會(huì)經(jīng)由發(fā)射電路24發(fā)出為差動(dòng)信號(hào)對(duì)Txp、Txn。差動(dòng)信號(hào)對(duì)Txp、Txn會(huì)經(jīng)由外接回路電路58的回路而分別成為差動(dòng)信號(hào)對(duì)Rxp、Rxn，再度回傳至芯片10，使接收電路30可根據(jù)此兩信號(hào)Rxp、Rxn提供對(duì)應(yīng)的接收信號(hào)Rx。在此同時(shí)，控制信號(hào)L_mode也會(huì)改變而切斷內(nèi)回路，以將接收信號(hào)Rx傳輸至輸入電路28，前置嘯聲抑制放大電路32根據(jù)信號(hào)Rxn、Rxp所產(chǎn)生的嘯聲抑制指示信號(hào)SQ也會(huì)被當(dāng)作是指示信號(hào)SQi而使輸入電路28、緩沖模塊38能進(jìn)行對(duì)應(yīng)的運(yùn)作。根據(jù)接收信號(hào)Rx產(chǎn)生對(duì)應(yīng)信號(hào)D1、D2后，檢查模塊42就可將信號(hào)D2與此外回路的原始輸入信號(hào)St相對(duì)比，驗(yàn)證此一外回路的運(yùn)作情形是否符合預(yù)期。由圖2、圖3的比較可知，在內(nèi)回路的信號(hào)流動(dòng)路徑上僅有輸出電路22、輸入電路28以及緩沖模塊38，在外回路上則有輸出電路22、發(fā)射電路24、接收電路30、輸入電路28以及緩沖模塊38。比較內(nèi)回路及外回路的測(cè)試結(jié)果，就可交叉對(duì)比出模擬前端中各自電路的運(yùn)作情形。舉例來說，若內(nèi)回路的測(cè)試是正常的，外回路測(cè)試卻發(fā)現(xiàn)有錯(cuò)誤發(fā)生，就代表發(fā)射電路24、接收電路30可能無法正常運(yùn)作。類似于圖2中的情形，在進(jìn)行圖3的外回路測(cè)試時(shí)，各自電路所產(chǎn)生的信號(hào)，如信號(hào)D1、D2，也可以經(jīng)由接口電路14的輸出入焊點(diǎn)54輸出，讓測(cè)試工程師能利用這些信號(hào)進(jìn)一步確定各部分電路的運(yùn)作情形。此外，外接回路電路58中也可設(shè)有相關(guān)測(cè)量電路，以測(cè)量信號(hào)Txp、Txn的信號(hào)特性，如信號(hào)抖動(dòng)(jitter)、時(shí)域響應(yīng)的情形等。
接續(xù)第2、圖3的例子，請(qǐng)參考圖4。如前面提到過的，測(cè)試芯片最基本的測(cè)試技術(shù)就是進(jìn)行整體功能測(cè)試，使芯片進(jìn)行預(yù)設(shè)的運(yùn)作，檢查其輸出的結(jié)果是否符合預(yù)期。圖4所示的即為本發(fā)明于芯片10中進(jìn)行此種測(cè)試的示意圖。與圖3相比，在圖4中，接口控制模塊18會(huì)實(shí)際以信號(hào)Sh輸入至編碼模塊20，由編碼模塊20將其編碼為編碼信號(hào)Se，而控制信號(hào)T_mode的切換可使此一編碼信號(hào)Se被傳輸至輸出電路22以產(chǎn)生對(duì)應(yīng)的輸出信號(hào)Tx。由發(fā)射電路24接收此一信號(hào)Tx所衍生出的差動(dòng)信號(hào)對(duì)Txp、Txn，就能檢查此差動(dòng)信號(hào)對(duì)是否符合預(yù)期。類似于圖2、圖3中的例子，在進(jìn)行圖4的測(cè)試時(shí)，也可將各部分電路的輸出入信號(hào)經(jīng)由輸出入焊點(diǎn)54輸出。舉例來說，測(cè)試工程師可將原始信號(hào)Sh輸出，以對(duì)比信號(hào)Sh與最終輸出的信號(hào)是否相符。交叉比較圖2至圖4中各項(xiàng)測(cè)試的測(cè)試結(jié)果，就能較為明確地厘清各自電路的運(yùn)作情形。舉例來說，若在進(jìn)行圖3或圖4的測(cè)試時(shí)發(fā)現(xiàn)芯片10的輸出不符合預(yù)期，而在進(jìn)行圖2中的內(nèi)回路測(cè)試時(shí)發(fā)現(xiàn)內(nèi)回路正常，很有可能就是模擬的發(fā)射電路24不能正常運(yùn)作。相對(duì)地，若在進(jìn)行圖2、圖3的測(cè)試時(shí)已確定輸出電路22、發(fā)射電路24能正常運(yùn)作，但在進(jìn)行圖4的測(cè)試時(shí)發(fā)現(xiàn)信號(hào)Txp、Txn不符預(yù)期，就代表編碼模塊20可能無法正常運(yùn)作。
延續(xù)圖1的例子，請(qǐng)參考圖5。圖5即為芯片10運(yùn)作于一般模式(normalmode)而發(fā)揮芯片組功能時(shí)的示意圖?？刂菩盘?hào)T_mode、L_mode會(huì)隔離測(cè)試用的相關(guān)電路及回路，使接口電路16能正常運(yùn)作，實(shí)現(xiàn)串行先進(jìn)連接技術(shù)(SATA)的接口。各輸出入焊點(diǎn)54也改由接口電路14正常使用。
總結(jié)來說，相較于公知測(cè)試技術(shù)，本發(fā)明可在芯片中內(nèi)建內(nèi)回路的相關(guān)電路，其可在進(jìn)行芯片測(cè)試時(shí)選擇性地隔離芯片中的某些電路，以協(xié)助測(cè)試工程師能更迅速、更明確地定位出芯片中出錯(cuò)的部分，使電路的測(cè)試/除錯(cuò)能更有效率，也有助于芯片正確率的提升，并可有效降低芯片設(shè)計(jì)生產(chǎn)的成本。在圖1至圖5中，為以本發(fā)明實(shí)現(xiàn)于一芯片組為例來說明本發(fā)明的技術(shù)，但本發(fā)明的精神可廣泛運(yùn)用于各種芯片，使芯片測(cè)試能更有效的實(shí)施。
以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，凡依本發(fā)明權(quán)利要求所進(jìn)行的等效變化與修改，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種芯片，其包含有一輸出電路，用來提供一輸出信號(hào)；一發(fā)射電路，用來將該輸出信號(hào)發(fā)送至該芯片外；一接收電路，用來接收傳輸至該芯片的信號(hào)并提供一對(duì)應(yīng)的接收信號(hào)；一輸入電路，其具有一輸入端口；該輸出電路可接收由該輸入端口輸入的信號(hào)并加以處理；以及一多路轉(zhuǎn)換電路，用來選擇性地將該輸出信號(hào)或該接收信號(hào)其中的一輸入至該輸入電路的輸入端口。
2.如權(quán)利要求1所述的芯片，其可運(yùn)作于一測(cè)試模式與一一般模式；當(dāng)該芯片運(yùn)作于一般模式時(shí)，該多路轉(zhuǎn)換電路將該接收電路的接收信號(hào)輸入至該輸入電路的輸入端口；當(dāng)該芯片運(yùn)作于該測(cè)試模式時(shí)，該多路轉(zhuǎn)換電路則可將該輸出電路的輸出信號(hào)輸入至該輸入電路的輸入端口，且該接收電路會(huì)停止接收信號(hào)。
3.如權(quán)利要求2所述的芯片，其還包含有一編碼模塊；當(dāng)該芯片運(yùn)作于一般模式時(shí)，該編碼電路可將該芯片運(yùn)作產(chǎn)生的信號(hào)編碼為一編碼信號(hào)；一測(cè)試信號(hào)產(chǎn)生模塊；當(dāng)該芯片運(yùn)作于測(cè)試模式時(shí)，該測(cè)試信號(hào)產(chǎn)生模塊可產(chǎn)生一測(cè)試信號(hào)；以及一切換模塊，其可選擇性地將該編碼信號(hào)或該測(cè)試信號(hào)其中的一傳輸至該輸出電路，而該輸出電路根據(jù)該切換模塊所傳輸?shù)男盘?hào)來產(chǎn)生該輸出信號(hào)。
4.如權(quán)利要求3所述的芯片，其還包含有一檢查模塊；當(dāng)該芯片運(yùn)作于該測(cè)試模式而使該輸入電路接收處理該輸出電路的輸出信號(hào)時(shí)，該檢查模塊可對(duì)比該測(cè)試信號(hào)與該輸入電路處理產(chǎn)生的信號(hào)，并提供一對(duì)應(yīng)的檢查結(jié)果。
5.如權(quán)利要求4所述的芯片，其還包含有一緩沖模塊，電連接在該檢查模塊及該輸入電路之間；該緩沖模塊可對(duì)該輸入電路處理產(chǎn)生的信號(hào)進(jìn)行彈性緩沖及字對(duì)齊處理；而該檢查模塊對(duì)比該測(cè)試信號(hào)與該緩沖模塊處理產(chǎn)生的信號(hào)以提供該檢查結(jié)果。
6.如權(quán)利要求3所述的芯片，其中該編碼模塊為一8位轉(zhuǎn)10位的編碼模塊，其可將該芯片運(yùn)作產(chǎn)生的8位信號(hào)編碼為對(duì)應(yīng)的10位信號(hào)。
7.如權(quán)利要求1所述的芯片，其中該輸出電路為一并行轉(zhuǎn)串行電路，其可將同時(shí)接收到的多個(gè)位依序輸出于該輸出信號(hào)。
8.如權(quán)利要求1所述的芯片，其中該發(fā)射電路為一差動(dòng)放大電路，用來將該輸出信號(hào)轉(zhuǎn)換為差動(dòng)信號(hào)對(duì)以發(fā)出的芯片外。
9.如權(quán)利要求1所述的芯片，其中該接收電路為一差動(dòng)接收電路，用來接收傳輸至該芯片的差動(dòng)信號(hào)對(duì)以對(duì)應(yīng)地產(chǎn)生該接收信號(hào)。
10.如權(quán)利要求9所述的芯片，其還包含有一嘯聲抑制前置放大電路，其可根據(jù)傳輸至該芯片的差動(dòng)信號(hào)以對(duì)應(yīng)地產(chǎn)生一嘯聲抑制指示信號(hào)，用來代表該接收電路是否有接收到差動(dòng)信號(hào)對(duì)。
11.如權(quán)利要求10所述的芯片，其還包含有一第二多路轉(zhuǎn)換電路；當(dāng)該多路轉(zhuǎn)換電路使該輸出電路的輸出信號(hào)輸入至該輸入電路的輸入端口時(shí)，該第二多路轉(zhuǎn)換電路會(huì)以一預(yù)設(shè)的參考指示信號(hào)代替該嘯聲抑制前置放大電路的嘯聲抑制指示信號(hào)。
12.如權(quán)利要求1所述的芯片，其中該輸入電路包含有一恢復(fù)電路，電連接在該輸入端口，用來根據(jù)該輸入端口的信號(hào)產(chǎn)生一對(duì)應(yīng)的時(shí)鐘及一數(shù)據(jù)信號(hào)。
13.如權(quán)利要求10所述的芯片，其中該輸入電路還包含有一轉(zhuǎn)換電路，其可將該數(shù)據(jù)信號(hào)中串行的各個(gè)位轉(zhuǎn)換為多位并行信號(hào)。
14.如權(quán)利要求1所述的芯片，其為一芯片組，而該輸出電路、發(fā)射電路及該接收電路、輸入電路用來實(shí)現(xiàn)串行先進(jìn)連接技術(shù)規(guī)格下的模擬前端。
15.一種測(cè)試一芯片的方法，該芯片中設(shè)有一輸出電路、一輸入電路及一發(fā)射電路與一接收電路；該輸出電路用來提供一輸出信號(hào)，該輸出電路用來將該輸出信號(hào)發(fā)送至該芯片外；該接收電路用來接收傳輸至該芯片的信號(hào)并提供一對(duì)應(yīng)的接收信號(hào)，而該輸入電路具有一輸入端口，使該輸入電路可接收由該輸入端口輸入的信號(hào)并加以處理；而該方法包含有在進(jìn)行測(cè)試時(shí)，將該輸出電路的輸出信號(hào)輸入至該輸入電路的輸入端口。
16.如權(quán)利要求15所述的方法，其還包含有在進(jìn)行測(cè)試時(shí)，產(chǎn)生一測(cè)試信號(hào)，并使該輸出電路根據(jù)該測(cè)試信號(hào)產(chǎn)生該輸出信號(hào)；以及在將該輸出信號(hào)輸入至該輸入電路后，對(duì)比該測(cè)試信號(hào)與該輸入電路處理產(chǎn)生的信號(hào)，并產(chǎn)生一對(duì)應(yīng)的檢查結(jié)果。
17.如權(quán)利要求15所述的方法，其中該芯片還可提供一嘯聲抑制指示信號(hào)，用來代表該接收電路是否有接收到信號(hào)；而該方法還包含有在進(jìn)行測(cè)試時(shí)，產(chǎn)生一參考指示信號(hào)以代替該嘯聲抑制指示信號(hào)。
18.如權(quán)利要求15所述的方法，其中該芯片為一芯片組，而該輸出電路、發(fā)射電路及該接收電路、輸入電路用來實(shí)現(xiàn)串行先進(jìn)連接技術(shù)規(guī)格下的模擬前端。
全文摘要
本發(fā)明提供一種芯片測(cè)試方法與相關(guān)裝置。一般的芯片中會(huì)有數(shù)字的輸出/輸入電路以及模擬的發(fā)射/接收電路；芯片要發(fā)出的信號(hào)會(huì)經(jīng)由輸出電路轉(zhuǎn)換為特定格式的輸出信號(hào)再經(jīng)由發(fā)射電路驅(qū)動(dòng)發(fā)出。外界傳輸至芯片的信號(hào)會(huì)經(jīng)由接收電路檢測(cè)，再經(jīng)由輸入電路反轉(zhuǎn)換以形成芯片可解讀的信號(hào)。而本發(fā)明在芯片內(nèi)建內(nèi)回路的相關(guān)電路，在測(cè)試芯片時(shí)即可將發(fā)射/接收電路旁路而直接將輸出電路的輸出信號(hào)回路至輸入電路，以便明確地各自分辨出各個(gè)輸出/輸入電路及發(fā)射/接收電路是否正常。
文檔編號(hào)G01R31/28GK1667427SQ200510067248
公開日2005年9月14日 申請(qǐng)日期2005年4月20日 優(yōu)先權(quán)日2005年4月20日
發(fā)明者蕭進(jìn)發(fā), 江晉毅 申請(qǐng)人:威盛電子股份有限公司