專利名稱：測試終端否定電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種測試終端否定電路，其中在測試完成后不能使用非易失性存儲器從測試終端接收測試信號。
背景技術(shù)：
當(dāng)前，安裝了非易失性存儲器的IC卡成為關(guān)注的焦點(diǎn)。盡管IC卡的終端在ISO7816中被標(biāo)準(zhǔn)化，仍有許多種測試終端來幫助測試。在正常的操作中，因?yàn)閿?shù)據(jù)通過鑒別讀取者/寫入者等和加密數(shù)據(jù)來交換，機(jī)密數(shù)據(jù)不會(huì)被泄漏。
做為一種傳統(tǒng)的技術(shù)，有一種通過當(dāng)測試終端被使用時(shí)激活測試模式信號產(chǎn)生電路的輸出來打開開關(guān)電路以把來自測試終端的測試信號輸出到測試對象電路的方法，并且該方法中的電路構(gòu)造在圖3中示出(例如，參考公開號為2002-269523的日本來審專利，)。參照圖3，每個(gè)電路包括測試終端301，開關(guān)電路302，非易失性存儲電路303用于被測試，和測試模式信號產(chǎn)生電路304。當(dāng)測試模式信號產(chǎn)生電路304的輸出N3被激活時(shí)，該開關(guān)電路302被打開，然后測試終端301的輸出N1被傳輸?shù)介_關(guān)電路302的輸出N2來控制非易失性存儲電路303。另外，當(dāng)測試模式信號產(chǎn)生電路304的輸出N3被去激活時(shí)，開關(guān)電路302被關(guān)閉，以便測試終端301的輸出N1不被傳輸?shù)介_關(guān)電路302的輸出N2。結(jié)果，非易失性存儲電路303不能從測試終端301來控制。
然而，當(dāng)通過測試模式信號產(chǎn)生電路用于不同于該測試的操作而使測試模式被錯(cuò)誤地激活時(shí)，IC卡中的信息能用測試終端輕易地讀出。
另外，盡管公開號為2002-269523的日本未審專利公開了一種當(dāng)檢測到測試模式被錯(cuò)誤激活時(shí)擦除存儲在IC卡中的非易失性存儲器中的信息的方法，這種方法中，必須提供檢測測試模式的錯(cuò)誤激活的額外電路。

發(fā)明內(nèi)容
本發(fā)明考慮了上述問題，并且本發(fā)明的目的是通過在簡單電路結(jié)構(gòu)中否定測試終端來防止測試模式從測試終端被錯(cuò)誤地激活。
依照本發(fā)明達(dá)到該目的的測試終端否定電路包括開關(guān)電路，它從一個(gè)或多個(gè)測試終端接收測試信號并將它以它所在的被肯定狀態(tài)或預(yù)定的被否定狀態(tài)輸出到測試對象電路；測試信號控制電路，它控制開關(guān)電路的輸出信號在被肯定狀態(tài)或被否定狀態(tài)；測試模式信號產(chǎn)生電路，產(chǎn)生測試模式信號，該測試模式信號肯定開關(guān)電路的輸出信號并在測試模式時(shí)把它輸出到測試信號控制電路；否定信號產(chǎn)生電路，它能輸出來強(qiáng)制否定開關(guān)電路的輸出信號的否定信號到測試信號控制電路，且包括電重寫非易失性存儲元件，在其中，當(dāng)否定信號從否定信號產(chǎn)生電路輸出的時(shí)候，即使當(dāng)測試模式信號從測試模式信號產(chǎn)生電路被輸出，測試信號控制電路也否定開關(guān)電路的輸出信號。
另外，依照本發(fā)明的測試終端否定電路的特征在于，否定信號產(chǎn)生電路包括具有MOSFET(metallic oxide semiconductor fieldeffecttransistor，金屬氧化物半導(dǎo)體場效應(yīng)晶體管)結(jié)構(gòu)的第一非易失性存儲元件和第二非易失性存儲元件，第一反相電路和第二反相電路，其中第一非易失性存儲元件和第二非易失性存儲元件的源極被連接到地電壓，第一非易失性存儲元件和第二非易失性存儲元件的柵極連接到電源電壓，第一非易失性存儲元件的漏極連接到第一反相電路的輸入和第二反相電路的輸出，且第二易失性存儲元件的漏極被連接到第一反相電路的輸出和第二反相電路的輸入，且第二反相電路的輸出是否定信號產(chǎn)生電路的輸出。
此外，依照本發(fā)明的測試終端否定電路的特征在于，否定信號產(chǎn)生電路的輸出電平由第一非易失性存儲元件和第二非易失性存儲元件之間的門限電壓差改變。
依照本發(fā)明的測試終端否定電路，一旦否定信號產(chǎn)生電路輸出否定信號，因?yàn)橛糜诩せ顪y試模式的測試信號從開關(guān)電路以被否定狀態(tài)輸出，測試模式被防止沒有檢測錯(cuò)誤激活而從測試終端被錯(cuò)誤地激活。
一種依照本發(fā)明達(dá)到目的的否定測試終端的方法的特征在于，在測試完成后依照本發(fā)明通過在測試終端否定電路中的否定信號產(chǎn)生電路中的非易失性存儲元件上執(zhí)行電重寫來輸出否定信號。尤其是，當(dāng)否定信號產(chǎn)生電路包括上述具有MOSFET結(jié)構(gòu)的第一非易失性存儲元件和第二非易失性存儲元件、第一反相電路和第二反相電路時(shí)，更好的方式是在測試完成后，通過在否定信號產(chǎn)生電路中的第一非易失性存儲元件或第二非易失性存儲元件的任何一個(gè)中執(zhí)行電重寫來輸出否定信號。
依照本發(fā)明的測試終端否定方法，因?yàn)榉穸ㄐ盘柈a(chǎn)生電路在測試完成后使用依照本發(fā)明的測試終端否定電路輸出否定信號，防止了從測試終端錯(cuò)誤激活測試模式，以便防止測試對象電路中的數(shù)據(jù)被測試終端操作。
依照本發(fā)明的非易失性半導(dǎo)體存儲器件的特征在于，包括具有上述特征的測試終端否定電路。另外，本發(fā)明的IC卡的特征在于，包括具有上述特征的非易失性半導(dǎo)體存儲器件。這樣，防止了非易失性半導(dǎo)體存儲器件或IC卡中的信息被非法讀取。


圖1是顯示依照本發(fā)明的測試終端否定電路的實(shí)施例的電路圖；圖2是依照本發(fā)明的測試終端否定電路的否定信號產(chǎn)生電路的實(shí)施例的電路圖；圖3是顯示在測試模式時(shí)有效地把測試信號從測試終端傳輸?shù)綔y試對象電路的傳統(tǒng)電路結(jié)構(gòu)的例子的圖；圖4是顯示依照本發(fā)明的非易失性半導(dǎo)體存儲器件的實(shí)施例的框圖；圖5是顯示依照本發(fā)明的IC卡的實(shí)施例的框圖。
具體實(shí)施例方式
本發(fā)明的實(shí)施例將參照附圖加以說明。圖1是顯示依照本發(fā)明的測試終端否定電路的實(shí)施例的電路圖(下文中有時(shí)稱作“本發(fā)明的電路”)。如圖1中所示，本發(fā)明的電路100包括開關(guān)電路102、測試模式信號產(chǎn)生電路103、否定信號產(chǎn)生電路104、和測試信號控制電路105。
開關(guān)電路102從測試終端101接收測試信號并依靠測試信號控制電路105的輸出節(jié)點(diǎn)N1的電平，把它以它所處的被肯定狀態(tài)或預(yù)定的被否定狀態(tài)輸出到非易失性存儲電路106，該非易失性存儲電路106是要被測試的對象電路。例如，開關(guān)電路102包括CMOS傳輸門等。
測試模式信號產(chǎn)生電路103在測試模式時(shí)從輸出節(jié)點(diǎn)N3輸出測試模式信號到測試信號控制電路105，該測試模式信號肯定從開關(guān)電路102的輸出節(jié)點(diǎn)N5輸出的信號，以便在被肯定狀態(tài)時(shí)來自測試終端101的測試信號輸出到非易失性存儲電路106。
否定信號產(chǎn)生電路104這樣組成以便它能從輸出節(jié)點(diǎn)N2輸出否定信號到測試信號控制電路105，該否定信號強(qiáng)制否定從開關(guān)電路102的輸出節(jié)點(diǎn)N5輸出的信號。更具體地，如圖2中所示，否定信號產(chǎn)生電路104包含具有MOSFET結(jié)構(gòu)的第一非易失性存儲元件201和第二非易失性存儲元件202，第一反相電路203和第二反相電路204。這里，第一反相電路203的輸出節(jié)點(diǎn)是否定信號產(chǎn)生電路104的輸出節(jié)點(diǎn)N2。第一和第二非易失性存儲元件201和202可以具有與在非易失性存儲電路106中使用的非易失性存儲元件相同的結(jié)構(gòu)。依照圖2中所示的例子，具有浮動(dòng)?xùn)沤Y(jié)構(gòu)的堆棧類型的閃存元件被假定為每個(gè)非易失性存儲元件201和202。
依照圖2中所示的否定信號產(chǎn)生電路104，第一和第二非易失性存儲元件201和202的門限電壓低于電源電壓，且當(dāng)測試開始時(shí)在初始狀態(tài)中門限電壓之間的電壓差比較小。例如，當(dāng)?shù)谝缓偷诙聪嚯娐?03和204是CMOS反相器，在P型MOSFET的W/L(gatewidth/gatelength，柵寬/柵長)是1.0/9.8(μm)、N型MOSFET的W/L是1.8/0.8(μm)的情況中，因?yàn)槊總€(gè)反相電路203和204的P型MOSFET的柵長比較長且在第一和第二非易失性存儲元件201和202都打開的狀態(tài)中電流驅(qū)動(dòng)能力比較低，所以反相器203和204的輸出變?yōu)榈仉妷夯蚺c之接近。
當(dāng)測試完成時(shí)，例如，在第二非易失性存儲元件202中執(zhí)行寫操作來增加它的門限電壓以成為電源電壓電平或更大。結(jié)果，在第一易失性存儲元件201和第二非易失性存儲元件202中的漏極電流產(chǎn)生了差異，所以第一反相電路203的輸出成為高電平(例如，電源電壓電平)且第二反相器204的輸出成為低電平(例如，地電壓電平)。這樣，電壓電平由兩個(gè)反相電路203和204來維持。因此，通過當(dāng)測試完成時(shí)在第二非易失性存儲元件202中執(zhí)行寫操作，否定信號產(chǎn)生電路104的輸出電平被從低電平轉(zhuǎn)變?yōu)楦唠娖?，來產(chǎn)生第一非易失性存儲元件201和第二非易失性存儲元件202之間的門限電壓差，并隨后輸出否定信號。
當(dāng)測試開始，否定信號產(chǎn)生電路104的輸出節(jié)點(diǎn)N2的電壓電平處在低電平，且當(dāng)測試模式信號產(chǎn)生電路103被激活且測試模式信號被從輸出節(jié)點(diǎn)N3輸出時(shí)，測試信號控制電路105被激活且激活的信號從輸出節(jié)點(diǎn)N1輸出到開關(guān)電路102。然后，開關(guān)電路102被打開，且把從測試終端101的輸出節(jié)點(diǎn)N4輸出的測試信號以它所處的被肯定狀態(tài)傳輸?shù)捷敵龉?jié)點(diǎn)N5，來控制非易失性存儲電路106。
當(dāng)測試完成時(shí)，如上所述，通過把否定信號產(chǎn)生電路104的輸出節(jié)點(diǎn)N2的電平轉(zhuǎn)變?yōu)楦唠娖?，來自測試信號控制電路105的輸出節(jié)點(diǎn)N1的輸出信號被去激活來關(guān)閉開關(guān)電路102，而不管來自測試模式信號產(chǎn)生電路103的輸出節(jié)點(diǎn)N3的測試模式信號的輸出狀態(tài)。結(jié)果，從測試終端101的輸出節(jié)點(diǎn)N4輸出的測試信號被否定為預(yù)定的狀態(tài)，且它不被傳輸給輸出節(jié)點(diǎn)N5，所以非易失性存儲電路106不能被測試終端101控制。
因此，盡管在測試時(shí)非易失性存儲電路106能由從測試終端101輸出的測試信號控制，但在測試結(jié)束后非易失性存儲電路106不能被測試終端101控制。
否定信號產(chǎn)生電路104的電路結(jié)構(gòu)不局限于圖2中所示的本實(shí)施例的結(jié)構(gòu)。另外，盡管在圖1中圖示了一個(gè)測試終端101，也可以提供多個(gè)測試終端101。
圖4顯示了依照本發(fā)明的非易失性半導(dǎo)體存儲器件的實(shí)施例。如圖4中所示，依照本發(fā)明的非易失性半導(dǎo)體存儲器件400包括測試終端401、依照本發(fā)明的測試終端否定電路402、控制電路403、和非易失性存儲器404?？刂齐娐?03從測試終端401接收測試信號并執(zhí)行預(yù)定的測試模式處理到非易失性存儲器404。因?yàn)橐勒毡景l(fā)明的測試終端否定電路402被提供，來自測試終端401的測試信號能在測試后被否定，以便防止測試模式被錯(cuò)誤的激活并且防止非易失性存儲器404被從測試終端401控制。
圖5顯示了依照本發(fā)明的IC卡的實(shí)施例。如圖5中所示，依照本發(fā)明的IC卡500包括測試終端510、微型計(jì)算機(jī)509、非接觸式接口電路507、和接觸式接口電路508。微型計(jì)算機(jī)509包括測試終端501、依照本發(fā)明的測試終端否定電路502、CPU503、非易失性存儲器504、ROM505和RAM506，所以提供的依照本發(fā)明的測試終端否定電路502類似于圖4中所示的非易失性半導(dǎo)體存儲器件400。輸入到IC卡500的測試終端501的測試信號通過微型機(jī)算計(jì)509中的測試終端501被輸出到測試終端否定電路502，且測試信號依靠測試終端否定電路502的內(nèi)部狀態(tài)以被肯定狀態(tài)或被否定狀態(tài)輸出到非易失性存儲器504。因?yàn)樘峁┝艘勒毡景l(fā)明的測試終端否定電路502，來自測試終端510的測試信號在測試后被否定，所以防止測試模式被錯(cuò)誤地激活且防止IC卡中的非易失性存儲器504被測試終端510控制。
依照本發(fā)明，如上所述，因?yàn)閬碜詼y試終端的信號在測試后被否定，可以提供非易失性半導(dǎo)體存儲器件，它將不會(huì)泄漏內(nèi)部信息。此外，裝備有上述非易失性半導(dǎo)體存儲器件的IC卡是高安全級別的IC卡。
盡管本發(fā)明已經(jīng)根據(jù)優(yōu)選實(shí)施例加以說明，本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的范圍內(nèi)將可能意識到各種修改和替換。因此本發(fā)明應(yīng)當(dāng)根據(jù)隨后的權(quán)利要求項(xiàng)來限定。
權(quán)利要求
1.一種測試終端否定電路，包括開關(guān)電路，從一個(gè)或多個(gè)測試終端接收測試信號并把它以它所處的被肯定狀態(tài)或預(yù)定的被否定狀態(tài)輸出到測試對象電路；測試信號控制電路，控制開關(guān)電路的輸出信號為被肯定狀態(tài)或被被否定狀態(tài)；測試模式信號產(chǎn)生電路，產(chǎn)生測試模式信號，該測試模式信號肯定開關(guān)電路的輸出信號并在測試模式時(shí)把它輸出到測試信號控制電路；和否定信號產(chǎn)生電路，能把用于把開關(guān)電路的輸出信號強(qiáng)制為被否定狀態(tài)的否定信號輸出到測試信號控制電路并包括可電重寫非易失性存儲元件，其中，當(dāng)否定信號從否定信號產(chǎn)生電路中輸出時(shí)，即使當(dāng)測試模式信號從測試模式信號產(chǎn)生電路輸出，測試信號控制電路也否定開關(guān)電路的輸出信號。
2.依照權(quán)利要求1的測試終端否定電路，其中否定信號產(chǎn)生電路包含具有MOSFET結(jié)構(gòu)的第一非易失性存儲元件和第二非易失性存儲元件、第一反相電路和第二反相電路；第一非易失性存儲元件和第二非易失性存儲元件的源極被連接到地電壓，第一非易失性存儲元件和第二非易失性存儲元件的柵極被連接到電源電壓，第一非易失性存儲元件的漏極被連接到第一反相電路的輸入和第二反相電路的輸出，且第二非易失性存儲元件的漏極被連接到第一反相電路的輸出和第二反相電路的輸入，且第一反相電路或第二反相電路中任何一個(gè)的輸出是否定信號產(chǎn)生電路的輸出。
3.依照權(quán)利要求2的測試終端否定電路，其中否定信號產(chǎn)生電路的輸出電平由第一非易失性存儲元件和第二非易失性存儲元件之間的門限電壓差改變。
4.一種否定測試信號的方法，包括使用依照權(quán)利要求1的測試終端否定電路的步驟，和在測試完成后，通過對否定信號產(chǎn)生電路中的非易失性存儲元件執(zhí)行電重寫來輸出否定信號的步驟。
5.一種否定測試信號的方法，包括使用依照權(quán)利要求2的測試終端否定電路的步驟，和在測試完成后，通過對否定信號產(chǎn)生電路中的第一非易失性存儲元件或第二非易失性存儲元件中的任何一個(gè)執(zhí)行電重寫來輸出否定信號的步驟。
6.一種非易失性半導(dǎo)體存儲器件，包括依照權(quán)利要求1的測試終端否定電路。
7.一種IC卡，包括依照權(quán)利要求6的非易失性半導(dǎo)體存儲器件。
全文摘要
一種測試終端否定電路100包括開關(guān)電路102，它從測試終端101接收測試信號并把它以它所處的被肯定狀態(tài)或預(yù)定的被否定狀態(tài)輸出到測試對象電路106；測試信號控制電路105，它控制開關(guān)電路102的輸出信號為被肯定或被否定；測試模式信號產(chǎn)生電路103，它產(chǎn)生肯定開關(guān)電路102的輸出信號的測試模式信號；和否定信號產(chǎn)生電路104，它能輸出用于把開關(guān)電路102的輸出信號強(qiáng)制為被否定狀態(tài)的否定信號，并包括可電重寫非易失性存儲元件。當(dāng)測試信號控制電路105接收否定信號時(shí)，即使它接收到測試模式信號也不肯定開關(guān)電路102的輸出信號。
文檔編號G01R31/3185GK1677119SQ20051006246
公開日2005年10月5日 申請日期2005年3月28日 優(yōu)先權(quán)日2004年3月29日
發(fā)明者福原周郎 申請人:夏普株式會(huì)社