專利名稱：半導體集成電路器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體集成電路器件的制造方法，更具體地涉及可以有效地應(yīng)用于通過利用包括探針卡的半導體檢查設(shè)備檢查在半導體晶片上形成的集成電路的檢查工藝的技術(shù)。
背景技術(shù)：
已提出了一種用于提供例如探針卡的技術(shù)(參考專利文獻1)，該探針卡由多層引線板形成，其中通過在外圓周部分的連接區(qū)域中布置待連接到測試器頭的連接裝置以能夠在內(nèi)圓周部分中的元件安裝區(qū)中形成用于測量形成在作為檢查目標的半導體晶片內(nèi)的半導體器件性能的電子電路，在用于從連接區(qū)向上電連接探針的信號圖形中提供屏蔽圖形以便圍繞該信號圖形，提供屏蔽部件到插入連接裝置的連接管腳以及通過連接這種屏蔽部件到屏蔽圖形，可以不受任何噪音影響精確地測量高速工作信號和微小信號。
日本未審查專利公開號平11(1999)-44709發(fā)明內(nèi)容近年來，要求半導體集成電路器件多樣化的功能和高速操作，且因此在很多情況下需要待布置在半導體芯片(下面，僅稱為芯片)主表面上方的焊盤，以提供許多連接管腳。由此，用于檢查晶片條件下的半導體芯片的良好/非良好條件的探針卡(下面，稱為探針檢查)也有待于增加電子元件數(shù)目和待安裝引線(電路)數(shù)目。本發(fā)明的發(fā)明人致力于這種探針卡的研制且在研制工作中還發(fā)現(xiàn)了下面的問題。
即，在如上所述的探針卡中，電子元件和引線的增加已帶來電子元件和引線更緊密的集成。因此，在探針卡的制造過程中決定引線的斷開和在探針卡的操作檢查過程中首先發(fā)現(xiàn)這種斷開變得困難。因此，這里產(chǎn)生通過單次操作檢查可以傳遞給用戶的探針卡數(shù)目減小的問題。
而且，對于如上所述的探針卡，限制了安裝電子元件和引線的區(qū)域。出現(xiàn)歸因于串擾和反射的噪音的影響且通過在有限的區(qū)域內(nèi)安裝更多的電子元件和引線從而精確地測量測試信號變得困難。
此外，隨著在探針卡上方安裝的電子元件和引線的增加，這些元件和引線更緊密地集成。因此，在某些情況下例如當由于焊接部分的氧化電子元件和引線與探針卡分開時、當引線斷開時以及當電子元件中產(chǎn)生麻煩時，通過引線的重連接和電子元件的替換實現(xiàn)修復變得困難。
而且，隨著在探針卡上安裝的電子元件和引線的增加，電子元件和引線不僅緊密地集成而且在上面方向中層疊。其間，在其中安裝了探針卡的探針器中，準備用于安裝探針卡的區(qū)域面積受到限制。由于電子元件和引線在探針卡上方的上面方向中以多層層疊，因此這里產(chǎn)生一個問題，其中在包括準備用于安裝探針卡的小區(qū)域的探針器中不能自動地安裝探針卡。而且，由于為探針卡的安裝而提供的區(qū)域面積受到限制，因此增加待安裝在探針卡上方的電子元件和引線數(shù)目變得困難。
而且，隨著半導體集成電路器件的功能多樣化，在探針卡中信號端的數(shù)目增加而且用于檢查的電路更復雜。由于用于檢查的電路更復雜，因此待安裝在探針卡上方的電子元件和引線進一步增加且更緊密地集成。但是，由于探針卡內(nèi)為電子元件和引線的布置而提供的區(qū)域受到約束，因此提供信號端的增加所需要的某些裝置變得困難。
而且，隨著探針卡上方安裝的電路(電子元件和引線)的增加，電路中包括的繼電器的溫度上升，導致在繼電器中產(chǎn)生缺陷操作的問題。
因為如上所述的原因，由本發(fā)明的發(fā)明人研究的探針卡包括降低產(chǎn)量的問題。
因此本發(fā)明的目的是提供用于提高探針卡產(chǎn)量的技術(shù)。
由本說明書及其附圖的描述將使本發(fā)明的上述及其他目的和新穎特點變得顯而易見。
下面將簡要地描述本說明書中公開的本發(fā)明的典型發(fā)明。
本發(fā)明的半導體集成電路器件的制造方法，包括以下步驟(a)準備其中區(qū)域被分割為多個芯片區(qū)的半導體晶片，在多個芯片區(qū)的每個區(qū)域中形成半導體集成電路，以及在主表面上方形成用于與半導體集成電路電連接的多個第一電極；(b)準備包括第一板、第二板以及多個電子元件的探針卡，第一板具有用于與多個第一電極接觸的多個接觸端，第二板安裝在第一板上，且設(shè)置有用于與多個接觸端電連接的多個布線層，多個電子元件安裝在第二板的主表面上方，以形成用于與測試器電連接的第一電路，其中第一板和第二板通過第一引線電連接；以及(c)通過多個接觸端的端部與多個第一電極接觸，對半導體集成電路進行電檢查。
下面將簡要地描述由本專利申請中公開的典型發(fā)明獲得的效果。
即，可以提高探針卡的產(chǎn)量。


圖1是說明在作為本發(fā)明實施例的半導體集成電路器件的制造方法中的探針檢查工藝中使用的測試器和夾具結(jié)構(gòu)的說明性示圖。
圖2是圖1所示的性能板的平面圖。
圖3是說明用于將圖1中所示的探針卡安裝在探針器中的工序的說明性示圖。
圖4是圖1中所示的探針卡的平面圖。
圖5是沿線A-A的圖4的剖面圖。
圖6是說明圖4中所示的主板的主表面的平面圖。
圖7是用于解釋圖4中所示的主板的內(nèi)側(cè)的平面圖。
圖8是圖7所示的引線的剖面圖。
圖9是說明在圖4所示的主板內(nèi)側(cè)內(nèi)引線交叉的區(qū)域的基本部分的剖面圖。
圖10是用于解釋圖4中所示的主板下表面的平面圖。
圖11是說明圖4中所示的子板的上表面的平面圖。
圖12是圖11中所示的子板的基本部分的剖面圖。
圖13是說明歸因于串擾的噪音產(chǎn)生區(qū)的說明性示圖。
圖14是說明歸因于串擾和反射的噪音產(chǎn)生區(qū)的說明性示圖。
圖15是說明歸因于串擾和反射的噪音產(chǎn)生區(qū)的說明性示圖。
圖16是用于解釋歸因于反射的噪音產(chǎn)生區(qū)的說明性示圖。
圖17是用于解釋歸因于反射的噪音產(chǎn)生區(qū)的說明性示圖。
圖18是說明當對相同的晶片進行三次探針檢查時第二探針檢查和第三探針檢查的產(chǎn)量差的說明性示圖。
圖19是說明被確定為故障的芯片區(qū)產(chǎn)生率的說明性示圖，當對晶片薄層實施了探針檢查時，因為它導致探針卡中提供的引線中產(chǎn)生噪音。
圖20是說明對多個晶片已實施探針檢查時的結(jié)果的說明性示圖。
圖21是說明對多個晶片已實施探針檢查時的結(jié)果的說明性示圖。
圖22是說明通過探針尖端的一次接觸對其實施行探針檢查的芯片區(qū)布置的平面圖。
圖23是說明在作為檢查目標的晶片主表面處芯片區(qū)布置和對其同時實施探針檢查的兩個芯片區(qū)組合的平面圖。
圖24是說明通過探針尖端的一次接觸對其實施探針檢查的芯片區(qū)布置的平面圖。
圖25是說明在作為檢查目標的晶片主表面處芯片區(qū)布置和同時對其實施探針檢查的兩個芯片區(qū)組合的平面圖。
具體實施例方式
在本發(fā)明的詳細描述之前，下面將描述在本申請中使用的技術(shù)術(shù)語的意思。
晶片意指單硅襯底(一般，幾乎是平坦圓盤形)、SOI(絕緣體上的硅)襯底、藍寶石襯底、玻璃襯底、其他絕緣體、非絕緣體或半導體襯底等或這些襯底的復合襯底。而且，本申請中的半導體集成電路器件不僅包括在半導體或絕緣體襯底如硅晶片和藍寶石襯底等上方形成的那些器件，而且包括除了清楚地指定的情況之外在TFT(薄膜晶體管)和其他絕緣體襯底如與STN(超扭曲向列型)液晶一樣的玻璃上方形成的那些器件。
器件表面意指晶片的主表面，且還指通過光刻工藝在其上方形成有對應(yīng)于多個芯片區(qū)的器件圖形的表面。
探針尖端或僅僅尖端意指包括與探針尖端一樣傳統(tǒng)地形成的端點的物體，以及接觸端包括與尖端一樣較窄地形成的端點，接觸端包括錐體端點和以其他形狀形成的凸塊電極。
探針檢查意指使用探針器對已完成了晶片工藝的晶片進行電測試，其中通過將探針尖端的端點施加到芯片區(qū)的主表面上形成的電極執(zhí)行半導體集成電路的電檢查。為了決定良好/非良好產(chǎn)品通過實施功能測試執(zhí)行該探針檢查，以檢查器件操作是否完成預定的功能以及DC操作性能和AC操作性能的測試。該探針檢查與分割為每個芯片之后(或封裝完成之后)進行的選擇測試(最終測試)相區(qū)別。
測試器(測試系統(tǒng))意指用于通過產(chǎn)生信號如預定電壓和標準定時對半導體集成電路進行電檢查的器件。
測試頭意指電連接到測試器以接收從測試器傳送的電壓和信號、以產(chǎn)生信號，如電壓和詳細定時信號，到半導體集成電路并通過彈簧針發(fā)送這種信號到之后描述的性能板的器件。
性能板意指通過彈簧針電連接到測試頭以發(fā)送從測試頭傳送的電壓和信號到之后描述的接觸環(huán)的板。而且，在某些情況下，性能板設(shè)置有之后描述的OSC電路，X′tal電路、旁路電路以及AD/DA電路，以便產(chǎn)生通過測試器不能產(chǎn)生的信號并發(fā)送這種信號到接觸環(huán)。
OSC(振蕩器系統(tǒng)時鐘)電路意指用于產(chǎn)生基準時鐘以操作CPU(中央處理單元)和外圍功能的系統(tǒng)時鐘產(chǎn)生電路。當系統(tǒng)時鐘輸入到器件時，該系統(tǒng)時鐘在具有幾十位計數(shù)器的器件內(nèi)分頻。分頻的時鐘用作嵌入外圍模塊的內(nèi)部時鐘。
X′tal電路意指主要用于時鐘的計時器的時鐘產(chǎn)生電路。當用于時鐘(例如，32.768kHz和38.4kHz)的計時器時鐘輸入到器件時，該時鐘在具有幾位計數(shù)器的器件中分開且分開的時鐘用作用于計時器時鐘的時基操作時鐘。
旁路電路意指用于消除電源噪聲的電路。該電路利用電解質(zhì)電容器和陶瓷電容器消除高頻噪聲和低頻噪聲。
AD/DA電路意指用于將模擬信號轉(zhuǎn)變?yōu)閿?shù)字信號以及也將數(shù)字信號轉(zhuǎn)變?yōu)槟M信號的電路。
接觸環(huán)意指通過彈簧針與之后描述的性能板和探針卡電連接的器件，以便將從性能板傳送的信號發(fā)送到之后描述的探針卡。
探針卡意指通過彈簧針電連接到接觸環(huán)且包括要與作為檢查目標的晶片和多層電路板接觸的探針尖端的結(jié)構(gòu)。該結(jié)構(gòu)發(fā)送從接觸環(huán)發(fā)送的信號到目標晶片。而且，在某些情況下，該結(jié)構(gòu)設(shè)置有OSC電路、X′tal電路、旁路電路和AD/DA電路等，以產(chǎn)生通過測試器不能產(chǎn)生的信號以及也發(fā)送這些信號到作為檢查目標的晶片。
探針器意指包括接觸環(huán)、探針卡以及樣品支承系統(tǒng)的檢查器體，樣品支承系統(tǒng)包括其上放置晶片的晶片臺。
在需要時以多個部分或斷面單元分開地描述優(yōu)選實施例。但是，除非另外清楚地描述，這些是彼此相關(guān)的。即，一種與其他種的改進、細節(jié)以及補充描述的所有例子的部分或全部相關(guān)。
而且，在下列實施例中當描述涉及單元的數(shù)目(包括片、數(shù)值、數(shù)量以及范圍等)時，這種單元數(shù)決不限于具體的數(shù)目，除非另外清楚地描述且僅限于具體的數(shù)目。即，這種數(shù)目可以大于或小于具體的數(shù)目。
此外，在下列實施例中，結(jié)構(gòu)的單元(包括單元步驟等)并不總是必要的，除非另外清楚地描述且在原理上認為是必要的。
類似地，當在下列實施例中描述了結(jié)構(gòu)的單元和位置關(guān)系的形狀時，應(yīng)該包括基本上接近或類似于這種形狀等的那些單元和位置關(guān)系，除非另外清楚地描述為不同以及在原理上清楚地認為不同。這也適用于上述數(shù)值和范圍。
此外，在用于描述本發(fā)明的優(yōu)選實施例的全部圖中，具有相同功能的單元指定用相同的參考標記且不再重復相同的描述。
而且，為本發(fā)明的優(yōu)選實施例而準備的圖即使當它是平面圖時，有時部分地畫陰影線，以使附圖的觀察更容易。
下面將參考附圖詳細描述本發(fā)明的優(yōu)選實施例。
圖1是說明在本發(fā)明的實施例中的探針檢查工藝中使用的測試器和夾具結(jié)構(gòu)以及測試信號的流程的說明性示圖。而且，圖2是夾具中包括的性能板的基本部分的平面圖。如圖1所示，該夾具由測試頭2、性能板3、接觸環(huán)4、探針卡5和晶片臺6形成。在探針器7內(nèi)容納了部分接觸環(huán)4、探針卡5和晶片臺6。
測試頭2與測試器1電連接。而且，測試頭2設(shè)置有用于以朝性能板3提供的端點與其中提供的電路電連接的多個彈簧針8。由于該彈簧針8的端部連接到性能板3中提供的連接焊盤9，因此測試頭2和性能板3可以電連接。
接觸環(huán)4設(shè)置有用于與其中提供的電路電連接的多個彈簧針10和多個彈簧針11。而且，彈簧針10的端點指向著性能板3，而彈簧針11的端點指向著探針器7內(nèi)的探針卡5。通過連接多個彈簧針10的端點到連接焊盤12可以電連接接觸環(huán)4和性能板3，連接焊盤12是在相對性能板3內(nèi)的連接焊盤9更內(nèi)側(cè)中提供。而且，通過連接多個彈簧針11的端點到探針卡5中提供的連接焊盤，可以電連接接觸環(huán)4和探針卡5。此外，連接焊盤12通過性能板3內(nèi)形成的電路電連接到連接焊盤9。
探針卡5由之后描述的主板和子板形成且設(shè)置有與晶片14相對的多個探針尖端(接觸端)，晶片14作為放置在晶片臺6上方的檢查目標。多個探針尖端15通過探針卡5中包括的預定電路電連接到接觸環(huán)4。晶片14在其主表面被分割為多個芯片區(qū)，以及在每個芯片區(qū)形成半導體集成電路和電連接到這種半導體集成電路的多個焊盤(第一電極(未圖示))。當多個探針尖端15與這些焊盤接觸時，在晶片14內(nèi)形成的測試器1、測試頭2、性能板3、接觸環(huán)4、探針卡5以及半導體集成電路被電連接，且通過發(fā)送檢查信號到這種半導體集成電路可以進行探針檢查。
圖3是說明直到通過探針器7中的傳送把探針卡5裝載到接觸環(huán)4的工序的說明性示圖。在探針卡5上方提供了電子元件，以形成用于電連接多個探針尖端15和接觸環(huán)4以及區(qū)域16的電路，區(qū)域16具有用于配置引線的圓形平坦平面。在實施例的該斷面圖中，該區(qū)域16被規(guī)定為直徑D和高度H。規(guī)定直徑D，以便從接觸環(huán)4伸出的彈簧針(連接裝置)配置在平面內(nèi)待連接的連接焊盤17的布置的內(nèi)側(cè)處。高度H被規(guī)定為當探針卡5在探針器7中傳送時足以使探針卡5不能自動傳送其直到接觸環(huán)4的裝載位置的尺寸，因為區(qū)域16內(nèi)配置的電子元件和引線與形成探針器7的部件碰撞。
如圖4和圖5所示，探針卡5由主板(第一板)18和布置在主板18的主表面上的子板(第二板)19形成。圖4是探針卡5的平面圖，而圖5是沿圖4中的線A-A的剖面圖。
而且，除圖4和圖5之外，如圖6所示，在主板18的主表面上方提供從外圓周配置連接焊盤17的外圓周焊盤區(qū)(五個區(qū)域)20、用于與主板18的背表面安裝的探針尖端電連接而配置焊盤21的內(nèi)圓周焊盤區(qū)(第四區(qū))22以及電連接到地電位的地電位區(qū)(第三區(qū))。圖6是說明主板18的主表面的平面圖。連接焊盤17和焊盤21通過主板18內(nèi)提供的引線在預定的區(qū)域中互相連接。
子板19在平面中配置在內(nèi)圓周焊盤區(qū)22的更內(nèi)側(cè)中并由連接到地電位區(qū)23的多個金屬柱24從背表面支承。柱24與形成在子板19的上表面、下表面上方以及內(nèi)部內(nèi)的引線中的地電位引線電連接。提供到主板18的焊盤21中的預定焊盤通過跳線(第一引線)25與子板19的上表面上方配置的焊盤(在圖4和圖5中未圖示)電連接。
在該實施例中，在子板19上方提供用于檢查的電路(第一電路)如OSC電路、X′tal電路、旁路電路以及AD/DA電路。用于檢查的電路由固定在子板19的上表面(主表面)上方的電子元件如繼電器26，27、電容器28、晶體控制振蕩器29以及IC30形成。在該實施例中，選擇的這些電子元件的外部尺寸應(yīng)該盡可能小，具體地元件的高度滿足用于形成用于檢查的電路需要的必需性能。
在子板19上方固定了多個插槽31，用于與子板19的上表面(主表面)、下表面和內(nèi)側(cè)上方形成的預定引線電連接。電子元件被裝載到相應(yīng)的插槽31，并且還可以通過插槽31的端子(第一端子)和電子元件的導線端子(第二端子)之間的接觸裝載到子板19。通過引入使用插槽31將電子元件裝載到子板19的結(jié)構(gòu)，即使在電子元件中發(fā)生故障，也可以容易地實現(xiàn)用新的電子元件替換。
繼電器26，27配置在沿子板19的上表面的外圓周的線上。而且，如上所述，從滿足形成用于檢查的電路需要的特性的那些繼電器選擇外部尺寸盡可能小的繼電器作為繼電器26，27。因此，由于可以避免繼電器26，27的擁擠布置，所以可以容易地釋放從繼電器26，27產(chǎn)生的熱量。而且，由于用主板18上方的柱子24支承子板19，因此通過繼電器26，27產(chǎn)生的熱量可以通過子板19下方提供的空間釋放。由于由繼電器26，27產(chǎn)生的熱量可以被容易地釋放，因此繼電器26，27可以在操作保證溫度(例如，約20℃至60℃)下操作。亦即，可以防止由于溫度上升的繼電器26，27的有缺陷的操作。此外，由于通過釋放從繼電器26，27產(chǎn)生的熱量可以降低包括繼電器26，27的電子元件上施加的熱負載，因此這些電子元件的操作中的預期壽命可以延長。
跳線25連接到焊盤，焊盤配置在子板19的上表面中配置繼電器26，27的區(qū)域的外側(cè)的區(qū)域中。而且，連接到跳線25的子板19的上表面上方的焊盤選擇為盡可能遠離接近連接到跳線25的焊盤21配置的那些焊盤。因此，跳線25的長度可以設(shè)置得盡可能短。因此，可以防止例如歸因于反射等的噪音混入通過跳線25傳送的信號中。而且，如上所述，由于子板19配置在平面中的內(nèi)圓周焊盤區(qū)22的內(nèi)側(cè)中，因此可以更容易裝載跳線25。
當在探針卡5的上部件上方。例如在性能板3上方，提供用于檢查的電路時，因為晶片14上方形成的半導體集成電路的組裝密度和電路的操作速率增加，假設(shè)產(chǎn)生下列問題。亦即，當例如從測試頭2發(fā)送的信號流到接近時鐘發(fā)生器如OSC電路和X′tal電路時，產(chǎn)生歸因于串擾的噪音，妨礙正常時鐘(信號波形)的產(chǎn)生。至于已接收包括噪音的信號的作為檢查目標的半導體集成電路，假設(shè)可能發(fā)生有缺陷的操作，導致精確的探針檢查變得不可能的問題。因為該原因，優(yōu)選用于檢查的電路提供到盡可能接近檢查目標的晶片14的位置，即探針卡5。
圖7是用于描述主板18的內(nèi)部結(jié)構(gòu)的平面圖。圖8是主板18內(nèi)配置的引線的剖面圖。圖9是表明在主板18的內(nèi)側(cè)中圖8所示的引線交叉的區(qū)域的基本部分的剖面圖。
如圖7所示，連接焊盤17和焊盤21通過嵌入主板18內(nèi)的引線(第五引線)32在預定的區(qū)域中電連接。如圖8所示，就引線32而言，為了絕緣用聚酰亞胺樹脂膜34覆蓋均勻直徑的銅引線33而且用粘合劑35涂敷聚酰亞胺樹脂膜的周圍?？梢酝ㄟ^使用計算機控制的布線機在由玻璃-織布-環(huán)氧樹脂或聚酰亞胺形成的基材(參考圖9)上方的預定圖形中鋪設(shè)多個引線32且此后用由例如玻璃-織布-環(huán)氧樹脂形成的聚酯膠片37覆蓋其上方鋪設(shè)了多個引線32的基材36的工藝，形成其中嵌入這種引線32的主板18。在使用這種引線32電連接預定的連接焊盤17和焊盤21的情況下，多個引線32可以在主板18內(nèi)自由地交叉。因此，可以減小引線32的長度。由此，在引線32上不再容易地產(chǎn)生歸因于串擾和反射的噪音。此外，由于銅引線33具有均勻的直徑且提供穩(wěn)定的特性阻抗，因此引線32在電特性的理論值和實際的測量值中可以容易地實現(xiàn)匹配，且也能傳送精確的檢查信號。而且，由于多個引線32可以在主板18內(nèi)自由地交叉，因此考慮到信號周期引線可以以相等長度鋪設(shè)。結(jié)果，當該實施例中的探針卡5同時傳送檢查信號至作為檢查目標的晶片14上方形成的多個芯片區(qū)時，可以減小芯片區(qū)之間的檢查信號的到達時間差。由此，可以防止基于檢查信號的到達延遲非良好(有缺陷的)芯片的決定。
圖10是用于描述主板18的下表面的平面圖。如圖10所示，該實施例中的探針卡5通過例如同時使多個探針尖端15與兩個芯片區(qū)接觸進行探針檢查。每個探針尖端15從用于與如上所述的焊盤21(參考圖6和圖7)電連接的內(nèi)圓周焊盤區(qū)22引出。而且，在探針檢查的時候，每個探針尖端15的端點配置為與相應(yīng)的芯片區(qū)中形成的焊盤相對。
圖11是用于描述子板19的上表面的平面圖。而且，圖12是子板19的基本部分的剖面圖。
該實施例中的子板19是通過交替地層疊絕緣層39和電路板40至49形成的內(nèi)建電路板。在子板19的上表面上方，在配置了繼電器26，27(圖11中未圖示)的區(qū)域(第一區(qū)域)的外側(cè)的區(qū)域(第二區(qū)域)中配置焊盤50。在焊盤50上方，連接跳線25(圖11中未圖示)。在子板19的上表面上方，在配置了焊盤50的區(qū)域的內(nèi)側(cè)的區(qū)域中配置的焊盤50和焊盤51通過作為最上層的布線層49在相應(yīng)的布線層49之間電連接。而且，在子板19內(nèi)提供通孔52以及布線層被電連接以及焊盤50，51也通過填充通孔52的導電材料電連接到布線層40至49。此外，在該實施例中，布線層44與柱子24(參考圖5)和地電位區(qū)23電連接并設(shè)為地電位，而布線層45用來提供電源電壓到繼電器26，27，布線層41至43以及布線層46至48用來傳送檢查信號，布線層40，49用于電連接子板19的上下表面處的焊盤。
在該實施例中，在相應(yīng)的焊盤50和焊盤51之間預先形成在子板19的表面上方形成的最上層的布線層49，且不希望的布線層(第四引線)49通過例如使用切割機將其切斷來選擇電連接到焊盤50、布線層和探針尖端15的焊盤51。由此，僅僅一種子板19可以用于多種半導體集成電路的探針檢查。
由于形成包括用于檢查的電路如OSC電路、X′tal電路、旁路電路以及AD/DA電路的電路的引線(布線層)可以通過形成包括檢查電路的各種電路以與預定距離(第一距離)一樣的距離隔開，該檢查電路使用對其形成布線層40至49的子板19，因此可以防止歸因于由引線(布線層)的擁擠布置產(chǎn)生的串擾和反射的噪音的產(chǎn)生。此外，連接到布線層之間的地電位的布線層44的配置使得難于產(chǎn)生噪音。
其間，在該實施例中不使用子板19形成探針卡5的情況下，在主板18的上表面上方安裝電子元件如繼電器26，27、電容器28、晶體控制振蕩器29和IC30(參考圖4和圖5)，并且將通過與這些電子元件的連接形成各種電路的引線配置在主板18的上方。因此，引線是擁擠的且并行延伸，導致在引線中可能發(fā)生基于串擾和反射的噪音問題。這里，圖13是說明歸因于串擾的噪音產(chǎn)生區(qū)的說明性示圖，而圖14和圖15是說明歸因于串擾和反射的噪音產(chǎn)生區(qū)的說明性示圖。當引線是擁擠的且并行延伸時，當任意地址總線(信號A至D)從高電平(5V)變?yōu)榈碗娖?0V)時，在保持高電平的數(shù)據(jù)總線(信號E)中產(chǎn)生噪音，如圖13至15所示。該噪音被稱作串擾噪聲。如果產(chǎn)生歸因于串擾的噪音，可以假定發(fā)生了探針檢查的精確度可能降低的問題。而且，當檢查信號的頻率變高時，例如當時鐘從20MHz(周期50ns)上升到40MHz(周期25ns)時，如圖14和圖15所示，確定點之間的間隔減窄至一半。在由確定點中的P表示位置之后數(shù)據(jù)總線立刻改變。但是，因為在該改變之前容易立即產(chǎn)生由于反射的噪音，因此在由P表示的位置處測量定時的容限損失了，導致探針檢查的精確度可能降低的問題。這里，圖16和圖17是用于描述歸因于反射的噪音產(chǎn)生位置的說明性示圖。圖16表示使用不利用該實施例的子板19形成的探針卡5的探針檢查結(jié)果，而圖17表示使用本實施例的探針卡5的探針檢查的結(jié)果。如圖16和圖17所示，當使用不利用子板19形成的探針卡5進行探針檢查時，不能獲得由R表示的部分的數(shù)據(jù)。由于歸因于反射的噪音影響發(fā)生該條件。而且，由于在主板18上方的區(qū)域中可以配置電子元件和引線的區(qū)域受到限制，如果作為探針檢查目標的半導體集成電路器件的功能多樣化、引線數(shù)目增加，那么引線更擁擠，且由此在引線上可以容易地產(chǎn)生噪音。即，可以假定為發(fā)生探針卡5不能適合于作為探針檢查目標的半導體集成電路器件的功能多樣化的問題。另一方面，根據(jù)該實施例，由于可以盡可能短的設(shè)置用于電連接主板18和子板19的跳線25和嵌入主板18的引線32，以及子板19中包括的布線層40至49之間的間隔可以與如上所述的預定距離一樣長的隔開，因此可以防止在引線上產(chǎn)生歸因于串擾和反射的噪音。此外，由于可以用子板19的表面內(nèi)和上方形成的布線層40至49形成各種電路，因此可以顯著地減小探針卡5中配置的引線數(shù)目以及可以防止擁擠的引線布置。由此，也可以防止在引線上產(chǎn)生歸因于串擾和反射的噪音。即，即使當作為探針檢查目標的半導體集成電路器件的功能多樣化時，不增加引線數(shù)目也可以實現(xiàn)這種功能。而且，根據(jù)該實施例，由于可以防止在引線上產(chǎn)生歸因于反射的噪音，因此即使當檢查信號的頻率變高時也可以防止探針檢查的精確度降低。
此外，當不使用該實施例的子板19形成探針卡時，由于在主板18上方限制可以配置電子元件和引線的區(qū)域，因此這種電子元件和引線在布置上很擁擠。而且，由于電子元件和引線必須布置在限制區(qū)內(nèi)，因此通過在上面方向?qū)盈B配置不能配置在限制區(qū)內(nèi)的電子元件和引線。因此，從電子元件和引線產(chǎn)生的熱量不能容易地釋放，以及因為電子元件的溫度，具體假定發(fā)生繼電器的溫度上升，所以很可能發(fā)生缺陷操作的問題。此外，由于從電子元件和引線產(chǎn)生的熱量不能容易地釋放，因此假定發(fā)生電子元件的預期工作壽命很可能減小的問題。而且，由于在上面方向?qū)盈B電子元件和引線且由此探針卡5的高度變高，因此可以假定發(fā)生探針卡5自動傳送到探針器7中、自動傳送其至探針器7的外側(cè)以及探針卡5自動裝載到接觸環(huán)4或從接觸環(huán)4自動卸載變得不可能的問題。其間，根據(jù)該實施例，在探針卡5上方配置的引線數(shù)目可以顯著地減小，以及通過如上所述用在子板19的內(nèi)部和在表面上方形成的布線層40至49形成各種電路沿子板19的上表面的外圓周的線上布置繼電器26，27(參考圖4)。因此，由于可以避免電子元件和引線的擁擠布置，從電子元件和引線產(chǎn)生的熱量可以容易地釋放。此外，由于子板19由柱子24支承在主板18上方，因此從電子元件和引線產(chǎn)生的熱量可以從子板19下方的空間釋放。由此，可以實現(xiàn)電子元件的缺陷操作和長操作壽命。而且，由于從滿足形成檢查電路需要特性的那些電子元件選擇其外部尺寸小，具體是高度尺寸小的電子元件，因此可以防止探針卡5高度增加。因此，可以實現(xiàn)探針卡5自動傳送到探針器7中、其自動傳送至探針器7的外側(cè)以及探針卡5自動裝載到接觸環(huán)4或從接觸環(huán)4自動卸載。
而且，當不使用該實施例的子板19形成探針卡5時，可以假定發(fā)生一個問題，其中如果由于用于在主板18上方安裝電子元件和引線的焊料氧化，電子元件和引線移位或脫離主板18，由于在主板18上方電子元件和引線的配置是擁擠的，因此修復很可能變得困難。此外，由于電子元件和引線的擁擠布置，因此當使用焊料淀積電子元件時，當在這種電子元件中產(chǎn)生故障時，可以假定發(fā)生元件的替換很可能變得困難的問題。而且，由于主板18上方的引線數(shù)目變大，因此可以假定發(fā)生一種問題，其中引線很可能錯誤地連接到焊盤21，并且在引線的斷開沒有被探測的同時探針卡很可能傳遞。其間，由于在該實施例中由嵌入主板18的引線32和子板19的內(nèi)部和表面上方形成的布線層40至49形成包括檢查電路的各種電路，因此可以很大程度的減小探針卡5上方配置的引線數(shù)目以及也可以消除引線的擁擠布置。由此，即使電子元件和引線移位和脫離探針卡5，也可以容易地進行修復。此外，在該實施例中，由于使用插座將電子器件安裝到探針卡5(子板19)，如果在這種電子元件中發(fā)生故障，那么有關(guān)的電子元件可以容易地代替。此外，根據(jù)該實施例，由于探針卡5上方配置的引線數(shù)目可以顯著地減小，因此可以防止引線錯誤地連接到焊盤21以及在尚未探測引線斷開的同時傳遞探針卡。而且，根據(jù)該實施例，由于可以特別地減小探針卡5上方配置的引線數(shù)目，因此可以縮短探針卡5的制造周期。即，可以縮短探針卡5的交貨周期。此外，通過顯著地減小探針卡5上方配置的引線數(shù)目可以降低該實施例的探針卡5的制造成本。
圖18圖示了當對同樣的晶片14(參考圖1)進行三次探針檢查時第二探針檢查和第三探針檢查的產(chǎn)量差，示出了當使用該實施例的探針卡5(下面，稱為條件A)時和使用不利用該實施例的子板19形成的探針卡5(下面，稱為條件B)時獲得的結(jié)果。如圖18所示，在條件B下作為樣品的2347個晶片14的第二探針檢查和第三探針檢查的產(chǎn)量差的平均值約為2.69％，而在條件A下作為樣品的2494個晶片14的平均值約為1.48％，表示增加了約1.21％。即，這些平均值的差暗示可以使用該實施例的探針卡5提高探針檢查的產(chǎn)量。
圖19圖示了當對晶片14(參考圖1)進行探針檢查時基于提供到探針卡5的引線上產(chǎn)生的噪音(歸因于串擾或反射的噪音)確定為缺陷區(qū)的芯片區(qū)的產(chǎn)生率，示出了條件A和B下各自的結(jié)果。如圖19圖示，在條件B下作為樣品的2347個晶片14中因為噪音被確定為缺陷區(qū)的芯片區(qū)的產(chǎn)生率的平均值約0.73％，而在條件A下作為樣品的2494個晶片的平均值約0.48％，表示提高了約0.25％。即，這些平均值的差暗示使用該實施例的探針卡5可以減小探針卡5中提供的引線上產(chǎn)生的噪音。
圖20和圖21圖示了對其上形成一種半導體集成電路的多個晶片進行的探針檢查的結(jié)果，該半導體集成電路不同于作為圖18和圖19所示的探針檢查目標的晶片14上形成的電路，分別表明了條件A和B下各自的結(jié)果。根據(jù)圖20所示的結(jié)果，在條件B下作為樣品的3281個晶片中探針檢查的產(chǎn)量的平均值約91.98％，而在條件A下作為樣品的1654個晶片的平均值約94.11％，表示提高了約2.13％。而且，根據(jù)圖21所示的結(jié)果，在條件B下作為樣品的4103個晶片中探針檢查的產(chǎn)量的平均值約91.26％，而在條件A下作為樣品的4768個晶片的平均值約93.44％，表明提高了約2.51％。即，這些平均值的差暗示使用該實施例的探針卡5可以提高探針檢查的產(chǎn)量。
在如上所述的探針卡5中，如圖22所示，配置探針尖端15(參考圖1)以通過其單次接觸操作與沿探針卡5的操作方向(第一方向)提供的用于探針檢查的兩個相鄰的芯片區(qū)CHP接觸。而且，圖23圖示了在作為檢查目標的晶片14(參考圖1)的主表面上方的芯片區(qū)CHP的布置，探針卡5的操作方向以及同時進行探針檢查的兩個芯片區(qū)CHP的組合。由陰影區(qū)域表示的組合或沒有任何陰影區(qū)域的組合表示了作為兩個芯片區(qū)CHP的組合。例如，當在晶片14內(nèi)分割232個芯片區(qū)CHP時，通過探針尖端15與晶片14的116次接觸對所有芯片區(qū)CHP的探針檢查，可以實現(xiàn)如上所述的芯片區(qū)CHP的選擇。
這里，當探針尖端15僅用其一次接觸操作能與在對角線延伸的方向中提供的用于探針檢查的兩個相鄰的芯片區(qū)CHP接觸時，如圖22所示，采用圖15中所示的晶片14的主表面上方的芯片區(qū)CHP的布置、探針卡5的操作方向，以及對其同時進行探針檢查的兩個芯片區(qū)CHP的組合。即使在圖25中，作為兩個芯片區(qū)CHP的組合，可以引入由陰影區(qū)域表示的組合或沒有任何陰影區(qū)域的組合。當如上所述選擇芯片區(qū)CHP時，不能選擇兩個芯片區(qū)CHP，以及在某些情況下僅選擇一個芯片區(qū)CHP。在此情況下，通過與實際上不存在的虛擬芯片區(qū)DCHP結(jié)合進行探針檢查。在圖25中，用虛線表示虛擬芯片區(qū)DCHP。當在晶片14內(nèi)分割232個芯片區(qū)CHP時，可以通過使探針尖端15與晶片14接觸128次對所有芯片區(qū)CHP實施探針檢查。在此情況下，與由圖22和圖23表示的該實施例相比增加了探針尖端15與晶片14的接觸次數(shù)。即，根據(jù)該實施例，由于可以減小探針尖端15與晶片14的接觸次數(shù)，因此可以縮短探針檢查需要的時間。
上面基于本發(fā)明的優(yōu)選實施例實際地描述了本發(fā)明。但是，本發(fā)明不限于此且在不脫離其主旨的范圍內(nèi)允許各種改變或改進。
例如，在該實施例中，子板配置在主板上方且形成探針卡，但是在用類似于用于在主板上方配置子板的裝置在子板上方配置結(jié)構(gòu)和功能類似于子板襯底的一個或多個襯底以及此后形成探針卡也是可能的。
而且，在該實施例中，在具有金屬柱子的主板上方配置子板，并在其后形成探針卡，但是子板形成為弧形子板并且一個或多個子板配置在主板上方以便使對應(yīng)于弧形子板的弦的部分與主板接觸也是可能的。
本發(fā)明的半導體集成電路器件的制造方法可以廣泛地適用于晶片上形成的半導體集成電路的探針檢查。
權(quán)利要求
1.一種半導體集成電路器件的制造方法，包括以下步驟(a)準備其中分割多個芯片區(qū)的半導體晶片，在多個芯片區(qū)中的每個區(qū)域上方形成半導體集成電路，以及在主表面上方形成用于與所述半導體集成電路電連接的多個第一電極；(b)準備第一板、第二板以及探針卡，所述第一板設(shè)置有用于與所述第一電極接觸的多個接觸端，所述第二板安裝在所述第一板上方，以形成用于與所述接觸端電連接的多個布線層，以及所述探針卡安裝在所述第二板的主表面上方，設(shè)置有多個電子元件，以形成用于與測試器電連接的第一電路，且通過多個第一引線與所述第一和第二板電連接；以及(c)通過使所述接觸端的端點與所述第一電極接觸，對所述的半導體集成電路進行電檢查。
2.根據(jù)權(quán)利要求1的半導體集成電路的制造方法，其中通過使所述接觸端的所述端點與多個芯片區(qū)中的多個第一芯片區(qū)中包括的所述第一電極接觸執(zhí)行所述步驟(c)。
3.根據(jù)權(quán)利要求2的半導體集成電路的制造方法，其中所述第一芯片區(qū)是所述的兩個芯片區(qū)且沿其中在所述步驟(c)中所述探針卡操作的第一方向鄰近地配置。
4.根據(jù)權(quán)利要求1的半導體集成電路器件的制造方法，其中第五引線形成為嵌入所述第一板的引線，用于與所述接觸端電連接。(i)其中所述第五引線包括導電層和絕緣層，以及(ii)其中所述導電層覆有所述絕緣層。
5.根據(jù)權(quán)利要求1的半導體集成電路的制造方法，其中所述第二板內(nèi)的所述布線層以預定的第一距離的間隔分開地配置。
6.根據(jù)權(quán)利要求1的半導體集成電路器件的制造方法，其中所述電子元件包括多個繼電器，以及其中所述繼電器沿所述第二板的所述主表面的外圓周成一條線布置。
7.根據(jù)權(quán)利要求6的半導體集成電路器件的制造方法，其中所述第一引線連接到所述第一區(qū)域的外圓周中的所述第二區(qū)域，其中所述繼電器配置在所述第二板的所述主表面中。
8.根據(jù)權(quán)利要求1的半導體集成電路器件的制造方法，其中多個插座位于所述第二板的所述主表面上方，所述多個插座電連接到所述第一電路且所述電子元件裝載到所述多個插座，以及其中通過使所述插座的第一端與所述電子元件的第二端接觸，使所述插座與所述電子元件電連接。
9.根據(jù)權(quán)利要求1的半導體集成電路器件的制造方法，其中所述第一板的所述主表面包括(i)電連接地電位的第三區(qū)域；(ii)圍繞所述第三區(qū)域且連接到用于使所述第一板與第二板電連接的多個第三引線的第四區(qū)域；以及(iii)圍繞所述第四區(qū)域且連接到用于使所述探針卡與所述測試器電連接的連接裝置的第五區(qū)域；以及其中所述第二板配置在平面中所述的第三區(qū)域內(nèi)。
10.根據(jù)權(quán)利要求1的半導體集成電路器件的制造方法，其中在所述第二板的所述主表面上方和所述第二板內(nèi)形成布線層，以及其中通過切割所述第二板的所述主表面的所述布線層中包括的多個引線中預定的第四引線，選擇用于所述電子元件的電連接的所述布線層或所述引線。
全文摘要
探針卡由主板和主板的主表面上方配置的子板形成。子板配置在平面中的內(nèi)圓周焊盤區(qū)的內(nèi)側(cè)中。繼電器布置在沿子板的上表面的外圓周的線中。電子元件如繼電器、電容器、晶體控制振蕩器和IC選自盡可能減小尺寸的那些元件。用于檢查的電路由子板上方提供的電子元件和子板內(nèi)的布線層形成。結(jié)果，可以提高探針卡的產(chǎn)量。
文檔編號G01R31/28GK1638082SQ20041010449
公開日2005年7月13日 申請日期2004年12月23日 優(yōu)先權(quán)日2003年12月24日
發(fā)明者佐藤匡史 申請人:株式會社瑞薩科技