專利名稱：時序測試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及測試技術(shù)領(lǐng)域，特別是涉及數(shù)字電路的時序測試方法。
背景技術(shù)：
隨著電子技術(shù)的發(fā)展，數(shù)字電子系統(tǒng)的工作頻率越來越高，對信號時序關(guān)系的要求也越來越嚴(yán)格。若單板中芯片輸入信號的時序關(guān)系不能滿足要求，則芯片不能正常工作，進而使得單板不能可靠地工作；若單板上總線信號的時序配合不當(dāng)，則單板總線信號會產(chǎn)生沖突。
為了保證單板穩(wěn)定地工作，就需要對單板內(nèi)芯片的時序參數(shù)進行測試，以檢驗時序關(guān)系是否可靠，進而評價單板的可靠性。在此，所謂時序參數(shù)具體包括數(shù)據(jù)信號的建立時間和保持時間、地址信號的建立時間和保持時間，以及片選信號的有效時間。其中，建立時間是指輸入信號的開始時刻(以下稱有效時刻)到出現(xiàn)采樣信號沿出現(xiàn)時刻之間的時間間隔。若數(shù)據(jù)在采樣信號沿出現(xiàn)之前有效，則建立時間為正；反之，建立時間為負(fù)。保持時間是指出現(xiàn)采樣信號沿的時刻到輸入信號的結(jié)束時刻(以下稱無效時刻)之間的時間間隔。若采樣信號沿在輸入信號的無效時刻之前出現(xiàn)，則保持時間為正；反之，保持時間為負(fù)。建立時間和保持時間越大，則時序關(guān)系越滿足要求。
請參閱圖1，采樣信號為時鐘信號，采樣信號沿為時鐘信號的上升沿，也就是在時鐘信號的上升沿采樣輸入信號。其中，T1為建立時間，T2為保持時間，T1+T2為信號的總有效時間。
在實際應(yīng)用中，采樣信號可以是時鐘信號，也可以是片選信號或其他用于采樣輸入信號的控制信號。采樣信號沿可以是采樣信號的上升沿，也可是采樣信號的下降沿，具體情況根據(jù)芯片的要求而定。當(dāng)在采樣信號的上升沿采樣輸入信號時，則采樣信號沿為上升沿；當(dāng)在采樣信號的下降沿采樣輸入信號時，則采樣信號沿為下降沿。
目前，人們常采用下述方法來測試芯片輸入信號的建立時間和保持時間。
方法一，借用單板自身帶有的工作軟件來進行測試。通常，帶有CPU、DSP(數(shù)字信號處理器)或者單片機等處理器芯片的單板在實際工作過程中會訪問單板上的其他芯片(以下稱外部芯片)。這樣，在進行芯片的時序關(guān)系測試時可以借助此操作。具體測試過程是首先，選擇被測芯片以及被測信號線；然后，運行單板的工作軟件，使單板進入實際工作狀態(tài)；再后，處理器芯片訪問外部芯片，在被測信號線上產(chǎn)生高、低電平的變換；最后，用示波器持續(xù)觀察被測芯片的被測邏輯信號，所述邏輯信號包括時鐘信號、數(shù)據(jù)信號、地址片選信號以及讀寫控制信號等，利用示波器的時間測量功能來測量、分析被測芯片的時序參數(shù)。
方法一雖然可以實現(xiàn)對被測信號線的時序測試，但是，在實際應(yīng)用中其不可避免地存在下述缺陷其一，難以確定建立時間和保持時間。方法一借助單板實際工作軟件來使處理器定時訪問被測芯片，以捕捉被測信號線上的可能出現(xiàn)的電平變換。然而，在實際工作過程中，處理器定時訪問被測芯片，在被測信號線上所產(chǎn)生的波形信號是實際工作時的電平信號，而實際工作時的電平信號通常不是方波信號，往往是低電平時間短、高電平持續(xù)時間長，或者高電平時間短而低電平持續(xù)時間較長。這樣的波形信號難以確定輸入信號的有效時刻和無效時刻，因而，也就難以確定輸入數(shù)據(jù)的建立時間和保持時間。
其二，應(yīng)用范圍窄。方法一中，單板所帶有的工作軟件不是專門用于時序參數(shù)測試的，因而，在實際應(yīng)用中會出現(xiàn)下述情況需要測試某個外部芯片時，而軟件實際運行中處理器芯片沒有訪問該外部芯片的操作，這樣將不能在被測信號線上產(chǎn)生高、低電平變換；或者處理器芯片有訪問外部芯片的操作，但是該訪問不是定時的，這同樣不能在被測信號線上產(chǎn)生高、低電平的變化。因此，方法一只能應(yīng)用在處理器芯片具有定時訪問外部芯片的操作，并且能夠在被測信號線上產(chǎn)生高、低電平的轉(zhuǎn)換的單板。因而，使得方法一的應(yīng)用范圍較窄。
方法二，使用直接訪問被測芯片地址空間的方法來測試時序參數(shù)。在實際應(yīng)用中，可以通過操作終端上特定的命令窗口和特定的命令直接訪問地址空間來測試地址線和數(shù)據(jù)線的時序參數(shù)。首先，選擇被測芯片和被測信號線；然后，借助特定的窗口通過特定的命令，來驅(qū)動被測信號線上產(chǎn)生高、低電平的變化；最后，使用示波器等測試儀器捕捉電平變化，并測量時序參數(shù)。
例如，利用Wind River公司的Tornado調(diào)試終端的命令窗口，先輸入修改內(nèi)存的命令“m 0x0000FFFF 0xFFFF”，來將地址“0x0000FFFF”中的內(nèi)容修改為“0xFFFF”；然后，再次在命令窗口中輸入修改內(nèi)存的命令“m 0x0000FFFF0x0000”，來將地址“0x0000FFFF”中的內(nèi)容修改為“0x0000”，這樣在數(shù)據(jù)線上就產(chǎn)生了由高電平向低電平的變換；最后，示波器等測試儀器捕捉電平變化，并測量時序參數(shù)。
在實際應(yīng)用中，方法二存在下述缺陷第一，不易確定建立時間和保持時間。由于方法二中需要借助于特定的窗口輸入特定的命令來實現(xiàn)高、低電平的變換，并用示波器等測試儀器來捕捉瞬間的電平變化，進而分析時序參數(shù)。由于命令是通過手工輸入的，并且電平變化是在命令輸入的瞬間，稍縱即逝，因此電平的變化難以被捕獲到，從而難以確定建立時間和保持時間，不便于進行時序參數(shù)的分析。
第二，操作繁瑣。在實際應(yīng)用中，方法二需要借助于特定的終端、特定的命令窗口，并輸入特定的命令，來在被測芯片的數(shù)據(jù)信號線和地址信號線上產(chǎn)生高、低電平的變換，然后，捕捉電平變換并分析被測芯片的時序參數(shù)。由于每產(chǎn)生一個電平都需要通過手工輸入特定命令，這使得操作過程較為繁瑣。
第三，測試效率較低。由于方法二的操作過程繁瑣、不易確定建立時間和保持時間，從而導(dǎo)致測試效率較低。
第四，應(yīng)用范圍窄。由于方法二中，需要借助于特定的終端、特定的命令窗口以及特定的命令來實現(xiàn)高、低電平的變換，而對于不能應(yīng)用在特定終端或特定的命令窗口的單板，將不能采用方法二來進行時序參數(shù)的測試。因此，方法二的應(yīng)用范圍受到局限。

發(fā)明內(nèi)容
本發(fā)明解決的技術(shù)問題在于提供了一種時序測試方法，易于確定建立時間和保持時間、簡化了操作過程、提高了測試效率，同時擴大了應(yīng)用范圍。
一種時序測試方法，用于對芯片的時序參數(shù)進行測試，包括步驟(1)選定被測芯片以及被測信號線；(2)通過訪問地址空間來驅(qū)動被測信號線產(chǎn)生方波信號；(3)捕捉方波信號，測量時序參數(shù)。
所述步驟(1)中被測信號線為所述被測芯片的并行數(shù)據(jù)線；所述步驟(2)中具體為通過并行數(shù)據(jù)線，處理器芯片向被測芯片的至少一個地址空間內(nèi)循環(huán)地寫入全“0”數(shù)據(jù)和全“1”數(shù)據(jù)，在并行數(shù)據(jù)線上產(chǎn)生方波信號。
所述步驟(1)中被測信號線為所述被測芯片的串行數(shù)據(jù)線；所述步驟(2)中具體為通過所述串行數(shù)據(jù)線，處理器芯片循環(huán)地向被測芯片的至少一個地址空間內(nèi)寫入數(shù)據(jù)，所述數(shù)據(jù)用二進制表示時為“0”和“1”相互間隔，在串行數(shù)據(jù)線上產(chǎn)生方波信號。
所述步驟(1)中被測信號線為所述被測芯片的并行地址線；所述步驟(2)中具體為選定被測芯片的至少兩個地址空間，所述地址空間的至少一位對應(yīng)位的數(shù)值異或為1；處理器芯片循環(huán)地訪問所述選定的地址空間，在并行地址線上產(chǎn)生方波。
所述步驟(1)中被測信號線為所述被測芯片的串行地址線所述步驟(2)中具體為選定被測芯片的一個或多個地址空間，所述地址空間至少有兩個相鄰的位的數(shù)值異或為1；處理器芯片循環(huán)地訪問所述選定的地址空間，在串行地址線上產(chǎn)生方波信號。
所述步驟(1)中所述被測芯片為處理器芯片；所述被測信號線為所述處理器芯片的并行數(shù)據(jù)線；所述步驟(2)之前還包括步驟選定處理器芯片之外的芯片，并選定所述芯片的至少兩個地址空間，處理器芯片向所述地址空間中分別寫入全“0”數(shù)據(jù)或全“1”數(shù)據(jù)；所述步驟(2)具體為通過并行數(shù)據(jù)線，處理器芯片循環(huán)地從所述地址空間中分別讀取全“0”數(shù)據(jù)和全“1”數(shù)據(jù)，在并行數(shù)據(jù)線上產(chǎn)生方波。
所述步驟(1)中所述被測芯片為處理器芯片，所述被測信號線為所述處理器芯片的串行數(shù)據(jù)線；所述步驟(2)之前還包括選定處理器芯片之外的芯片以及所述芯片的某個或多個地址空間；分別向所述地址空間寫入數(shù)據(jù)，所述數(shù)據(jù)用二進制表示時為“0”和“1”相互間隔；所述步驟(2)中具體為通過所述串行數(shù)據(jù)線，處理器芯片循環(huán)地從所述地址空間中讀取數(shù)據(jù)，在串行數(shù)據(jù)線上產(chǎn)生方波信號。
所述步驟(3)具體為用示波器或者邏輯分析儀捕捉方波信號和采樣信號，測定被測信號的時序參數(shù)。
所述時序參數(shù)包括信號的建立時間和保持時間。
所述步驟(3)之后還包括步驟判斷是否結(jié)束測試。
所述判斷是否結(jié)束測試的步驟具體為根據(jù)結(jié)束標(biāo)志來判斷是否結(jié)束測試；如果結(jié)束標(biāo)志置1，則結(jié)束測試；如果結(jié)束標(biāo)志置0，則轉(zhuǎn)入步驟(2)繼續(xù)測試。
所述結(jié)束標(biāo)志在步驟(2)之前設(shè)置為0；所述結(jié)束標(biāo)志在步驟(3)后可以修改為1。
相對于現(xiàn)有技術(shù)，本發(fā)明的有益效果是第一，易于確定建立時間和保持時間。本發(fā)明提供的方法中，通過在被測信號線上循環(huán)產(chǎn)生高、低電平變換的方波信號來實現(xiàn)時序參數(shù)的測試。由于，在一段高、低電平交替的方波信號中，比較容易捕獲被測信號的有效時刻以及無效時刻，因而也就易于確定建立時間和保持時間。
第二，操作簡單。由于本發(fā)明中借助于在被測信號線上循環(huán)產(chǎn)生的高、低電平變換的方波信號，而無需利用特定的終端并通過特定的窗口手工輸入特定的命令來獲得高、低電平的轉(zhuǎn)換。因而，同現(xiàn)有技術(shù)相比，本發(fā)明提供的時序測試方法操作較為簡單。
第三，測試效率較高。由于本發(fā)明提供的時序測試方法操作簡單、易于確定建立時間和保持時間。因此，同現(xiàn)有技術(shù)相比，本發(fā)明提供的時序測試方法的測試效率較高。
第四，應(yīng)用范圍較廣。由于本發(fā)明提供的時序測試方法借助于在被測信號線上循環(huán)產(chǎn)生的高、低電平變換的方波信號來進行測試，而對于單板在常規(guī)工作過程中處理器是否定時訪問被測芯片沒有特定要求。此外，本發(fā)明提供的時序測試方法無需利用特定的終端并通過特定的窗口手工輸入特定的命令，就可以長時間持續(xù)的進行時序觀察和測試。因而，同現(xiàn)有技術(shù)相比，本發(fā)明提供的時序測試方法的應(yīng)用范圍較廣。


圖1是數(shù)據(jù)信號線的時序參數(shù)示意圖；圖2是本發(fā)明時序測試方法的流程圖；圖3是本發(fā)明中產(chǎn)生方波的流程圖；圖4是本發(fā)明中并行數(shù)據(jù)線產(chǎn)生方波的原理框圖；圖5是本發(fā)明中并行數(shù)據(jù)線產(chǎn)生方波信號的波形示意圖；圖6是本發(fā)明中串行數(shù)據(jù)線產(chǎn)生方波的原理框圖；圖7是本發(fā)明中串行數(shù)據(jù)線產(chǎn)生方波信號的波形示意圖。
具體實施例方式
請參閱圖2，是本發(fā)明時序測試方法的流程圖。本發(fā)明提供的時序測試方法的具體過程為步驟210，選定被測信號線。其中，被測信號線可以為并行的地址信號線、串行的地址信號線、并行的數(shù)據(jù)信號線、串行的數(shù)據(jù)信號線。
步驟220，通過訪問地址空間來驅(qū)動被測信號線上產(chǎn)生方波信號。通過處理器訪問選定的地址空間，以在被測信號線上交替地產(chǎn)生高、低電平變換，從而產(chǎn)生利于測試的方波信號。
步驟230，捕捉方波信號，測量時序參數(shù)。利用示波器或邏輯分析儀等測試儀器來監(jiān)測被測信號線上的方波信號，捕捉方波的有效時刻和無效時刻，從而確定被測信號的時序參數(shù)。所述時序參數(shù)包括輸入信號的建立時間和保持時間等。
請參閱圖3，是本發(fā)明中產(chǎn)生方波信號的流程圖。本發(fā)明中，可以利用軟件來循環(huán)產(chǎn)生方波信號。
步驟310，設(shè)置結(jié)束標(biāo)志為0。
步驟320，在被測信號線上產(chǎn)生高電平信號。
步驟330，在被測信號線上產(chǎn)生低電平信號。
步驟340，判斷結(jié)束標(biāo)志是否為1；如果是，則結(jié)束；如果否，則轉(zhuǎn)入步驟320。
需要指出的是，步驟340之前還包括修改結(jié)束標(biāo)志的步驟。所述結(jié)束標(biāo)志可以通過輸入數(shù)值來修改，也可以通過外部終端來改動。
可以理解的是，步驟320中，也可以在被測信號線上產(chǎn)生低電平信號，相應(yīng)地，步驟330中，在被測信號線上產(chǎn)生高電平信號。
下面根據(jù)被測芯片和被測信號線的不同，分別予以說明如何在被測信號線上產(chǎn)生方波信號，并進行時序參數(shù)的測試。
第一種情況選擇外部芯片為被測芯片，選擇并行數(shù)據(jù)線為被測信號線。
具體測試過程為首先，選定并行的數(shù)據(jù)線作為被測信號線，同時選定被測芯片地址空間的一個地址。
然后，處理器芯片向選定的地址空間循環(huán)地寫入全“0”和全“1”數(shù)據(jù)。這樣，就可以在所有的數(shù)據(jù)線上交替的出現(xiàn)低電平和高電平。如果數(shù)據(jù)總線的寬度為8位(bit)，則全“0”數(shù)據(jù)為0x00，全“1”數(shù)據(jù)為0xFF；如果數(shù)據(jù)總線的寬度為16位，則全“0”數(shù)據(jù)為0x0000，全“1”數(shù)據(jù)為0XFFFF，以此類推。具體數(shù)值依總線寬度而定。
最后，用示波器或其他測試儀器來捕捉采樣信號以及方波信號的有效時刻和無效時刻，從而確定被測信號的建立時間和保持時間等時序參數(shù)。
下面舉例說明如何在并行的數(shù)據(jù)信號線上產(chǎn)生方波信號，并進行時序參數(shù)的測試。
請同時參閱圖4和圖5，選定外部芯片420為被測芯片，處理器芯片410通過并行數(shù)據(jù)線D0至D7來訪問被測芯片。具體測試過程為首先，選擇并行數(shù)據(jù)線D0至D7為被測信號線，選擇被測芯片420的某個地址空間。
然后，通過并行數(shù)據(jù)線D0至D7，處理器芯片410向該地址空間寫入全“0”數(shù)據(jù)(bytel的各個位b0～b7均為0)，即D0至D7各個位均為0，也就是數(shù)據(jù)線D0至D7上均為低電平；再向該地址空間寫入全“1”數(shù)據(jù)(byte2的各個位b0～b7均為1)，即D0至D7各個位均為1，也就是數(shù)據(jù)線D0至D7上均為高電平；這樣，循環(huán)地寫入全“0”和全“1”數(shù)據(jù)，就可以在所有的數(shù)據(jù)線上交替的出現(xiàn)低電平和高電平。
最后，用示波器或其他測試儀器來捕捉采樣信號以及方波信號的有效時刻和無效時刻，從而確定被測信號的建立時間和保持時間等時序參數(shù)。其中，采樣信號可以是時鐘信號，也可以是片選信號或其他用于采樣輸入信號的控制信號。
第二種情況選擇外部芯片為被測芯片，選擇串行數(shù)據(jù)線為被測信號線。
具體測試過程為首先，選擇串行數(shù)據(jù)線為被測信號線，同時選定被測芯片地址空間的一個地址。
然后，處理器芯片循環(huán)地向該地址寫入數(shù)據(jù)0x55或者0xAA，選定的數(shù)據(jù)線上產(chǎn)生循環(huán)的方波信號。
最后，用示波器或其他測試儀器來捕捉方波信號和用于采樣數(shù)據(jù)的時鐘或者控制信號，并保存一段穩(wěn)定的波形，從而確定被測信號的建立時間和保持時間。
請同時參閱圖6和圖7，選定外部芯片620為被測芯片，處理器芯片610通過串行數(shù)據(jù)線D來訪問被測芯片。具體測試過程為首先，選擇串行數(shù)據(jù)線為被測信號線，同時選定被測芯片地址空間的一個地址。
然后，通過串行數(shù)據(jù)線D，處理器芯片610循環(huán)地向該地址寫入數(shù)據(jù)0xAA(b7～b0位分別為1、0、1、0、1、0、1、0)，這樣就可以在選定的數(shù)據(jù)線上循環(huán)地產(chǎn)生方波信號。當(dāng)然，在實際應(yīng)用中，也可以循環(huán)地寫入數(shù)據(jù)0x55(b7～b0位分別為0、1、0、1、0、1、0、1)。
最后，用示波器或其他測試儀器來捕捉方波信號和用于采樣數(shù)據(jù)的時鐘或者控制信號并保存一段穩(wěn)定的波形，從而確定被測信號的建立時間和保持時間。
第三種情況選擇外部芯片為被測芯片，選擇并行地址線為被測信號線。
具體測試過程為首先，在被測芯片所在地址空間中選擇兩個地址，第一個地址盡量多的“0”，如0xFF000000；第二個地址盡量多的“1”，如0xFF0000FF，這樣，當(dāng)循環(huán)地操作這兩個地址時，并行的地址線上將會有較多的地址線出現(xiàn)高、低電平變換，產(chǎn)生方波。
然后，循環(huán)地訪問第一個地址和第二個地址，這樣在地址線上將產(chǎn)生方波信號。所述訪問包括向第一個地址和第二個地址寫入數(shù)據(jù)，或者從第一個地址和第二個地址中讀取數(shù)據(jù)，或者向第一個地址寫入數(shù)據(jù)，而讀取第二個地址；也可以是讀取第一個地址，而向第二個地址寫入數(shù)據(jù)。
最后，用示波器或其他測試儀器來捕捉方波信號和用于采樣地址信號的時鐘或者控制信號并保存一段穩(wěn)定的波形，從而確定被測信號的建立時間和保持時間。
需要指出的是，在實際操作中，可以選擇兩個或兩個以上的地址，只要循環(huán)地訪問所述地址時，地址線上能夠產(chǎn)生高、低電平的轉(zhuǎn)換，產(chǎn)生方波信號即可，而不僅僅局限于選擇兩個地址的實施方式。此外，對于并行的地址信號線通常只要抽測其中的幾根即可，若被抽測的地址信號線時序參數(shù)滿足要求，則可以判定該地址總線上所有的地址信號線時序參數(shù)符合要求。
第四種情況選擇外部芯片為被測芯片，選擇串行地址線為被測信號線。
具體測試過程為
首先，選擇串行的地址信號線，所述地址信號線的奇數(shù)位盡量多“0”，而偶數(shù)位盡量多“1”，例如地址0xFFFF0AA；或者奇數(shù)位盡量多“1”，而偶數(shù)位盡量多“0”的地址，例如地址0xFFFF055。
然后，循環(huán)地對該地址進行讀操作或?qū)懖僮?，產(chǎn)生循環(huán)的方波信號。
最后，用示波器或其他測試儀器來捕捉方波信號和用于采樣地址信號的時鐘或者控制信號并保存一段穩(wěn)定的波形，從而確定被測信號的建立時間和保持時間。
以上實施例都是利用處理器芯片來訪問的單板上的處理器芯片之外的外部芯片。在實際應(yīng)用中，也需要選擇處理器芯片作為被測芯片，來測試其時序參數(shù)。具體過程如下兩種情況說明第一種情況被測數(shù)據(jù)總線是并行的首先，在外部芯片的儲存空間中選擇兩個可讀寫的地址空間，分別寫入全“0”和全“1”的數(shù)據(jù)。
然后，處理器芯片循環(huán)的對這兩個地址空間進行讀操作，處理器芯片的數(shù)據(jù)線上交替出現(xiàn)低電平和高電平，形成方波。從兩個地址空間中讀取數(shù)據(jù)的過程，對于處理器芯片來說，就是數(shù)據(jù)的輸入過程。
最后，用示波器或其他測試儀器來捕捉方波信號和用于采樣數(shù)據(jù)的時鐘或者控制信號并保存一段穩(wěn)定的波形，從而確定被測信號的建立時間和保持時間。
需要指出的是，在實際操作中，可以選擇兩個或兩個以上的地址，只要循環(huán)地訪問所述地址時，數(shù)據(jù)線上能夠產(chǎn)生高、低電平的轉(zhuǎn)換，產(chǎn)生方波信號即可。
第二種情況被測數(shù)據(jù)總線是串行的首先，選擇外部芯片的某個或多個地址空間；分別向所述地址空間寫入數(shù)據(jù)，所述數(shù)據(jù)用二進制表示時“0”和“1”相互間隔，比如“0B01010101”或者“0B10101010”。
通過所述串行數(shù)據(jù)線，處理器芯片循環(huán)地從所述地址空間中讀取數(shù)據(jù)，在串行數(shù)據(jù)線上產(chǎn)生方波信號。
最后，用示波器或其他測試儀器來捕捉方波信號和用于采樣數(shù)據(jù)的時鐘或者控制信號并保存一段穩(wěn)定的波形，從而確定被測信號的建立時間和保持時間。
在實際應(yīng)用中，還可以采用在PC或者其它操作終端上使用腳本語言(如TCL/TK等)來訪問被測芯片的儲存空間來產(chǎn)生方波信號，進而實現(xiàn)對被測信號的時序參數(shù)的測試。具體過程與上述實施方式類同，在此不再贅述。
需要指出的是，本發(fā)明中的被測信號不僅僅局限于上述實施例中的地址信號和數(shù)據(jù)信號，也可以包括時鐘信號、控制信號等其他數(shù)字電路邏輯信號。再者，CPU之外的外部芯片包括但不限于各種IC、邏輯器件、存儲器等。此外，對于地址空間進行讀或者寫操作之前，需要確定這些地址空間是可讀或者可寫的。當(dāng)然，處理器也不僅僅局限于CPU，也可以為DSP或單片機等。
進一步需要指出的是，本發(fā)明提供的交替產(chǎn)生低電平和高電平以形成方波的方法不僅僅應(yīng)用于上述實施方式中的時序測試，還可以應(yīng)用于信號質(zhì)量測試、硬件或軟件穩(wěn)定性測試、誤碼測試等測試活動。
以上所述僅是本發(fā)明的優(yōu)選實施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以作出若干改進和潤飾，這些改進和潤飾也應(yīng)視為本發(fā)明的保護范圍。
權(quán)利要求
1.一種時序測試方法，用于對芯片的時序參數(shù)進行測試，其特征在于，包括步驟(1)選定被測芯片以及被測信號線；(2)通過訪問地址空間來驅(qū)動被測信號線產(chǎn)生方波信號；(3)捕捉方波信號，測量時序參數(shù)。
2.根據(jù)權(quán)利要求1所述的時序測試方法，其特征在于所述步驟(1)中被測信號線為所述被測芯片的并行數(shù)據(jù)線；所述步驟(2)中具體為通過并行數(shù)據(jù)線，處理器芯片向被測芯片的至少一個地址空間內(nèi)循環(huán)地寫入全“0”數(shù)據(jù)和全“1”數(shù)據(jù)，在并行數(shù)據(jù)線上產(chǎn)生方波信號。
3.根據(jù)權(quán)利要求1所述的時序測試方法，其特征在于所述步驟(1)中被測信號線為所述被測芯片的串行數(shù)據(jù)線；所述步驟(2)中具體為通過所述串行數(shù)據(jù)線，處理器芯片循環(huán)地向被測芯片的至少一個地址空間內(nèi)寫入數(shù)據(jù)，所述數(shù)據(jù)用二進制表示時為“0”和“1”相互間隔，在串行數(shù)據(jù)線上產(chǎn)生方波信號。
4.根據(jù)權(quán)利要求1所述的時序測試方法，其特征在于所述步驟(1)中被測信號線為所述被測芯片的并行地址線所述步驟(2)中具體為選定被測芯片的至少兩個地址空間，所述地址空間的至少一位對應(yīng)位的數(shù)值異或為1；處理器芯片循環(huán)地訪問所述選定的地址空間，在并行地址線上產(chǎn)生方波。
5.根據(jù)權(quán)利要求1所述的時序測試方法，其特征在于所述步驟(1)中被測信號線為所述被測芯片的串行地址線；所述步驟(2)中具體為選定被測芯片的一個或多個地址空間，所述地址空間至少有兩個相鄰的位的數(shù)值異或為1；處理器芯片循環(huán)地訪問所述選定的地址空間，在串行地址線上產(chǎn)生方波信號。
6.根據(jù)權(quán)利要求1所述的時序測試方法，其特征在于所述步驟(1)中所述被測芯片為處理器芯片；所述被測信號線為所述處理器芯片的并行數(shù)據(jù)線；所述步驟(2)之前還包括步驟選定處理器芯片之外的芯片，并選定所述芯片的至少兩個地址空間，處理器芯片向所述地址空間中分別寫入全“0”數(shù)據(jù)或全“1”數(shù)據(jù)；所述步驟(2)具體為通過并行數(shù)據(jù)線，處理器芯片循環(huán)地從所述地址空間中分別讀取全“0”數(shù)據(jù)和全“1”數(shù)據(jù)，在并行數(shù)據(jù)線上產(chǎn)生方波。
7.根據(jù)權(quán)利要求1所述的時序測試方法，其特征在于所述步驟(1)中所述被測芯片為處理器芯片，所述被測信號線為所述處理器芯片的串行數(shù)據(jù)線；所述步驟(2)之前還包括選定處理器芯片之外的芯片以及所述芯片的某個或多個地址空間；分別向所述地址空間寫入數(shù)據(jù)，所述數(shù)據(jù)用二進制表示時為“0”和“1”相互間隔；所述步驟(2)中具體為通過所述串行數(shù)據(jù)線，處理器芯片循環(huán)地從所述地址空間中讀取數(shù)據(jù)，在串行數(shù)據(jù)線上產(chǎn)生方波信號。
8.根據(jù)權(quán)利要求1所述的時序測試方法，其特征在于所述步驟(3)具體為用示波器或者邏輯分析儀捕捉方波信號和采樣信號，測定被測信號的時序參數(shù)。
9.根據(jù)權(quán)利要求8所述的時序測試方法，其特征在于所述時序參數(shù)包括信號的建立時間和保持時間。
10.根據(jù)權(quán)利要求1所述的時序測試方法，其特征在于所述步驟(3)之后還包括步驟判斷是否結(jié)束測試。
11.根據(jù)權(quán)利要求10所述的時序測試方法，其特征在于判斷是否結(jié)束測試的步驟具體包括根據(jù)結(jié)束標(biāo)志來判斷是否結(jié)束測試；如果結(jié)束標(biāo)志置1，則結(jié)束測試；如果結(jié)束標(biāo)志置0，則轉(zhuǎn)入步驟(2)繼續(xù)測試。
12.根據(jù)權(quán)利要求11所述的時序測試方法，其特征在于所述結(jié)束標(biāo)志在步驟(2)之前設(shè)置為0；所述結(jié)束標(biāo)志在步驟(3)后可以修改為1。
全文摘要
一種時序測試方法，易于確定建立時間和保持時間、簡化了操作過程、提高了測試效率，同時擴大了應(yīng)用范圍，包括步驟(1)選定被測芯片以及被測信號線；(2)通過訪問地址空間來驅(qū)動被測信號線產(chǎn)生方波信號；(3)捕捉方波信號，測量時序參數(shù)。
文檔編號G01R31/00GK1734280SQ20041005517
公開日2006年2月15日 申請日期2004年8月9日 優(yōu)先權(quán)日2004年8月9日
發(fā)明者黃智榮 申請人:華為技術(shù)有限公司