專利名稱:智能變電站合并單元額定延時檢測儀的制作方法
【專利摘要】本實用新型公開了一種智能變電站合并單元額定延時檢測儀，包括模擬量采集模塊，其采用獨立的高速DSP采樣，用于采集常規(guī)繼電保護(hù)測試儀輸出的模擬量以及標(biāo)記采集模擬量的精確接收時間，并傳輸至CPU處理模塊；及數(shù)字量采集模塊，其采用獨立的FPGA采樣，用于采集合并單元輸出的數(shù)字量，以及標(biāo)記采集數(shù)字量的精確接收時間，并傳輸至CPU處理模塊；及CPU處理模塊，用于錄波、存儲和分析采樣數(shù)據(jù)，并將采樣數(shù)據(jù)轉(zhuǎn)換成可顯示的波形；及輸入模塊，其與CPU處理模塊相連，用于輸入啟動錄波和停止錄波命令；及GPS時鐘模塊，用于為模擬量采集模塊、數(shù)字量采集模塊和CPU處理模塊提供絕對時間。
【專利說明】智能變電站合并單元額定延時檢測儀

【技術(shù)領(lǐng)域】
[0001]本實用新型涉及一種智能變電站合并單元額定延時檢測儀。

【背景技術(shù)】
[0002]合并單元是用以對來自電子式互感器二次轉(zhuǎn)換器的電流和/或電壓數(shù)據(jù)進(jìn)行時間相關(guān)組合的物理單元。隨著電網(wǎng)智能變電站大規(guī)模建設(shè)的展開，智能變電站合并單元的重要性也越來越突出。目前智能變電站普遍采用的合并單元，輸入為模擬量，輸出為數(shù)字量。一次電流或電壓被測量的時刻到數(shù)字量開始發(fā)送時刻的固定延時稱為合并單元額定延時，若額定延時整定錯誤，將直接導(dǎo)致保護(hù)、計量等裝置采樣出現(xiàn)誤差，甚至導(dǎo)致保護(hù)裝置誤動作，從而造成嚴(yán)重事故。
[0003]在智能變電站現(xiàn)場測試過程中，合并單元額定延時的測量主要有兩種方式，第一種方式是利用硬件裝置記錄合并單元輸入信號和輸出信號的時標(biāo)，通過對比計算，得出合并單元的延時。對于這種方式，現(xiàn)有合并單元額定延時檢測儀在計算額定延時，將合并單元輸入信號與輸出信號波形的過零點進(jìn)行比較，從而計算出合并單元的額定延時。這種測試方法有時忽略了合并單元輸出的首周波，對額定延時小于20ms (—個周波)的合并單元檢測精度能夠滿足要求，但當(dāng)合并單元額定延時等于或大于20ms時，此種檢測方法檢測出額定延時為O或給出的檢測結(jié)果為小于20ms的數(shù)值，不能給出正確結(jié)果。例如:當(dāng)合并單元延時20ms，檢測儀判斷額定延時為O ;當(dāng)合并單元延時45ms，檢測儀判斷額定延時為5ms。且有相關(guān)文獻(xiàn)研宄指出，該檢測方式涉及數(shù)據(jù)量大，測試結(jié)果離散度大，不利于對測試結(jié)果的評判。第二種方式是利用錄波裝置對比經(jīng)過合并單元傳輸與不經(jīng)過合并單元傳輸?shù)膬陕沸盘栔g的時間差或相位差來計算合并單元額定延時。此方法需要利用故障錄波裝置，接線復(fù)雜，故障錄波裝置采樣同步性及守時精度將直接影響測試結(jié)果。
實用新型內(nèi)容
[0004]為解決上述問題，本實用新型提供了一種智能變電站合并單元額定延時檢測儀，該檢測儀能夠同時接收模擬量和數(shù)字量并具有錄波功能，且能準(zhǔn)確記錄合并單元輸出的首周波，從而準(zhǔn)確測量出合并單元額定延時，包括額定延時等于或大于20ms的合并單元。
[0005]為實現(xiàn)上述目的，本實用新型采用如下技術(shù)方案:
[0006]一種智能變電站合并單元額定延時檢測儀，包括:
[0007]模擬量采集模塊，其采用獨立的高速DSP采樣，用于采集常規(guī)繼電保護(hù)測試儀輸出的模擬量以及標(biāo)記采集模擬量的精確接收時間，并傳輸至CPU處理模塊；及
[0008]數(shù)字量采集模塊，其采用獨立的FPGA采樣，用于采集合并單元輸出的數(shù)字量，以及標(biāo)記采集數(shù)字量的精確接收時間，并傳輸至CPU處理模塊；及
[0009]CPU處理模塊，用于錄波、存儲和分析采樣數(shù)據(jù)，并將采樣數(shù)據(jù)轉(zhuǎn)換成可顯示的波形；及
[0010]輸入模塊，其與CPU處理模塊相連，用于輸入啟動錄波和停止錄波命令；及
[0011]GPS時鐘模塊，用于為模擬量采集模塊、數(shù)字量采集模塊和CPU處理模塊提供絕對時間。
[0012]本實用新型的有益效果為:
[0013](I)本實用新型中的模擬量采集模塊和數(shù)字量采集模塊采用獨立的插件，數(shù)據(jù)處理能力強，且可有效避免模擬量和數(shù)字量之間產(chǎn)生干擾，由同一時鐘信號對時，提高了采樣準(zhǔn)確度，并且增加了裝置的通用性，使維修更換更加方便；
[0014](2)本實用新型的檢測儀利用常規(guī)繼電保護(hù)測試儀輸出模擬量即可進(jìn)行測試，輸入合并單元模擬量與用于對比的基準(zhǔn)量為同一量，消除了功率源的影響因素；本身不帶有功率源，結(jié)構(gòu)緊湊、體積小、重量輕、攜帶運輸安全方便，簡單易用，實用性強；
[0015](3)本實用新型采用模擬量和數(shù)字量采樣錄波后波形對比方法計算出額定延時，在測試開始時先啟動錄波，能保證將首周波記錄下來，測試結(jié)果準(zhǔn)確直觀。

【附圖說明】

[0016]圖1為本實用新型的結(jié)構(gòu)示意圖；
[0017]圖2為本實用新型的測試合并單元額定延時原理圖。

【具體實施方式】
[0018]下面結(jié)合附圖對本實用新型作進(jìn)一步描述，以下實施例僅用于更加清楚地說明本實用新型的技術(shù)方案，而不能以此來限制本實用新型的保護(hù)范圍。
[0019]如圖1所示，一種智能變電站合并單元額定延時檢測儀，包括:
[0020]CPU處理模塊，用于錄波、存儲和分析采樣數(shù)據(jù)，并將采樣數(shù)據(jù)轉(zhuǎn)換成可顯示的波形；模擬量采集模塊，用于采集常規(guī)繼電保護(hù)測試儀輸出的模擬量，采用獨立的高速DSP采樣，同步和存儲采樣多路模擬量數(shù)據(jù)，將采集的模擬量標(biāo)記上精確的接收時間并與CPU處理模塊進(jìn)行數(shù)據(jù)交換；
[0021]數(shù)字量采集模塊，用于采集合并單元輸出的數(shù)字量，采用獨立的FPGA采樣，所述數(shù)字量采集模塊支持IEC61850-9-2及FT3格式數(shù)字量的接收，將采集的數(shù)字量標(biāo)記上精確的接收時間并與CPU處理模塊進(jìn)行數(shù)據(jù)交換；輸入模塊，其與CPU處理模塊相連，用于輸入啟動錄波和停止錄波命令；
[0022]與所述CPU處理模塊相連的顯示模塊，用于顯示采集到的數(shù)字量和模擬量的波形；GPS時鐘模塊，用于為模擬量采集模塊、數(shù)字量采集模塊和CPU處理模塊提供絕對時間，保證模擬量和數(shù)字量絕對同步采樣，采樣數(shù)據(jù)具有絕對時標(biāo)。
[0023]其中，所述的模擬量采集模塊采用美國TI公司的32位高速浮點數(shù)字信號處理器;
[0024]所述的數(shù)字量采集模塊采用Xilinx公司的FPGA ；
[0025]所述的GPS時鐘模塊采用石家莊雷鳴電子科技有限公司研發(fā)的雷鳴數(shù)碼時鐘，該時鐘不需要母鐘，也不需要架設(shè)天線，而是在子鐘內(nèi)部電路接收聯(lián)通CDMA標(biāo)準(zhǔn)時間信號，溯源到UTC時間，即在任何可以使用聯(lián)通CDMA手機的地方均可使用CDMA數(shù)碼時鐘顯示標(biāo)準(zhǔn)時間；
[0026]所述的CPU處理模塊采用32位嵌入式基于VxWorks嵌入式操作系統(tǒng)的CPU，能夠輕松實現(xiàn)記錄、存儲和繪制采集的模擬量和數(shù)字量波形。
[0027]本實用新型的合并單元額定延時檢測儀的工作原理，如圖2所示:
[0028]第一步:將常規(guī)繼電保護(hù)測試儀輸出的兩路完全相同的模擬量，一路接入被測合并單元，另一路接入合并單元額定延時檢測儀的模擬量采集模塊接口，并將合并單元輸出的數(shù)字量接入合并單元額定延時檢測儀的數(shù)字量采集模塊接口 ；
[0029]第二步:測試時，通過輸入模塊向CPU處理模塊發(fā)送啟動錄波命令，此時合并單元額定延時檢測儀的模擬量采集模塊將采集到的每一個采樣值均標(biāo)記一個精確的絕對時間標(biāo)簽，同樣，數(shù)字量采集模塊將接收到的每一個合并單元輸出的數(shù)字量也打上一個精確的絕對時間標(biāo)簽；
[0030]第三步:根據(jù)模擬量和數(shù)字量的絕對時間標(biāo)簽，CPU處理模塊將這兩組量統(tǒng)一到一個橫軸為絕對時間的坐標(biāo)軸上并傳送至顯示單元，且以波形形式顯示出來；由于直接接入到合并單元額定延時檢測儀的模擬量是沒有延時的，而經(jīng)過合并單元后接入到合并單元額定延時檢測儀的數(shù)字量是有延時的，該延時即為合并單元額定延時，對比兩個波形的第一個點在橫坐標(biāo)上的時間差即得出被測合并單元的額定延時；
[0031]當(dāng)檢測完畢，通過輸入模塊向CPU處理模塊發(fā)送停止錄波命令。
[0032]上述雖然結(jié)合附圖對本實用新型的【具體實施方式】進(jìn)行了描述，但并非對本實用新型保護(hù)范圍的限制，所屬領(lǐng)域技術(shù)人員應(yīng)該明白，在本實用新型的技術(shù)方案的基礎(chǔ)上，本領(lǐng)域技術(shù)人員不需要付出創(chuàng)造性勞動即可做出的各種修改或變形仍在本實用新型的保護(hù)范圍以內(nèi)。
【權(quán)利要求】
1.一種智能變電站合并單元額定延時檢測儀，其特征在于，包括: CPU處理模塊，用于錄波、存儲和分析采樣數(shù)據(jù)，并將采樣數(shù)據(jù)轉(zhuǎn)換成可顯示的波形；及 模擬量采集模塊，其采用獨立的高速DSP采樣，用于采集常規(guī)繼電保護(hù)測試儀輸出的模擬量以及標(biāo)記采集模擬量的精確接收時間，并傳輸至CPU處理模塊；及 數(shù)字量采集模塊，其采用獨立的FPGA采樣，用于采集合并單元輸出的數(shù)字量，以及標(biāo)記采集數(shù)字量的精確接收時間，并傳輸至CPU處理模塊；及 GPS時鐘模塊，用于為模擬量采集模塊、數(shù)字量采集模塊和CPU處理模塊提供絕對時間。2.如權(quán)利要求1所述的一種智能變電站合并單元額定延時檢測儀，其特征在于，CPU處理模塊還與輸入模塊相連，所述輸入模塊用于傳送啟動錄波和停止錄波命令至CPU處理模塊。
【文檔編號】G01R35-00GK204287461SQ201420744809
【發(fā)明者】趙斌超, 孫運濤, 王軍, 張婉婕, 黃秉青, 李玉敦, 楊超, 王昕 , 張國輝 [申請人]國家電網(wǎng)公司, 國網(wǎng)山東省電力公司電力科學(xué)研究院