專利名稱：測(cè)試電路及其測(cè)試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信領(lǐng)域的測(cè)試技術(shù)，特別涉及一種測(cè)試電路及其基于該測(cè)試電路的測(cè)試方法。
背景技術(shù)：
目前，為了掌握電子設(shè)備的內(nèi)部工作狀態(tài)，通常需要對(duì)其內(nèi)部電路的某些電子元件進(jìn)行測(cè)試。例如對(duì)通信設(shè)備的背板進(jìn)行測(cè)試，通常采用專用的背板測(cè)試設(shè)備，因?yàn)橥ㄐ旁O(shè)備上的背板具有連接的網(wǎng)絡(luò)數(shù)目多，需要測(cè)試的電子元件數(shù)量多等特點(diǎn)，所以通常需要通過多個(gè)測(cè)試通道對(duì)內(nèi)部的電子元件進(jìn)行測(cè)試。專用的背板測(cè)試設(shè)備一般需要通過大規(guī)模的切換陣列來實(shí)現(xiàn)對(duì)多個(gè)測(cè)試通道進(jìn)行切換選取。在現(xiàn)有的專用背板測(cè)試設(shè)備中，一般采用多個(gè)并列的觸點(diǎn)繼電器來制作切換陣列，任意兩個(gè)觸點(diǎn)繼電器就可以組成一個(gè)測(cè)試通道。
參照?qǐng)D1，是在目前專用的背板測(cè)試設(shè)備中，采用觸點(diǎn)繼電器制作切換陣列的電路圖，切換陣列1中包含有多個(gè)并列的觸點(diǎn)繼電器r1、r2、r3......rn，每個(gè)觸點(diǎn)繼電器的斷開和閉合工作狀態(tài)均由譯碼控制電路進(jìn)行控制，譯碼控制電路由CPU進(jìn)行集中控制；每個(gè)觸點(diǎn)繼電器的一端連接至背板上的待測(cè)電子元件，另一端連接至測(cè)試模塊。如當(dāng)切換陣列1中的兩個(gè)觸點(diǎn)繼電器r1、r2的一端分別連接到一個(gè)待測(cè)電阻3的兩端時(shí)，通過譯碼控制電路的控制，使輸入到該兩個(gè)觸點(diǎn)繼電器r1、r2的控制信號(hào)為高電平，則該兩個(gè)觸點(diǎn)繼電器r1、r2可進(jìn)入到閉合工作狀態(tài)；則兩端分別連接到該兩個(gè)觸點(diǎn)繼電器r1、r2另一端的測(cè)試模塊則可以通過該形成的串聯(lián)回路測(cè)試出待測(cè)電阻3的電阻值。但是測(cè)試出的實(shí)際電阻值為待測(cè)電阻3的真實(shí)阻值加上兩個(gè)觸點(diǎn)繼電器r1、r2本身內(nèi)阻之和，然后測(cè)試模塊將測(cè)試出的實(shí)際電阻值上傳給CPU進(jìn)行處理。盡管在某些待測(cè)電子元件阻值比較大的情況下，觸點(diǎn)繼電器2本身內(nèi)阻可以忽略不計(jì)，但是在待測(cè)電子元件阻值不是很大的情況下，則可能會(huì)造成測(cè)量結(jié)果不精確。
此外，在一般情況下，背板上都有幾萬個(gè)需要測(cè)試的電子元件，則也相應(yīng)需要有幾萬個(gè)測(cè)試通道，這樣就需要用幾萬個(gè)觸點(diǎn)繼電器進(jìn)行組合來制作切換陣列1。每個(gè)觸點(diǎn)繼電器的體積很大且成本較高，從而把由多個(gè)觸點(diǎn)繼電器r1、r2、r3......rn組合成的切換陣列1應(yīng)用到專用的背板測(cè)試設(shè)備中，作為多個(gè)測(cè)試通道進(jìn)行切換選擇的裝置，則會(huì)造成專用的背板測(cè)試設(shè)備體積大、造價(jià)成本高等缺點(diǎn)。

發(fā)明內(nèi)容
本發(fā)明提出一種測(cè)試電路及其測(cè)試方法，以解決現(xiàn)有技術(shù)中存在的測(cè)試不精確且測(cè)試電路成本高的問題。
為此，本發(fā)明提出一種測(cè)試電路，所述測(cè)試電路組成如下由至少兩個(gè)開關(guān)串聯(lián)組成的串路；由至少兩組所述串路并聯(lián)組成的并路；與所述并路并聯(lián)的測(cè)試模塊；一端接至一組所述串路的任意兩個(gè)所述開關(guān)之間，另一端接至另一組所述串路的任意兩個(gè)所述開關(guān)之間的待測(cè)電子元件。
其中每組所述串路中串聯(lián)的每個(gè)開關(guān)都接至譯碼控制電路，由譯碼控制電路控制每個(gè)開關(guān)的閉合和斷開工作狀態(tài)。
同時(shí)根據(jù)上述測(cè)試電路，本發(fā)明還提出一種測(cè)試方法，將待測(cè)電子元件一端接至一組所述串路的任意兩個(gè)開關(guān)之間的A點(diǎn)，同時(shí)將另一端接至另一組所述串路的任意兩個(gè)開關(guān)之間的B點(diǎn)；將測(cè)試模塊一端接至所述并路的一側(cè)C點(diǎn)，同時(shí)將另一端接至所述并路的另一側(cè)D點(diǎn)，所述測(cè)試方法包括如下步驟
(1)將AC段和AD段之間的開關(guān)閉合，同時(shí)將BC段和BD段之間的開關(guān)斷開，由測(cè)試模塊進(jìn)行測(cè)試得到測(cè)試值S1；(2)將AC段和AD段之間的開關(guān)斷開，同時(shí)將BC段和BD段之間的開關(guān)閉合，由測(cè)試模塊進(jìn)行測(cè)試得到測(cè)試值S2；(3)將AC段和BD段之間的開關(guān)閉合，同時(shí)將BC段和AD段之間的開關(guān)斷開，由測(cè)試模塊進(jìn)行測(cè)試得到測(cè)試值S3；(4)將AC段和BD段之間的開關(guān)斷開，同時(shí)將BC段和AD段之間的開關(guān)閉合，由測(cè)試模塊進(jìn)行測(cè)試得到測(cè)試值S4；(5)根據(jù)所述的測(cè)試值S1、S2、S3、S4，得到待測(cè)電子元件的測(cè)試結(jié)果。
所述步驟(5)中待測(cè)電子元件的測(cè)試結(jié)果由如下公式得到測(cè)試結(jié)果＝(S4+S3-S2-S1)/2。
其中各個(gè)開關(guān)段中的每個(gè)開關(guān)的閉合及斷開工作狀態(tài)均由譯碼控制電路進(jìn)行輸入控制。
本發(fā)明的有益效果由于本發(fā)明的測(cè)試電路采用開關(guān)組合制作切換陣列，從而使得采用本發(fā)明測(cè)試電路制作的測(cè)試設(shè)備具有體積小、造價(jià)成本低等優(yōu)點(diǎn)。同時(shí)由于采用本發(fā)明提出的測(cè)試方法，可以不用考慮開關(guān)內(nèi)阻對(duì)測(cè)試結(jié)果的影響，從而提高了測(cè)試結(jié)果的精確度。


圖1是現(xiàn)有技術(shù)中采用多個(gè)觸點(diǎn)繼電器制作一個(gè)切換陣列的電路圖；圖2是本發(fā)明測(cè)試電路采用兩個(gè)開關(guān)串聯(lián)組成串路后，形成一個(gè)切換陣列的電路圖；圖3是圖2電路的簡(jiǎn)化電路圖；圖4是本發(fā)明測(cè)試電路采用三個(gè)開關(guān)串聯(lián)組成串路后，形成一個(gè)切換陣列的電路圖；圖5是圖4電路的簡(jiǎn)化電路圖；
圖6是本發(fā)明測(cè)試電路采用多個(gè)圖3電路串聯(lián)，以用于多個(gè)測(cè)試模塊同時(shí)進(jìn)行測(cè)試的簡(jiǎn)化電路圖。
具體實(shí)施例方式
參照?qǐng)D2，是本發(fā)明測(cè)試電路采用兩個(gè)開關(guān)串聯(lián)組成串路后，形成一個(gè)切換陣列的電路圖。
首先由至少兩個(gè)開關(guān)串聯(lián)組成串路；如分別由開關(guān)K1、K2組成一組串路，開關(guān)K3、K4組成一組串路、開關(guān)K5、K6組成一組串路、開關(guān)K7、K8組成一組串路，接下去還可以有這樣的多組串路，這里只以該四組串路為例說明。
然后由至少兩組所述串路并聯(lián)組成并路，如將上述的多組這樣的串路并聯(lián)形成一個(gè)并路。
使測(cè)試模塊與所述并路進(jìn)行并聯(lián)，即將測(cè)試模塊一端接上述并路的一側(cè)，另一端接上述并路的另一側(cè)，即將測(cè)試模塊并聯(lián)在該并路的兩側(cè)，使測(cè)試模塊與該并路也形成并聯(lián)關(guān)系。
將待測(cè)電子元件一端接至一組所述串路的任意兩個(gè)所述開關(guān)之間，另一端接至另一組所述串路的任意兩個(gè)所述開關(guān)之間，如將待測(cè)電阻R一端接至由開關(guān)K1、K2組成串路的開關(guān)K1、K2之間，將待測(cè)電阻R另一端接至由開關(guān)K3、K4組成串路的開關(guān)K3、K4之間，其他待測(cè)電子元件與上述并路的連接關(guān)系，與上述待測(cè)電阻R與上述并路的連接關(guān)系相同，這里不再贅述。
通過上述的連接關(guān)系，可以形成采用兩個(gè)開關(guān)串聯(lián)組成串路的切換陣列的電路圖。該形成的切換陣列中的所有開關(guān)都接至譯碼控制電路，由譯碼控制電路對(duì)每一開關(guān)進(jìn)行輸入控制，如譯碼控制電路控制某個(gè)開關(guān)的輸入端輸入電平為高，可以使其控制的開關(guān)閉合，當(dāng)該輸入端輸入電平為低，可以使其控制的開關(guān)斷開。譯碼控制電路的各個(gè)輸入端輸入電平高低的選擇由預(yù)先進(jìn)行單片機(jī)編程設(shè)定，并由CPU統(tǒng)一控制。
參照?qǐng)D3，是圖2切換陣列中連接有待測(cè)電阻R的兩組串路組成的簡(jiǎn)化切換陣列圖。開關(guān)K1、K2組成的串路和開關(guān)K3、K4組成的串路并聯(lián)，待測(cè)電阻R一端接至開關(guān)K1、K2之間，另一端接至開關(guān)K3、K4之間，測(cè)試模塊與上述開關(guān)K1、K2、K3、K4組成的并路再次進(jìn)行并聯(lián)，用于測(cè)試待測(cè)電阻R的阻值；其中上述開關(guān)K1、K2、K3、K4的閉合及斷開工作狀態(tài)均由譯碼控制電路進(jìn)行輸入控制。其實(shí)上述開關(guān)K1、K2、K3、K4和待測(cè)電阻R所組成的電路即為橋式電路，由開關(guān)K1、K2、K3、K4不同的工作狀態(tài)進(jìn)行組合來測(cè)試待測(cè)電阻R的阻值。
參照?qǐng)D4，是本發(fā)明測(cè)試電路采用三個(gè)開關(guān)串聯(lián)組成串路后，形成一個(gè)切換陣列的電路圖；這里每組串路均由3個(gè)開關(guān)進(jìn)行串聯(lián)組成，然后將多組由3個(gè)開關(guān)進(jìn)行串聯(lián)組成的串路進(jìn)行一一并聯(lián)制作一個(gè)切換陣列，該切換陣列的其他連接原理同圖2中采用兩個(gè)開關(guān)串聯(lián)組成串路后，形成一個(gè)切換陣列的原理相同，這里不在贅述。
參照?qǐng)D5，是圖4切換陣列中連接有待測(cè)電阻R的兩組串路組成的簡(jiǎn)化切換陣列圖。開關(guān)K1、K2、K3組成的串路和開關(guān)K7、K8、K9組成的串路并聯(lián)，待測(cè)電阻R一端接至開關(guān)K1、K2之間，另一端接至開關(guān)K8、K9之間，測(cè)試模塊與上述開關(guān)K1、K2、K3、K7、K8、K9組成的并路再次進(jìn)行并聯(lián)，用于測(cè)試待測(cè)電阻R的阻值；其中上述開關(guān)K1、K2、K3、K7、K8、K9的閉合及斷開工作狀態(tài)均由譯碼控制電路進(jìn)行輸入控制。其實(shí)上述開關(guān)K1、K2、K3、K7、K8、K9和待測(cè)電阻R所組成的電路也為橋式電路，由開關(guān)K1、K2、K3、K7、K8、K9不同的工作狀態(tài)進(jìn)行組合來測(cè)試待測(cè)電阻R的阻值。
參照?qǐng)D6，是本發(fā)明測(cè)試電路采用N個(gè)圖3電路串聯(lián)，以用于N個(gè)測(cè)試模塊同時(shí)進(jìn)行測(cè)試的簡(jiǎn)化電路圖。將N個(gè)圖3所示的橋式電路進(jìn)行一一串聯(lián)，形成N個(gè)切換陣列，以用于N個(gè)測(cè)試模塊同時(shí)對(duì)N個(gè)待測(cè)電子元件進(jìn)行測(cè)試，這里所述N為大于等于2的自然數(shù)。
綜上，在采用本發(fā)明測(cè)試電路的測(cè)試設(shè)備中，每組串路可以采取多個(gè)開關(guān)進(jìn)行串聯(lián)，多組由多個(gè)開關(guān)串聯(lián)組成的串路再進(jìn)行并聯(lián)來制作每個(gè)切換陣列，同時(shí)還可以將多個(gè)切換陣列進(jìn)行串聯(lián)，以用于多個(gè)測(cè)試模塊對(duì)多個(gè)待測(cè)電子元件同時(shí)進(jìn)行測(cè)試。每個(gè)切換陣列中每組串路所選取的串聯(lián)開關(guān)數(shù)量，以及每個(gè)切換陣列由多少組串路進(jìn)行并聯(lián)，以及具體由多少個(gè)切換陣列進(jìn)行串聯(lián)以用于多個(gè)測(cè)試模塊同時(shí)測(cè)試，這些參數(shù)都由采用本發(fā)明測(cè)試電路的測(cè)試設(shè)備具體需要測(cè)試的待測(cè)電子元件的數(shù)量規(guī)模來確定。
本發(fā)明測(cè)試電路中所應(yīng)用的所有開關(guān)都可以采用模擬開關(guān)，因?yàn)槟M開關(guān)相對(duì)應(yīng)于其他開關(guān)的性價(jià)比是比較高的。但是模擬開關(guān)有內(nèi)阻，使用模擬開關(guān)時(shí)，就必須在測(cè)得的結(jié)果值中減去模擬開關(guān)的內(nèi)阻值。但在實(shí)際中，每個(gè)模擬開關(guān)的內(nèi)阻值是各不相同的，即使是對(duì)同一個(gè)模擬開關(guān)，工作在不同電流情況下，其內(nèi)阻值也是不一致的。
本發(fā)明提出的測(cè)試方法可以不用考慮開關(guān)內(nèi)阻對(duì)測(cè)試結(jié)果的影響，使測(cè)試結(jié)果更為精確。參照?qǐng)D3，以測(cè)試待測(cè)電阻R的阻值為例來說明具體測(cè)試方法，將待測(cè)電子元件一端接至一組所述串路的任意兩個(gè)開關(guān)之間的A點(diǎn)，如圖3中，A點(diǎn)位于在串路中的開關(guān)K1、K2之間；同時(shí)將待測(cè)電子元件另一端接至另一組所述串路的任意兩個(gè)開關(guān)之間的B點(diǎn)，如圖3中，B點(diǎn)位于另一串路中的開關(guān)K3、K4之間；將測(cè)試模塊一端接至所述并路的一側(cè)C點(diǎn)，同時(shí)將另一端接至所述并路的另一側(cè)D點(diǎn)；如圖3所示，C點(diǎn)即為測(cè)試模塊一端同時(shí)與開關(guān)K1、K3連接的點(diǎn)，D點(diǎn)即為測(cè)試模塊另一端同時(shí)與開關(guān)K2、K4連接的點(diǎn)。測(cè)試待測(cè)電阻R的過程為將AC段和AD段之間的全部開關(guān)閉合，同時(shí)將BC段和BD段之間的全部開關(guān)斷開，由測(cè)試模塊進(jìn)行測(cè)試得到測(cè)試值S1；如圖3中，即將控制開關(guān)K1、K2的譯碼控制電路的輸入端輸入高電平，使開關(guān)K1、K2閉合，同時(shí)將控制開關(guān)K3、K4的譯碼控制電路的輸入端輸入低電平，使開關(guān)K3、K4斷開，從而使開關(guān)K1、K2和測(cè)試模塊構(gòu)成一條回路，測(cè)試模塊測(cè)得測(cè)試值R1＝RK1+RK2；將AC段和AD段之間的全部開關(guān)斷開，同時(shí)將BC段和BD段之間的全部開關(guān)閉合，由測(cè)試模塊進(jìn)行測(cè)試得到測(cè)試值S2；如圖3中，即將控制開關(guān)K1、K2的譯碼控制電路的輸入端輸入低電平，使開關(guān)K1、K2斷開，同時(shí)將控制開關(guān)K3、K4的譯碼控制電路的輸入端輸入高電平，使開關(guān)K3、K4閉合，從而使開關(guān)K3、K4和測(cè)試模塊構(gòu)成一條回路，測(cè)試模塊測(cè)得測(cè)試值R2＝RK3+RK4；將AC段和BD段之間的全部開關(guān)閉合，同時(shí)將BC段和AD段之間的全部開關(guān)斷開，由測(cè)試模塊進(jìn)行測(cè)試得到測(cè)試值S3；如圖3中，即將控制開關(guān)K1、K4的譯碼控制電路的輸入端輸入高電平，使開關(guān)K1、K4閉合，同時(shí)將控制開關(guān)K2、K3的譯碼控制電路的輸入端輸入低電平，使開關(guān)K2、K3斷開，從而使開關(guān)K1、R、K4和測(cè)試模塊構(gòu)成一條回路，測(cè)試模塊測(cè)得測(cè)試值R3＝RK1+R+RK4；將AC段和BD段之間的全部開關(guān)斷開，同時(shí)將BC段和AD段之間的全部開關(guān)閉合，由測(cè)試模塊進(jìn)行測(cè)試得到測(cè)試值S4；如圖3中，即將控制開關(guān)K1、K4的譯碼控制電路的輸入端輸入低電平，使開關(guān)K1、K4斷開，同時(shí)將控制開關(guān)K2、K3的譯碼控制電路的輸入端輸入高電平，使開關(guān)K2、K3閉合，從而使開關(guān)K2、R、K3和測(cè)試模塊構(gòu)成一條回路，測(cè)試模塊測(cè)得測(cè)試值R4＝RK2+R+RK3；從而可以得到待測(cè)電子元件的測(cè)試結(jié)果＝(S4+S3-S2-S1)/2，其中S為廣義的符號(hào)表示值，隨待測(cè)電子元件的不同，該符號(hào)S可以隨之變化。如待測(cè)電子元件為電阻時(shí)，S符號(hào)可用R符號(hào)代替；又如待測(cè)電子元件為電壓時(shí)，S符號(hào)可用U符號(hào)代替。此處待測(cè)電子元件為電阻，所以用符號(hào)R代替符號(hào)S。如圖3中，由上述求得的R1、R2、R3和R4來進(jìn)一步計(jì)算待測(cè)電阻R的真實(shí)阻值，則待測(cè)電阻R的真實(shí)阻值＝(R4+R3-R2-R1)/2＝[(RK2+R+RK3)+(RK1+R+RK4)-(RK1+RK2)-(RK3+RK4)]/2＝R，所以通過上述的測(cè)試方法，在測(cè)試過程中可以不必考慮開關(guān)內(nèi)阻對(duì)測(cè)試結(jié)果的影響，使測(cè)試結(jié)果更為準(zhǔn)確。
對(duì)于圖5所示的由3個(gè)開關(guān)串聯(lián)組成串路的情況，其測(cè)試方法同圖3的測(cè)試過程相似。首先使開關(guān)K1、K2、K3閉合，同時(shí)使開關(guān)K7、K8、K9斷開得到一個(gè)測(cè)試值R1＝RK1+RK2+RK3；然后使開關(guān)K1、K2、K3斷開，同時(shí)使開關(guān)K7、K8、K9閉合得到一個(gè)測(cè)試值R2＝RK7+RK8+RK9；再使開關(guān)K1、K9閉合，同時(shí)使開關(guān)K2、K3、K7和K8斷開得到一個(gè)測(cè)試值R3＝RK1+R+RK9；最后使開關(guān)K1、K9斷開，同時(shí)使開關(guān)K2、K3、K7和K8閉合得到一個(gè)測(cè)試值R4＝RK2+RK3+R+RK7+RK8；得到待測(cè)電阻R的真實(shí)電阻值＝(R4+R3-R2-R1)/2＝[(RK2+RK3+R+RK7+RK8)+(RK1+R+RK9)-(RK7+RK8+RK9)-(RK1+RK2+RK3)]/2＝R。
上述測(cè)試方法實(shí)現(xiàn)的前提是在測(cè)試的整個(gè)過程中，待測(cè)電子元件的阻值始終是恒定的，假定其本身屬性不會(huì)跟隨測(cè)試電壓或測(cè)試電流的變化而變化。其實(shí)一般情況下，如模擬開關(guān)的內(nèi)阻都在75～130歐姆之間，當(dāng)待測(cè)電子元件在2K歐姆以下的時(shí)候，模擬開關(guān)內(nèi)阻的變化量是可以忽略不計(jì)的。而當(dāng)待測(cè)電子元件在2K歐姆以上的時(shí)候，模擬開關(guān)的內(nèi)阻對(duì)測(cè)試結(jié)果的影響就很小了，其自身內(nèi)阻是可以忽略不計(jì)的。
本發(fā)明測(cè)試電路及其測(cè)試方法不但可以應(yīng)用到測(cè)試背板上的電子元件，還可以用于激勵(lì)和測(cè)量其他電壓電流數(shù)值。
以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以作出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種測(cè)試電路，其特征在于，所述測(cè)試電路包括由至少兩個(gè)開關(guān)串聯(lián)組成的串路；由至少兩組所述串路并聯(lián)組成的并路；與所述并路并聯(lián)的測(cè)試模塊；一端接至一組所述串路的任意兩個(gè)所述開關(guān)之間，另一端接至另一組所述串路的任意兩個(gè)所述開關(guān)之間的待測(cè)電子元件。
2.根據(jù)權(quán)利要求1所述的測(cè)試電路，其特征在于，每組所述串路中串聯(lián)的每個(gè)開關(guān)都接至譯碼控制電路，由譯碼控制電路控制每個(gè)開關(guān)的閉合和斷開工作狀態(tài)。
3.根據(jù)權(quán)利要求1或2所述的測(cè)試電路，其特征在于，所述開關(guān)是模擬開關(guān)。
4.一種基于權(quán)利要求1的測(cè)試電路的測(cè)試方法，將待測(cè)電子元件一端接至一組所述串路的任意兩個(gè)開關(guān)之間的A點(diǎn)，同時(shí)將另一端接至另一組所述串路的任意兩個(gè)開關(guān)之間的B點(diǎn)；將測(cè)試模塊一端接至所述并路的一側(cè)C點(diǎn)，同時(shí)將另一端接至所述并路的另一側(cè)D點(diǎn)，其特征在于，所述測(cè)試方法包括如下步驟(1)將AC段和AD段之間的開關(guān)閉合，同時(shí)將BC段和BD段之間的開關(guān)斷開，由測(cè)試模塊進(jìn)行測(cè)試得到測(cè)試值S1；(2)將AC段和AD段之間的開關(guān)斷開，同時(shí)將BC段和BD段之間的開關(guān)閉合，由測(cè)試模塊進(jìn)行測(cè)試得到測(cè)試值S2；(3)將AC段和BD段之間的開關(guān)閉合，同時(shí)將BC段和AD段之間的開關(guān)斷開，由測(cè)試模塊進(jìn)行測(cè)試得到測(cè)試值S3；(4)將AC段和BD段之間的開關(guān)斷開，同時(shí)將BC段和AD段之間的開關(guān)閉合，由測(cè)試模塊進(jìn)行測(cè)試得到測(cè)試值S4；(5)根據(jù)所述的測(cè)試值S1、S2、S3和S4，得到待測(cè)電子元件的測(cè)試結(jié)果。
5.根據(jù)權(quán)利要求4所述的測(cè)試方法，其特征在于，所述步驟(5)中待測(cè)電子元件的測(cè)試結(jié)果由如下公式得到測(cè)試結(jié)果＝(S4+S3-S2-S1)/2。
6.根據(jù)權(quán)利要求4所述的測(cè)試方法，其特征在于，各個(gè)開關(guān)段中的每個(gè)開關(guān)的閉合及斷開工作狀態(tài)均由譯碼控制電路進(jìn)行輸入控制。
全文摘要
本發(fā)明公開了一種測(cè)試電路及其測(cè)試方法，所述測(cè)試電路組成如下由至少兩個(gè)開關(guān)串聯(lián)組成的串路；由至少兩組所述串路并聯(lián)組成的并路；與所述并路并聯(lián)的測(cè)試模塊；一端接至一組所述串路的任意兩個(gè)所述開關(guān)之間，另一端接至另一組所述串路的任意兩個(gè)所述開關(guān)之間的待測(cè)電子元件。所述測(cè)試方法通過控制待測(cè)電子元件所接至的兩組串路中的各個(gè)開關(guān)的工作狀態(tài)，來進(jìn)行測(cè)試。通過采用本發(fā)明測(cè)試電路及其測(cè)試方法的測(cè)試設(shè)備具有體積小巧、造價(jià)成本低，測(cè)試結(jié)果精確的優(yōu)點(diǎn)。
文檔編號(hào)G01R31/00GK1595183SQ03156560
公開日2005年3月16日 申請(qǐng)日期2003年9月9日 優(yōu)先權(quán)日2003年9月9日
發(fā)明者李大軍, 陳進(jìn)文 申請(qǐng)人:華為技術(shù)有限公司