專利名稱：采用底座基片的發(fā)送器陣列的老化的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般性地涉及光學(xué)器件，且更具體地涉及一種進行光學(xué)發(fā)送器老化(burn-in)處理的方法。
為了獲取高帶寬，例如邊緣發(fā)射(edge-emitting)激光器和垂直腔表面發(fā)射激光器(VCSEL)等激光器二極管通常被利用作為光源。這些類型的激光器二極管由于其微小的尺寸而受到青睞。例如典型的VCSEL以微米的數(shù)量級計。因此為了獲取高帶寬傳輸，激光器二極管陣列可以被集成到一個系統(tǒng)里。
在制造和生產(chǎn)VCSEL陣列例如1×12或1×4并行通道光學(xué)陣列時，關(guān)鍵性的是，隨后被使用的陣列要表明其指標(biāo)光學(xué)和電特性。為了確定VCSEL陣列是否將在其指標(biāo)標(biāo)準(zhǔn)上運行，有必要將陣列中的每個二極管通過老化過程。即每個VCSEL必須經(jīng)過一項嚴(yán)格的質(zhì)量控制(QC)程序，其中VCSEL將在延長的時間周期內(nèi)在提高的溫度下經(jīng)受一恒定電流。老化電流可以選擇為高于標(biāo)準(zhǔn)工作電流的級別，因為QC程序是一項短期測試，用于檢驗VCSEL是否可以在實際的工作條件下具備長期性能。同樣，老化溫度被選擇為高于預(yù)計工作溫度的一個溫度值。最后，基于器件的類型、技術(shù)要求和嚴(yán)格性等選擇老化時間周期。
目前，VCSEL的老化過程主要在封裝級進行。即，VCSEL陣列已經(jīng)完成芯片連接(die attached)和引線接合，成為組件形式后，才對每個單個VCSEL陣列實施質(zhì)量控制。事實上，有時陣列已經(jīng)連接到一個近乎成型的有電路的產(chǎn)品例如反饋電路時，才進行老化過程。如果經(jīng)過老化過程后，陣列中的任一VCSEL被斷定有缺陷或不符合所要求的技術(shù)要求，則整個組件報廢。這在材料、制作資源的使用和勞動力成本上均造成浪費，且?guī)砀叱杀尽?br> 因此，需要一種高效的老化過程，它允許光學(xué)陣列的老化測試以這樣的方式進行，即在封裝級之前，檢驗每個光學(xué)發(fā)送器能夠在其目標(biāo)性能標(biāo)準(zhǔn)下運行。
光學(xué)發(fā)送器陣列可以采用公知的技術(shù)制作。在優(yōu)選的實施方案中，光學(xué)發(fā)送器是激光器二極管，且更優(yōu)選為垂直腔表面發(fā)射激光器(VCSEL)。VCSEL是通過采用集成電路制作技術(shù)構(gòu)成的。VCSEL包括許圖案化層，當(dāng)它們被連上激勵電流時，其共同作用發(fā)射出光線。作為一個實例，每個VCSEL陣列可以是12個VCSEL并排排列，它被采用在1×12的并行通道光學(xué)發(fā)送器或收發(fā)器模塊中。根據(jù)本發(fā)明，按照慣例激光器二極管陣列被制作在一種半導(dǎo)體基片上，該基片隨后被切割開，構(gòu)成單獨的陣列。激光器二極管的一些測試可以在切割步驟之前進行，但這在本發(fā)明中不是關(guān)鍵性的。
當(dāng)激光器二極管陣列已經(jīng)被制作出來，且被分離成分立的電路片后，陣列被與底座基片進行機械和電耦合。在優(yōu)選的實施方案中，底座基片是一種半導(dǎo)體基片，且更優(yōu)選為硅晶片。因此，可以采用常規(guī)的集成電路制作技術(shù)，沿底座基片的一個表面形成接觸圖案。接觸圖案提供陣列接收區(qū)的重復(fù)排列。發(fā)送器陣列在底座基片的陣列接收區(qū)與底座基片連接。發(fā)送器和底座基片的連接可以應(yīng)用引線接合法(wire bonding)和/或倒裝法(flip chip)技術(shù)。
除接觸圖案以外，底座基片還包括電通路。電通路提供老化設(shè)備和陣列中單個激光器二極管之間的連接。在優(yōu)選的實施方案中，底座基片為硅晶片，在其中心區(qū)具有接觸圖案矩陣，在其外圍區(qū)具有探測接觸墊板。探測接觸墊板被用于連接硅晶片到其它電路，例如在印刷電路板上的老化控制電路。同樣，在優(yōu)選的實施方案中，硅基片包括集成的電阻器，每個激光器二極管均有至少一個專用電阻器，用于對激光器二極管適當(dāng)?shù)厥┮云?。?yōu)選地是，跨在專用電阻器上的電壓降得到監(jiān)控，且被作為一個反饋機構(gòu)，以維持激光器二極管處于老化過程所選擇的老化電流下。
老化過程可能涉及一種嚴(yán)格的程序，其中激光器二極管在延長的時間周期內(nèi)在提高的溫度下以老化電流運行。例如，溫度可以維持在80℃-120℃的范圍以內(nèi)，且老化時間可以在24小時至72小時的范圍。老化電流可選擇為略低于過激勵電流的某一電流強度，過激勵電流是激光器二極管不遭受性能降低和故障而穩(wěn)定運行情況下的最大電流。作為一個實例，VCSEL可以具有約為30mA的老化電流。
在老化階段完成之后，每個陣列的每個激光器二極管被測試。在優(yōu)選的實施方案中，底座基片仍然處于完整狀態(tài)時進行測試。經(jīng)過探測每個激光器二極管來確定其工作狀態(tài)。那些包括至少一個被檢測出來不能工作的激光器二極管的陣列被鑒別為有缺陷。然后底座基片被切割成段，其中各段均是安裝在底座電路片上的陣列電路片的一個組件。具有被鑒別出有缺陷陣列的組件被報廢，而剩余的組件被用于制造光學(xué)器件，例如發(fā)送器模塊和收發(fā)器模塊。在優(yōu)選的實施方案中，所述組件與光學(xué)器件其它元件的連接是通過與陣列電路片的引線接合實現(xiàn)的。因此，底座電路片提供了機械連接，而電連接直接做到陣列電路片上。
圖2為根據(jù)本發(fā)明的一種實施方案具有激光器二極管陣列的矩陣的硅基片的頂視圖。
圖3為圖2中具有激光器二極管的一個陣列和導(dǎo)電跡線的硅基片的一部分的頂視圖。
圖4為硅基片上導(dǎo)電跡線到激光器二極管陣列的探測接觸墊板連接的頂視圖。
圖5為老化裝置的簡要示意圖。
圖6為從圖2的硅基片中切割下、安裝就緒的單個組件的頂視圖。
圖7為圖6中的組件連接到產(chǎn)品之后的頂視圖。
詳細說明

圖1表示了光學(xué)發(fā)送器陣列的老化處理過程步驟。在優(yōu)選的實施方案中，光學(xué)發(fā)送器為激光器二極管。過程的描述將光學(xué)發(fā)送器等同為VESEL，它是最優(yōu)選的實施方案。
在步驟10中，VESEL被制作在基片上。公知的技術(shù)是，VESEL是這樣的材料層，當(dāng)暴露在驅(qū)動電流下時合作產(chǎn)生光。VCSEL的基片是半導(dǎo)體基片，例如砷化鎵晶片。VESEL形成陣列。作為一個實例，一個陣列可以是1×12的排列，應(yīng)用在一個具有12個并行通道的VCSEL陣列中。其它常規(guī)的陣列包括4×4排列。
步驟12涉及VCSEL的檢查。這個步驟的復(fù)雜程度對本發(fā)明不是關(guān)鍵性的。當(dāng)VCSEL的基片處于完整狀態(tài)時，可發(fā)生一些測試。但是，當(dāng)VCSEL的基片處于完整狀態(tài)時，老化條件還沒有被建立。
在步驟14下，VCSEL的基片被切割成塊。同步驟10和步驟12一樣，這是在制造VCSEL組件時要被遵循的一個常規(guī)步驟?？梢詫嵤┍娝苤那懈罴夹g(shù)。
在另一方面，步驟16是非常規(guī)性的。底座基片被制作成包括一個陣列接收區(qū)的矩陣，并包括底座基片外圍的電通路。在優(yōu)選的實施方案中，底座基片由半導(dǎo)體構(gòu)成。在最優(yōu)選的實施方案中，基片為硅晶片。底座基片在制作時的特性將在圖2、3和4中更詳細地加以說明。
在圖1的步驟18中，制作出來的底座基片接受檢查。檢查技術(shù)不是本發(fā)明的關(guān)鍵。既可以采用目視也可以采用電檢查技術(shù)。
在步驟20中，芯片連接材料被應(yīng)用在底座基片上。材料的選擇取決于所選擇的將VCSEL陣列(步驟12后便可用)連接到經(jīng)步驟18檢查過的底座基片的技術(shù)。芯片連接材料可被限制為提供物理連接。例如，接合材料可以應(yīng)用在沿著底座基片制作出的陣列接收區(qū)所規(guī)定的區(qū)域內(nèi)。另外或者額外地，可以形成能夠采用倒裝法技術(shù)與VCSEL陣列連接的焊塊。
在步驟22中，經(jīng)過步驟12的VCSEL陣列與底座基片實現(xiàn)了機械和電連接。VCSEL陣列連接技術(shù)與步驟20中應(yīng)用的芯片連接材料一致。作為連接技術(shù)的一個實例，采用接合材料使VCSEL陣列與底座基片機械連接，且采用引線接合技術(shù)實現(xiàn)電連接。在隨后的步驟38中，按照慣例，黃金引線接合可能被采用。然后在步驟24中，接合材料得以固化。
圖2示意說明組件的一種可能的實施方案，該組件在圖1中的連接及固化步驟22和24完成之后，才能被提供。圖2為硅底座26的頂視圖，其包括在內(nèi)僅用于舉例。在此實例中，硅底座共有99個VCSEL陣列28。VCSEL陣列被布置在具有9列和11行的矩陣中。在一種實施方案中，硅基片是6英寸(152.4毫米)的硅晶片。VCSEL陣列的列間距可以為10mm。同樣地，VCSEL陣列的行間距可以為10mm。但是其它排列也是可以的。
為了清楚起見，僅有矩陣列左上角的VCSEL陣列28的電連接被示意說明。同樣的電連接在圖3中得以更詳細的顯示。電通路從硅基片26的外圍延伸。電通路起始于接合墊片30。接合墊片30被用來提供與外部電路例如電流控制和反饋電路的電連接。接合墊片被用在老化過程和隨后的單個VCSEL的檢測中。與接合墊片的連接可能涉及到公知的芯片連接技術(shù)或公知的倒裝法技術(shù)。接合墊片30可以是邊長為0.5mm的矩形結(jié)構(gòu)。
接合墊片30與導(dǎo)電跡線，例如跡線32和34結(jié)合在一起。跡線是采用常規(guī)技術(shù)制作而成的圖案化金屬層。然而非關(guān)鍵性地是，導(dǎo)電跡線的間距可以是1.25mm，且特定的跡線的邊到邊尺寸可以為0.25mm。正如下面要詳細解釋的那樣，導(dǎo)電跡線32優(yōu)選地被分隔成許多單獨的跡線，這樣陣列28的每個VCSEL能夠被單獨激勵。
返回到圖1，如果有必要，圖2中的組件在步驟36中用等離子體進行清理。然后在步驟38中單個VCSEL陣列28引線接合到接觸墊板，接觸墊板限定了硅基片的陣列接收區(qū)。圖4示意說明圖3中的VCSEL陣列28，其中的接合墊片42被連在黃金接合引線40上。接合引線的另一端被連到硅底座26的接合墊片44上。跡線46從底座接合墊片44延長至外圍的接合墊片上。在優(yōu)選的實施方案中，陣列28中單個VCSEL可得到控制。因此，在該優(yōu)選的實施方案中，跡線46被分開地連接到控制電路上。同樣，在優(yōu)選的實施方案中，每個VCSEL只唯一地與特定電阻器有關(guān)連。這些電阻器由圖4中的擴展區(qū)域48代表。這些擴展區(qū)域可以由電阻材料構(gòu)成，以便電阻器被集成到硅底座26上?；蛘咦鳛榱硪贿x擇，跡線46可以具有縮減了寬度的區(qū)域，因而不用改變使用構(gòu)成跡線的材料可以構(gòu)成“電阻器” 。在這種縮減了寬度的實施方案中，區(qū)域48可能是在硅底座26已經(jīng)被切割之后被用在最終封裝中的接合墊片。
圖1的下一步驟50將進行老化過程。在圖2中的每個陣列28的每個VCSEL將經(jīng)受一項工序，在此工序中，電流、溫度和時間常數(shù)要嚴(yán)格加以控制。典型性地是，老化過程是在略低于某一特定VCSEL的過激勵電流的恒定電流下進行的。此外，環(huán)境溫度被升高。例如，溫度可能保持在80℃-120℃的范圍內(nèi)。老化時間周期可以在24小時至72小時，但是這不是關(guān)鍵性的。老化電流通常被保持在低于某一特定VCSEL的過激勵電流的百分之一?，F(xiàn)在參照圖5，具有VCSEL陣列28的矩陣的硅底座26顯示被連接到印刷電路板52上。該印刷電路板包括如監(jiān)控電路片54和測試電路片56。帶狀電纜58可以用來連接印刷電路板到控制器60。包圍印刷電板52的虛線62表明印刷電路板和硅底座26被置放在爐子內(nèi)，而控制器保留在爐子外面。
VCSEL陣列28和任何包含在硅底座26中的電路通過接合引線64和66與印刷電路板通信?；蛘咦鳛榱硪贿x擇，硅底座可以采用倒裝法技術(shù)或相似技術(shù)被連接。激勵陣列中VCSEL的激勵信號由外部控制器60控制。優(yōu)選地是，通過每個陣列中每個VCSEL的老化電流受到監(jiān)控。例如，可以有專用于每個陣列28的監(jiān)控電路片54。對通過特定VCSEL的專用電阻器的電壓降加以監(jiān)控。因為電壓和老化電流之間存在直接的相關(guān)性，由監(jiān)控電路片可以產(chǎn)生反饋信號。反饋信號為控制器60提供信息以增加或減小通過特定VCSEL的電流。
圖1的老化步驟50已經(jīng)完成之后，依照步驟68所示，對單個VCSEL進行檢測。例如，在圖5中可以采用板上測試電路56對單個VCSEL進行測試。因此，不需要將VCSEL陣列28從印刷電路板52中拆卸下來，便可以完成老化步驟50和測試步驟68。
當(dāng)在步驟68中完成陣列28的單個VCSEL的測試后，任何被鑒定為具有一個或多個缺陷的VCSEL的陣列將被認為有缺陷。在步驟70中，有缺陷的陣列被標(biāo)注出來。對陣列進行標(biāo)注的工序不是關(guān)鍵性的。作為一種可能性，記號筆被用來識別有缺陷的陣列。
在步驟72中，硅底座被切割。特別地是，圖4中的接合引線40被拆卸，硅基片的外圍區(qū)域被拆卸，且VCSEL陣列28的矩陣成為獨立的。即圖6中的組件74由VCSEL陣列28之一和其上固定有VCSEL陣列的硅基片的切割部分76構(gòu)成。因此，每個VCSEL陣列的單獨的組件74將被形成。各組件將基本上相同。在步驟75中，在步驟70中被鑒定為有缺陷的陣列被報廢。剩余的組件在步驟77中被用在最終封裝上。作為一個示例，圖7顯示出圖6中的組件74，其安裝在發(fā)送器模塊內(nèi)且連到用于激勵VCSEL的電路78上。在組件74的兩個對端有導(dǎo)引孔80和82。眾所周知的技術(shù)是，導(dǎo)引孔用來提供微透鏡陣列的對準(zhǔn)，在此所有微透鏡要在軸向與VCSEL陣列28中的單個VCSEL對準(zhǔn)。
權(quán)利要求
1.一種在制造使用光學(xué)發(fā)送器陣列的器件時采用的一種方法，包括步驟提供(10)多個所述光學(xué)發(fā)送器陣列(28)，包括分離所述陣列；提供(16)一底座基片，具有沿其一個側(cè)面的導(dǎo)電接觸(44)以及到所述導(dǎo)電接觸的電通路(32、34和46)，所述導(dǎo)電接觸包括基本相同的接觸圖案，其中每個接觸圖案被配置成與所述陣列之一連接；將該光學(xué)發(fā)送器陣列安裝(22)到該底座基片上，包括將所述陣列與所述接觸圖案電連接，以便在每個所述陣列中的每個所述光學(xué)發(fā)送器被連接到所述電通路的至少一個上；進行所述陣列的老化處理(50)，包括通過由底座基片的電通路傳導(dǎo)激勵信號激勵每個所述陣列的每個所述光學(xué)發(fā)送器；以及完成所述的老化處理后，切割(72)所述底座基片以提供獨立化(74)的安裝在底座基片的切割部分上的所述陣列。
2.權(quán)利要求1中的方法還包括檢測(68)所述陣列(28)的步驟，該步驟發(fā)生在老化處理步驟(50)之后且在所述切割(72)步驟之前，所述檢測包括確定每個陣列的單個光學(xué)發(fā)送器的工作狀態(tài)。
3.權(quán)利要求2中的方法，還包括報廢(75)在檢測步驟(68)中被檢測出具有不能使用的光學(xué)發(fā)送器的每個陣列(28)，所述報廢步驟在切割步驟之后進行。
4.權(quán)利要求1、2或3中的方法，其中提供所述陣列(28)和提供所述底座基片(26)的每個所述步驟包括采用集成電路制作技術(shù)，所述的光學(xué)發(fā)送器包括多個層。
5.權(quán)利要求4中的方法，其中所述利用(16)集成電路制作技術(shù)的步驟包括將垂直腔表面發(fā)射激光器(VCSEL)形成為所述的光學(xué)發(fā)送器。
6.權(quán)利要求4或5中的方法，其中利用(16)集成電路制作技術(shù)的步驟包括形成所述硅晶片的底座基片，以及包括對至少一個金屬層圖案化以確定所述電通路(32、34和46)和所述導(dǎo)電接觸(44)。
7.權(quán)利要求6中的方法，其中利用(16)集成電路制作技術(shù)的步驟還包括將電阻器(48)集成到底座基片(26)上，每個光學(xué)發(fā)送器具有至少一個所述專用于其的電阻器。
8.權(quán)利要求1、2、3、4、5、6或7中的方法，其中所述進行老化處理(50)的步驟包括在提高的溫度下在一個延長的時間周期為每個光學(xué)發(fā)送器傳導(dǎo)激勵電流。
9.權(quán)利要求1、2、3、4、5、6、7或8中的方法，其中在所述底座基片(26)上安裝(22)所述陣列(28)的步驟包括利用引線接合技術(shù)和倒裝法技術(shù)中的至少一種。
10.權(quán)利要求1、2、3、4、5、6、7、8或9中的方法，其中進行所述老化處理(50)的步驟包括通過底座基片(26)為所述光學(xué)發(fā)送器提供激勵電流。
全文摘要
基于能夠同時啟用相對大數(shù)目的光發(fā)送器的陣列(28)和啟用將用在形成安裝就緒的組件(74)的傳統(tǒng)的切塊技術(shù)(72)這兩個目的使用了一種底座基片。在優(yōu)選實施例中,底座基片是一種硅晶片,其特別設(shè)計為在測試階段提供VCSEL陣列和老化設(shè)備間的連接性,但底座基片也被設(shè)計為被切割成塊并用在最后的封裝階段(77)。因為底座基片是硅晶片,傳統(tǒng)的集成電路制造技術(shù)可被用來形成用于限定陣列接收區(qū)域和允許外部電路與不同的VCSEL陣列通信的導(dǎo)電圖案。
文檔編號G01R31/26GK1359176SQ01143669
公開日2002年7月17日 申請日期2001年12月17日 優(yōu)先權(quán)日2000年12月15日
發(fā)明者J·常, R·T·卡尼施洛, S·G·特里索德 申請人:安捷倫科技有限公司