Mems和cmos集成芯片及傳感器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及微機(jī)電系統(tǒng)技術(shù)領(lǐng)域，更為具體的說(shuō),涉及一種MEMS和CMOS集成芯片及傳感器。
【背景技術(shù)】
[0002]微機(jī)電系統(tǒng)(Micro Electro Mechanical System, MEMS)是近年來(lái)高速發(fā)展的一項(xiàng)高新技術(shù)，采用先進(jìn)的半導(dǎo)體工藝技術(shù)，將整個(gè)機(jī)械結(jié)構(gòu)形成在一塊芯片中，其在體積、重量、價(jià)格和功耗上具有十分明顯的優(yōu)勢(shì)。
[0003]其中，MEMS傳感器因其體積小、成本低、集成性能高等優(yōu)點(diǎn)，被廣泛應(yīng)用于智能手機(jī)、平板電腦等智能終端中。隨著市場(chǎng)的不斷發(fā)展，對(duì)更加便攜和輕薄的智能終端的需求日益迫切，因此，更加小型化的MEMS傳感器，已成為現(xiàn)今科研人員關(guān)注的焦點(diǎn)之一。

【發(fā)明內(nèi)容】

[0004]有鑒于此，本發(fā)明提供了一種MEMS和CMOS集成芯片及傳感器，通過(guò)優(yōu)化設(shè)計(jì)，使得CMOS結(jié)構(gòu)占用面積減小，使得MEMS和CMOS集成芯片的面積更加的小型化。
[0005]下面為本發(fā)明提供的技術(shù)方案:
[0006]—種MEMS和CMOS集成芯片,包括:第一襯底、第二襯底，以及，位于所述第一襯底和第二襯底之間的機(jī)械結(jié)構(gòu)層；其中，
[0007]所述第一襯底形成有第一 CMOS結(jié)構(gòu)，所述第二襯底形成有第二 CMOS結(jié)構(gòu)，所述機(jī)械結(jié)構(gòu)層形成有第一 MEMS結(jié)構(gòu)，且所述第一 CMOS結(jié)構(gòu)、第二 CMOS結(jié)構(gòu)和MEMS結(jié)構(gòu)之間電性連接。
[0008]優(yōu)選的，所述第一 CMOS結(jié)構(gòu)形成于所述第一襯底朝向所述機(jī)械結(jié)構(gòu)層一側(cè)的表面，且所述第一 CMOS結(jié)構(gòu)與所述第一 MEMS結(jié)構(gòu)鍵合。
[0009]優(yōu)選的，所述第二 CMOS結(jié)構(gòu)形成于所述第二襯底朝向所述機(jī)械結(jié)構(gòu)層一側(cè)的表面，且所述第二 CMOS結(jié)構(gòu)與所述第一 MEMS結(jié)構(gòu)鍵合。
[0010]優(yōu)選的，位于所述第一襯底朝向所述機(jī)械結(jié)構(gòu)層的一側(cè)形成有第一凹槽；
[0011]其中，所述第一 MEMS結(jié)構(gòu)位于所述第一凹槽和第二襯底之間圍成的密封腔內(nèi)。
[0012]優(yōu)選的，所述第一 CMOS結(jié)構(gòu)形成于所述第一襯底朝向所述機(jī)械結(jié)構(gòu)層一側(cè)、且環(huán)繞所述第一凹槽的表面。
[0013]優(yōu)選的，位于所述第二襯底朝向所述機(jī)械結(jié)構(gòu)層一側(cè)還包括第二凹槽；
[0014]其中，所述第一 MEMS結(jié)構(gòu)位于所述第一凹槽和第二凹槽之間圍成的密封腔內(nèi)。
[0015]優(yōu)選的，所述第二 CMOS結(jié)構(gòu)形成于所述第二襯底朝向所述機(jī)械結(jié)構(gòu)層一側(cè)、且環(huán)繞所述第二凹槽的表面。
[0016]優(yōu)選的，所述機(jī)械結(jié)構(gòu)層還包括第二 MEMS結(jié)構(gòu)至第nMEMS結(jié)構(gòu)，且所述第二 MEMS結(jié)構(gòu)至第nMEMS結(jié)構(gòu)、第一 CMOS結(jié)構(gòu)和第二 CMOS結(jié)構(gòu)之間電性連接，其中，η至少為2。
[0017]一種傳感器，所述傳感器包括上述的MEMS和CMOS集成芯片。
[0018]優(yōu)選的，所述傳感器為磁傳感器、壓力傳感器、加速度傳感器、陀螺儀傳感器中的一種或多種的集合。
[0019]與現(xiàn)有技術(shù)相比，本發(fā)明提供的技術(shù)方案具有以下優(yōu)點(diǎn):
[0020]本發(fā)明提供的一種MEMS和CMOS集成芯片及傳感器，包括:第一襯底、第二襯底，以及，位于第一襯底和第二襯底之間的機(jī)械結(jié)構(gòu)層；其中，第一襯底形成有第一 CMOS結(jié)構(gòu)，第二襯底形成有第二 CMOS結(jié)構(gòu)，機(jī)械結(jié)構(gòu)層形成有第一 MEMS結(jié)構(gòu)，且第一 CMOS結(jié)構(gòu)、第二CMOS結(jié)構(gòu)和MEMS結(jié)構(gòu)之間電性連接。
[0021]由上述內(nèi)容可知，本發(fā)明提供的技術(shù)方案將CMOS結(jié)構(gòu)分為兩部分，分別形成于第一襯底和第二襯底上，而后通過(guò)微機(jī)械結(jié)構(gòu)層將兩部分的CMOS結(jié)構(gòu)電性連接，有效的縮小了 CMOS結(jié)構(gòu)占用集成芯片的面積，進(jìn)而縮小了 MEMS和CMOS集成芯片的面積。
【附圖說(shuō)明】
[0022]為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。
[0023]圖1為本申請(qǐng)實(shí)施例提供的一種MEMS和CMOS集成芯片的結(jié)構(gòu)示意圖；
[0024]圖2為本申請(qǐng)實(shí)施例提供的另一種MEMS和CMOS集成芯片的結(jié)構(gòu)示意圖；
[0025]圖3a?3d為本申請(qǐng)實(shí)施例提供的一種制作MEMS和CMOS集成芯片的結(jié)構(gòu)流程圖。
【具體實(shí)施方式】
[0026]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0027]正如【背景技術(shù)】所述，，更加小型化的MEMS傳感器，已成為現(xiàn)今科研人員關(guān)注的焦點(diǎn)之一。但是，現(xiàn)有的MEMS傳感器中，需要將CMOS結(jié)構(gòu)形成在一襯底上，但是由于現(xiàn)今技術(shù)的限制和，CMOS結(jié)構(gòu)很難大幅度的壓縮占用芯片的面積，因此使得現(xiàn)有的MEMS傳感器的面積縮小變得更加困難。
[0028]基于此，本申請(qǐng)實(shí)施例提供了一種MEMS和CMOS集成芯片，以解決現(xiàn)有的MEMS傳感器無(wú)法更加小型化的問(wèn)題，下面結(jié)合圖1?3d，對(duì)本申請(qǐng)實(shí)施例提供的MEMS和CMOS集成芯片的結(jié)構(gòu)和制作過(guò)程進(jìn)行詳細(xì)說(shuō)明。
[0029]參考圖1所示，為本申請(qǐng)實(shí)施例提供的一種MEMS和CMOS集成芯片的結(jié)構(gòu)示意圖，其中，MEMS和CMOS集成芯片包括:
[0030]第一襯底1、第二襯底2，
[0031]以及，位于所述第一襯底I和第二襯底2之間的機(jī)械結(jié)構(gòu)層3 ；
[0032]其中，
[0033]所述第一襯底I形成有第一 CMOS結(jié)構(gòu)100，所述第二襯底2形成有第二 CMOS結(jié)構(gòu)200，所述機(jī)械結(jié)構(gòu)層3形成有第一 MEMS結(jié)構(gòu)300，且所述第一 CMOS結(jié)構(gòu)100、第二 CMOS結(jié)構(gòu)200和MEMS結(jié)構(gòu)300之間電性連接。
[0034]對(duì)于本申請(qǐng)實(shí)施例提供的MEMS和CMOS集成芯片，在其制作過(guò)程中，組成的每個(gè)結(jié)構(gòu)的制作工藝不做具體限制，其中，參考圖3a?3d所示，為本申請(qǐng)實(shí)施例提供的一種制作MEMS和CMOS集成芯片的結(jié)構(gòu)流程圖，其中，
[0035]首先，參考圖3a所7K,需要提供一第一襯底I,而后在第一襯底I上形成第一 CMOS結(jié)構(gòu)；
[0036]其次，參考圖3b所示，在第一襯底I上形成機(jī)械結(jié)構(gòu)層3，且在機(jī)械結(jié)構(gòu)層3中形成一 MEMS結(jié)構(gòu)300，MEMS結(jié)構(gòu)300與第一 CMOS結(jié)構(gòu)100電性連接。對(duì)于MEMS結(jié)構(gòu)和第一CMOS結(jié)構(gòu)電性連接，可以通過(guò)鍵合方式實(shí)現(xiàn)，可選的，鍵合方式可以為共晶鍵合、金屬或者硅材料的熔融鍵合等。其中，機(jī)械結(jié)構(gòu)層3的厚度范圍可以為ΙΟμπι?100 μ m，包括端點(diǎn)值。更為優(yōu)選的，可以為10 μ m、20 μ m、30 μ m或60 μ m。
[0037]而后，參考圖3c所示，提供一第二襯底2，在第二襯底2上形成第二 CMOS結(jié)構(gòu)200。另外，可選的，還可以在第二襯底2上形成MEMS和CMOS集成芯片與外界實(shí)現(xiàn)電性連接的連接端子5。
[0038]最后，參考圖3d所示，將圖3b形成的結(jié)構(gòu)和圖3c形成的結(jié)構(gòu)固定鏈接，實(shí)現(xiàn)第二CMOS結(jié)構(gòu)與MEMS結(jié)構(gòu)電性連接。其中，第二 CMOS結(jié)構(gòu)和MEMS結(jié)構(gòu)可以通過(guò)鍵合方式實(shí)現(xiàn)電性連接，即在圖3b所示結(jié)構(gòu)中，可以將機(jī)械結(jié)構(gòu)層3背離第一襯底I的一側(cè)不需要鍵合的區(qū)域刻蝕淺槽，以便在最后實(shí)現(xiàn)第二 CMOS結(jié)構(gòu)與MEMS結(jié)構(gòu)之間鍵合。
[0039]由上述內(nèi)容可以得知，本申請(qǐng)實(shí)施例提供的MEMS和CMOS集成芯片，主要是將CMOS結(jié)構(gòu)劃分為兩部分進(jìn)行制作，其中，一部分形成于第一襯底上，而另一部分則形成于第二襯底上，最終再結(jié)合MEMS結(jié)構(gòu)，進(jìn)而得到MEMS和CMOS集成芯片。通過(guò)將CMOS結(jié)構(gòu)劃分為兩部分，而且形成在不同襯底上的方法，可以將單個(gè)的大面積的CMOS結(jié)構(gòu)，分為兩個(gè)小面積的CMOS結(jié)構(gòu)，且將一小面積的CMOS結(jié)構(gòu)形成在集成芯片的另一襯底上，有效的縮小了 MEMS和CMOS集成芯片的面積，進(jìn)而縮小了 MEMS傳感器的面積。
[0040]需要說(shuō)明的是，本申請(qǐng)實(shí)施例中，對(duì)于第一襯底和第二襯底的形狀不做具體限定，以及，第一 CMOS結(jié)構(gòu)可以形成于第一襯底的任意一面，同樣的第二 CMOS結(jié)構(gòu)可以形成于第二襯底的任意一面，對(duì)此需要根據(jù)實(shí)際應(yīng)用的場(chǎng)景進(jìn)行具體的設(shè)計(jì)。但是，一般的，在大多實(shí)際應(yīng)用場(chǎng)景中，為了保護(hù)CMOS結(jié)構(gòu)不被磨損，提高M(jìn)EMS和CMOS集成芯片的安全性能，以及，提聞MEMS和CMOS集成芯片的使用壽命等，參考圖1所7K，在本申請(qǐng)實(shí)施例提供中，所述第一 CMOS結(jié)構(gòu)100形成于所述第一襯底I朝向所述機(jī)械結(jié)構(gòu)層3 —側(cè)的表面，且所述第一CMOS結(jié)構(gòu)100與所述第一 MEMS結(jié)構(gòu)300鍵合。以及，所述第二 CMOS結(jié)構(gòu)200形成于所述第二襯底2朝向所述機(jī)械結(jié)構(gòu)層3 —側(cè)的表面，且所述第二 CMOS結(jié)構(gòu)200與所述第一 MEMS結(jié)構(gòu)300鍵合。
[0041 ] 基于圖1所對(duì)應(yīng)的實(shí)施例提供的MEMS和CMOS集成芯片，為了提高M(jìn)EMS和CMOS集成芯片的可靠性能，本申請(qǐng)實(shí)施例還提供了另一種MEMS和CMOS集成芯片，具體參考圖2所示，為本申請(qǐng)實(shí)施例提供的另一種MEMS和CMOS集