壓力傳感器的制造方法以及壓力傳感器的制造方法
【專利摘要】本發(fā)明提供了一種壓力傳感器的制造方法以及壓力傳感器。所述方法包括如下步驟：提供一器件襯底；在所述器件襯底的第一表面上依次形成隔離層和器件層；從所述器件襯底的第二表面采用等離子體刻蝕工藝形成具有垂直側(cè)壁蝕坑，至隔離層停止；以所述第二表面為鍵合面，將所述器件襯底同一支撐襯底鍵合。本發(fā)明的優(yōu)點(diǎn)在于，采用干法刻蝕做背面蝕坑，比KOH或TMAH背刻工藝制作的芯片面積減小了50%，并且不采用SOI襯底就可以實(shí)現(xiàn)自停止工藝，大大地節(jié)約了成本。
【專利說明】壓力傳感器的制造方法以及壓力傳感器

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及微機(jī)電領(lǐng)域，尤其涉及一種壓力傳感器的制造方法以及壓力傳感器。

【背景技術(shù)】
[0002]MEMS壓力傳感器通常是采用單晶硅薄膜作為敏感部件。在設(shè)計(jì)中，需要根據(jù)產(chǎn)品的量程范圍確定單晶硅薄膜的厚度，量程越小，頂層硅的厚度越薄，這就造成小量程范圍的壓力傳感器制作工藝非常不易控制。
[0003]SOI材料是制作MEMS壓力傳感器的常用襯底材料，采用SOI材料的頂層硅可以比傳統(tǒng)的體硅襯底材料更容易形成薄的單晶硅薄膜。但采用SOI襯底需要用KOH或TMAH背面刻蝕工藝刻出壓力腔體，由于濕法腐蝕形成的腐蝕坑有45度角的傾斜側(cè)壁，因此這會(huì)造成芯片尺寸較大，而SOI襯底的成本較體硅襯底高出許多，芯片面積增大進(jìn)一步增大了制造成本。
[0004]因此，提出一種能夠降低壓力傳感器芯片面積和制作成本的方法，是現(xiàn)有技術(shù)亟待解決的問題。


【發(fā)明內(nèi)容】

[0005]本發(fā)明所要解決的技術(shù)問題是，提供一種壓力傳感器的制造方法以及壓力傳感器，能夠降低壓力傳感器芯片面積和制作成本。
[0006]為了解決上述問題，本發(fā)明提供了一種壓力傳感器的制造方法，包括如下步驟:提供一器件襯底；在所述器件襯底的第一表面上依次形成隔離層和器件層；從所述器件襯底的第二表面采用等離子體刻蝕工藝形成具有垂直側(cè)壁蝕坑，至隔離層停止；以所述第二表面為鍵合面，將所述器件襯底同一支撐襯底鍵合。
[0007]可選的，所述形成器件層的步驟包括在所述隔離層表面依次形成多晶弛豫層、絕緣層以及多晶電阻層。
[0008]可選的，進(jìn)一步包括刻蝕所述多晶電阻層形成電阻條的步驟，該步驟可以選擇在形成蝕坑的步驟之前實(shí)施，亦可以選擇在鍵合步驟之后實(shí)施。
[0009]可選的，所述多晶弛豫層和所述多晶電阻層的材料為多晶硅，所述絕緣層的材料選自于氧化娃、氮化娃和氮氧化娃中的任意一種。
[0010]可選的，所述隔離層的材料選自于氧化硅、氮化硅和氮氧化硅中的任意一種。
[0011]本發(fā)明進(jìn)一步提供了一種壓力傳感器，包括一器件襯底和一支撐襯底，所述器件襯底的第一表面依次具有隔離層和器件層；所述器件襯底的第二表面具有垂直側(cè)壁蝕坑，所述蝕坑貫穿所述器件襯底，且所述器件襯底的第二表面同支撐襯底貼合以使所述蝕坑密閉。
[0012]可選的，所述器件層包括所述隔離層表面依次設(shè)置的多晶弛豫層、絕緣層以及多晶電阻層。
[0013]可選的，所述多晶弛豫層和所述多晶電阻層的材料為多晶硅，所述絕緣層的材料選自于氧化娃、氮化娃和氮氧化娃中的任意一種。
[0014]可選的，所述隔離層的材料選自于氧化硅、氮化硅和氮氧化硅中的任意一種。
[0015]本發(fā)明的優(yōu)點(diǎn)在于，采用干法刻蝕做背面蝕坑，比KOH或TMAH背刻工藝制作的芯片面積減小了 50%，并且不采用SOI襯底就可以實(shí)現(xiàn)自停止工藝，大大地節(jié)約了成本。

【專利附圖】

【附圖說明】
[0016]附圖1所示是本【具體實(shí)施方式】所述方法的實(shí)施步驟示意圖；
附圖2A至附圖2E所示是本【具體實(shí)施方式】的工藝示意圖。

【具體實(shí)施方式】
[0017]下面結(jié)合附圖對(duì)本發(fā)明提供的壓力傳感器的制造方法以及壓力傳感器的【具體實(shí)施方式】做詳細(xì)說明。
[0018]附圖1所示是本【具體實(shí)施方式】所述方法的實(shí)施步驟示意圖，包括:步驟S10，提供一器件襯底；步驟S11，在所述器件襯底的第一表面上依次形成隔離層和器件層；步驟S12，從所述器件襯底的第二表面采用等離子體刻蝕工藝形成具有垂直側(cè)壁蝕坑，至絕緣層停止；步驟S13，以所述第二表面為鍵合面，將所述器件襯底同一支撐襯底鍵合。
[0019]附圖2A至附圖2E所示是本【具體實(shí)施方式】的工藝示意圖。
[0020]附圖2A所示，參考步驟S10，提供一器件襯底210。所述器件襯底210的材料可以是包括單晶硅在內(nèi)的任何一種常見的襯底材料，例如可以是鍺硅、碳化硅、砷化鎵、藍(lán)寶石以及玻璃等。本【具體實(shí)施方式】以單晶硅襯底為例進(jìn)行敘述。
[0021]附圖2B所示，參考步驟S11，在所述器件襯底210的第一表面上依次形成隔離層220和器件層230。所述隔離層220的材料可以是任意一種同器件襯底210存在選擇性腐蝕現(xiàn)象的材料，用于后續(xù)形成蝕坑的自停止層，厚度范圍是0.5微米?2微米。本【具體實(shí)施方式】中，所述隔離層220的材料選自于氧化娃、氮化娃和氮氧化娃中的任意一種。器件層230設(shè)置在隔離層的表面，用于形成壓力敏感單元，在器件襯底210形成蝕坑之后，器件層230被部分懸空，該懸空部分即可以表現(xiàn)出壓敏特性。
[0022]繼續(xù)參考附圖2B，在本【具體實(shí)施方式】中，一種優(yōu)選的方式是采用在隔離層220表面依次形成多晶弛豫層231、絕緣層232以及多晶電阻層233的方法形成所述器件層230。所述多晶弛豫層231和所述多晶電阻層233的材料為多晶硅，所述絕緣層232的材料選自于氧化娃、氮化娃和氮氧化娃中的任意一種。在其他的【具體實(shí)施方式】中，多晶弛豫層231和所述多晶電阻層233的材料可以是任意一種多晶材料，例如鍺、鍺硅、碳化硅等，所述絕緣層232也可以是任意一種常見的絕緣材料?？梢圆捎肔PCVD工藝生長所述多晶弛豫層231，厚度為3微米?10微米；對(duì)于厚度大于10微米的多晶弛豫層231可以采用外延工藝制備。絕緣層232的厚度范圍例如可以是0.1微米?2微米；多晶電阻層233的厚度為0.5微米?2微米。
[0023]附圖2C所示，在形成多晶電阻層233之后，還可以進(jìn)一步包括刻蝕所述多晶電阻層233形成電阻條240的步驟。電阻條的作用在于將器件層230的壓敏信號(hào)轉(zhuǎn)化成電學(xué)信號(hào)提取出來。也可以采用摻雜的方式形成隔離電阻來代替電阻條。該步驟可以選擇本步驟Sll中實(shí)施，亦可以選擇在后續(xù)的鍵合步驟S13之后實(shí)施。
[0024]附圖2D所示，參考步驟S12，從所述器件襯底210的第二表面采用等離子體刻蝕工藝形成具有垂直側(cè)壁蝕坑250，至隔離層220停止。等離子體刻蝕的特點(diǎn)是可以形成具有垂直側(cè)壁的蝕坑，避免了濕法腐蝕工藝形成蝕坑具有傾斜側(cè)壁的缺點(diǎn)，故可以降低芯片總面積。隔離層220選擇了同器件襯底210存在選擇性腐蝕現(xiàn)象的材料，因此可以實(shí)現(xiàn)腐蝕的自停止。
[0025]附圖2E所示，參考步驟S13，以所述第二表面為鍵合面，將所述器件襯底210同一支撐襯底260鍵合。鍵合后所述器件襯底210的第二表面同支撐襯底260貼合以使所述蝕坑260密閉。所述支撐襯底260的材料可以是包括玻璃在內(nèi)的任何一種常見的襯底材料，例如可以是鍺硅、碳化硅、砷化鎵、藍(lán)寶石以及單晶硅等，本【具體實(shí)施方式】為玻璃，厚度范圍是 0.4mm ?2mm。
[0026]繼續(xù)參考附圖2E，上述步驟實(shí)施完畢后，即獲得一壓力傳感器的基本結(jié)構(gòu)，包括器件襯底210和支撐襯底260，所述器件襯底210的第一表面依次具有隔離層220和器件層230 ;所述器件襯底210的第二表面具有垂直側(cè)壁蝕250坑，所述蝕坑250貫穿所述器件襯底210，且所述器件襯底210的第二表面同支撐襯底260貼合以使所述蝕坑250密閉。此壓力傳感器芯片比KOH或TMAH背刻工藝制作的芯片面積減小了 50%，并且不采用SOI襯底就可以實(shí)現(xiàn)自停止工藝，大大地節(jié)約了成本。
[0027]在上述步驟和結(jié)構(gòu)的基礎(chǔ)上，還可以進(jìn)一步通過沉積電極(未圖示)的方式將信號(hào)引出。
[0028]以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本【技術(shù)領(lǐng)域】的普通技術(shù)人員，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種壓力傳感器的制造方法，其特征在于，包括如下步驟:、 提供一器件襯底； 在所述器件襯底的第一表面上依次形成隔離層和器件層； 從所述器件襯底的第二表面采用等離子體刻蝕工藝形成具有垂直側(cè)壁蝕坑，至隔離層停止; 以所述第二表面為鍵合面，將所述器件襯底同一支撐襯底鍵合。
2.根據(jù)權(quán)利要求1所述的壓力傳感器的制造方法，其特征在于，所述形成器件層的步驟包括在所述隔離層表面依次形成多晶弛豫層、絕緣層以及多晶電阻層。
3.根據(jù)權(quán)利要求2所述的壓力傳感器的制造方法，其特征在于，進(jìn)一步包括刻蝕所述多晶電阻層形成電阻條的步驟，該步驟可以選擇在形成蝕坑的步驟之前實(shí)施，亦可以選擇在鍵合步驟之后實(shí)施。
4.根據(jù)權(quán)利要求2所述的壓力傳感器的制造方法，其特征在于，所述多晶弛豫層和所述多晶電阻層的材料為多晶硅，所述絕緣層的材料選自于氧化硅、氮化硅和氮氧化硅中的任意一種。
5.根據(jù)權(quán)利要求1所述的壓力傳感器的制造方法，其特征在于，所述隔離層的材料選自于氧化硅、氮化硅和氮氧化硅中的任意一種。
6.—種壓力傳感器,包括一器件襯底和一支撐襯底，其特征在于，所述器件襯底的第一表面依次具有隔離層和器件層；所述器件襯底的第二表面具有垂直側(cè)壁蝕坑，所述蝕坑貫穿所述器件襯底，且所述器件襯底的第二表面同支撐襯底貼合以使所述蝕坑密閉。
7.根據(jù)權(quán)利要求6所述的壓力傳感器，其特征在于，所述器件層包括所述隔離層表面依次設(shè)置的多晶弛豫層、絕緣層以及多晶電阻層。
8.根據(jù)權(quán)利要求7所述的壓力傳感器，其特征在于，所述多晶弛豫層和所述多晶電阻層的材料為多晶娃，所述絕緣層的材料選自于氧化娃、氮化娃和氮氧化娃中的任意一種。
9.根據(jù)權(quán)利要求6所述的壓力傳感器，其特征在于，所述隔離層的材料選自于氧化硅、氮化硅和氮氧化硅中的任意一種。
【文檔編號(hào)】B81C1/00GK104071744SQ201410285013
【公開日】2014年10月1日 申請(qǐng)日期:2014年6月24日 優(yōu)先權(quán)日:2014年6月24日
【發(fā)明者】楊海波, 李忠平 申請(qǐng)人:上海天英微系統(tǒng)科技有限公司