專利名稱：電路導(dǎo)線結(jié)構(gòu)與微機(jī)電系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電路導(dǎo)線結(jié)構(gòu)與一種微機(jī)電系統(tǒng)(MEMS， Micro-Electro-Mechanical System)，在該微機(jī)電系統(tǒng)中，微機(jī)電結(jié)構(gòu)通過(guò)最低階區(qū)域金 屬連線與微電子電路耦接，而該最低階區(qū)域金屬連線與接觸窗栓柱是處于同一位階的金
jM ο
背景技術(shù)：
微機(jī)電元件有各種應(yīng)用，例如微聲壓傳感器、陀螺儀、加速度計(jì)等。大部份的微機(jī) 電元件必須和其它微電子電路作整合。如圖IA平面圖所示，微機(jī)電系統(tǒng)2包含CMOS電路 6和微機(jī)電結(jié)構(gòu)8，此微機(jī)電系統(tǒng)2例如是陀螺儀。微機(jī)電結(jié)構(gòu)8通過(guò)第一階或更上階金屬 連線16A/16B與CMOS電路6耦接。圖中14是接觸窗栓柱(contact)，圖中18是介層栓柱
(via) ο現(xiàn)在參考圖1B，圖IB是沿圖IA的A-A’方向的剖面圖。場(chǎng)效晶體管形成于半導(dǎo) 體基板20上，其包含有柵介電層22、柵極24與源極/漏極26。在半導(dǎo)體基板20的介電層 27內(nèi)形成接觸窗以露出源極與漏極，接觸窗內(nèi)則填充有接觸窗栓柱14，接著在栓柱上方形 成第一階金屬連線30，微機(jī)電結(jié)構(gòu)的一部份34則通過(guò)該第一階金屬連線30或更上階金屬 連線與場(chǎng)效晶體管耦接?？梢园l(fā)現(xiàn)，該第一階金屬連線30跟接觸窗栓柱14是處于不同位 階的金屬第一階金屬連線30比接觸窗栓柱14至少高一階。如眾所周知，微機(jī)電結(jié)構(gòu)必須在金屬結(jié)構(gòu)之間產(chǎn)生空腔(cavity)，如圖IB的 36A/36B所示。36A/36B是空腔，其原為金屬結(jié)構(gòu)之間的絕緣層，在制作微機(jī)電元件時(shí)該絕 緣層被掏空，導(dǎo)至微機(jī)電結(jié)構(gòu)懸浮。但隨著微機(jī)電結(jié)構(gòu)的制作，金屬連線30或其更上階金 屬連線也成為懸浮，而懸浮的金屬連線可能造成場(chǎng)效晶體管-微機(jī)電結(jié)構(gòu)整合系統(tǒng)的不穩(wěn) 定，長(zhǎng)期將發(fā)生可靠性問(wèn)題。此問(wèn)題不僅在微機(jī)電元件中會(huì)發(fā)生，也存在于以空氣作為低介 電常數(shù)絕緣層的CMOS集成電路中。因此，需要一種更穩(wěn)固的電路導(dǎo)線結(jié)構(gòu)，可應(yīng)用于微機(jī)電系統(tǒng)中、或以空氣作為低 介電常數(shù)絕緣層的CMOS集成電路中。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足與缺陷，提出一種電路導(dǎo)線結(jié)構(gòu)、以及一 種微機(jī)電系統(tǒng)，以解決前述問(wèn)題。為達(dá)上述目的，就本發(fā)明的其中一個(gè)觀點(diǎn)而言，提供了一種微機(jī)電系統(tǒng)，包含一 個(gè)基板；位在該基板上的至少一個(gè)晶體管，該晶體管與一接觸窗栓柱電性連接；至少一個(gè) 微機(jī)電元件；以及一與該接觸窗栓柱同位階的最低階區(qū)域連線，該微機(jī)電元件經(jīng)由該最低 階區(qū)域連線跟該晶體管耦接。為達(dá)上述目的，就本發(fā)明的另一個(gè)觀點(diǎn)而言，提供了一種電路導(dǎo)線結(jié)構(gòu)，包含一 個(gè)基板；位在該基板上的至少一個(gè)晶體管，該晶體管與一接觸窗栓柱電性連接；以及一與
4該接觸窗栓柱同位階的最低階區(qū)域連線。以上微機(jī)電系統(tǒng)與電路導(dǎo)線結(jié)構(gòu)中，該最低階區(qū)域連線與基板絕緣的方式例如可 為在最低階區(qū)域連線與基板之間設(shè)置氮化硅或氮氧化硅絕緣層；或在基板中設(shè)置與基板 傳導(dǎo)型態(tài)相反的井區(qū)；或在最低階區(qū)域連線與基板之間設(shè)置包含復(fù)晶硅圖案和介電圖案的
復(fù)合層。下面通過(guò)具體實(shí)施例詳加說(shuō)明，當(dāng)更容易了解本發(fā)明的目的、技術(shù)內(nèi)容、特點(diǎn)及其 所達(dá)成的功效。


圖1A-1B為現(xiàn)有技術(shù)；
圖2-6標(biāo)出本發(fā)明的第一個(gè)實(shí)施例
圖7標(biāo)出本發(fā)明的第二個(gè)實(shí)施例；
圖8標(biāo)出本發(fā)明的第三個(gè)實(shí)施例。
圖中符號(hào)說(shuō)明
2微機(jī)電系統(tǒng)
6CMOS電路
8微機(jī)電結(jié)構(gòu)
14接觸窗栓柱
16A//16B第一階或更上階金屬連
18介層栓柱
20半導(dǎo)體基板
22柵介電層
24柵極24
26源極/漏極
27/28介電層
30第一階金屬連線
34微機(jī)電結(jié)構(gòu)的一部份
36A//36B空腔
50半導(dǎo)體硅基板
54A//52A柵極/柵介電層
54B//52B復(fù)晶硅圖案/氧化硅圖
56源極或漏極
58介電層
60保護(hù)層
62接觸窗
64溝槽
66接觸窗栓柱
68最低階區(qū)域金屬連線
70第--階金屬連線
72微機(jī)電結(jié)構(gòu)
80N+井區(qū)
82N-井區(qū)
84絕緣層
40懸浮結(jié)構(gòu)
具體實(shí)施例方式本發(fā)明中的圖式均屬示意，主要意在表示制程步驟以及各層之間的上下次序關(guān) 系，至于形狀、厚度與寬度則并未依照比例繪制。首先說(shuō)明本發(fā)明的第一實(shí)施例。請(qǐng)參閱圖2，在本實(shí)施例中首先提供一個(gè)半導(dǎo)體 晶圓基板50，例如，P型硅基板。接著在基板50的CMOS電路區(qū)域上以標(biāo)準(zhǔn)MOS制程制作 場(chǎng)效晶體管，該場(chǎng)效晶體管含有柵介電層52A、柵極54A和源極/漏極56。同時(shí)在微機(jī)電元 件區(qū)域形成包含圖案52B和圖案54B的復(fù)合層。柵介電層52A和圖案52B的材料例如是氧 化硅、柵極54A和圖案54B的材料例如是復(fù)晶硅。視場(chǎng)效晶體管的元件結(jié)構(gòu)而定，柵介電層 52A和圖案層52B的材料亦可以是高介電常數(shù)材料。圖案52B的復(fù)晶硅宜不含任何摻雜質(zhì)。柵介電層52A是熱氧化硅基板50而成，厚度例如在10到100埃。柵極54A是用 傳統(tǒng)的微影技術(shù)再配合活性離子式等離子蝕刻技術(shù)蝕刻復(fù)晶硅而成，復(fù)晶硅是以低壓化學(xué) 氣相沉積法(Low PressureChemical Vapor Deposition ；LPCVD)形成，一般較佳的厚度在 1000到3000埃之間。參考圖3，沉積一層介電層58，并可根據(jù)需要而選擇性的形成一層較薄的保護(hù)層 60，并對(duì)所述介電層58施行平坦化處理，例如化學(xué)機(jī)械式磨光技術(shù)(Chemical Mechanical Polishing5CMP)或熱流整技術(shù)。該介電層58可以是利用低壓化學(xué)氣相沉積法形成的無(wú)攙 雜的二氧化硅，其厚度介于3000埃到8000埃之間。所述介電層58也可以是是利用大氣壓 化學(xué)氣相沉積法或次大氣壓化學(xué)氣相沉積法形成的硼磷摻雜二氧化硅或磷摻雜二氧化硅， 其厚度介于3000到8000埃之間。保護(hù)層60則是利用低壓化學(xué)氣相沉積法或是等離子增 強(qiáng)式化學(xué)氣相沉積法形成的氮化硅，其厚度介于100到500埃之間。由于保護(hù)層60需能阻 擋后續(xù)形成微機(jī)電元件步驟所用的蝕刻劑，例如HF，其蝕刻特性必需迥異于該介電層58?，F(xiàn)在參考圖4與圖5。依序以微影與蝕刻等技術(shù)在場(chǎng)效晶體管區(qū)域的介電層內(nèi)形 成接觸窗62 (contact hole)，在微機(jī)電元件區(qū)域的該介電層內(nèi)則形成溝槽64 (trench)，如 圖4所示。蝕刻技術(shù)可以是非等向性等離子蝕刻技術(shù)。接觸窗62會(huì)露出源極或漏極56。 形成溝槽64時(shí)，溝槽底部是微機(jī)電元件區(qū)域的氧化硅圖案52B和復(fù)晶硅圖案54B。溝槽64 是預(yù)備形成最低階區(qū)域金屬連線的位置，氧化硅圖案52B和復(fù)晶硅圖案54B則作為后續(xù)最 低階區(qū)域金屬連線與半導(dǎo)體晶圓基板之間的絕緣。接著，在接觸窗62內(nèi)形成接觸窗栓柱66 以跟該半導(dǎo)體基板50 (源極或漏極56)接觸，在溝槽64內(nèi)則形成最低階區(qū)域金屬連線68， 如圖5所示。微機(jī)電系統(tǒng)將以該最低階區(qū)域金屬連線68作為微機(jī)電結(jié)構(gòu)區(qū)的導(dǎo)線，并延伸 至CMOS電路區(qū)中與晶體管耦接。此最低階區(qū)域金屬連線68并非圖IB現(xiàn)有技術(shù)中的第一 階金屬連線30，而是與接觸窗栓柱66同位階(亦即金屬連線68和接觸窗栓柱66是以相同 材質(zhì)在同一步驟中制成)。栓柱66與最低階區(qū)域金屬連線68的材料可以是鎢、鋁、銅或其 合金，制作方法可以是鑲嵌式技術(shù)(damascene)或等離子蝕刻技術(shù)。
參考圖6。接著，在該最低階區(qū)域金屬連線68的上方形成第一階金屬連線70與微 機(jī)電結(jié)構(gòu)72。該微機(jī)電結(jié)構(gòu)72通過(guò)該最低階區(qū)域金屬連線68跟該晶體管耦接。當(dāng)然，除 了第一階金屬連線70，在該最低階區(qū)域金屬連線68的上方可以再形成第二階金屬連線，第 三階金屬連線與第四階金屬連線，金屬層數(shù)目可以更多，圖標(biāo)僅是舉例而已。另外，制作微 機(jī)電結(jié)構(gòu)72和金屬連線的步驟并無(wú)絕對(duì)的先后次序，本實(shí)施例的微機(jī)電結(jié)構(gòu)的制作是在 第一階金屬連線之后，但依據(jù)微機(jī)電元件的種類或制程等需求，微機(jī)電結(jié)構(gòu)的制作亦可在 第一階金屬連線之前。要特別說(shuō)明的是，微機(jī)電結(jié)構(gòu)72使用最低階區(qū)域金屬連線68作為其與CMOS電路 區(qū)域耦接的導(dǎo)線結(jié)構(gòu)，此最低階區(qū)域金屬連線68并非現(xiàn)有技術(shù)中的第一階金屬，而是與接 觸窗栓柱同位階。由于其貼近基板50，因此可稱為基板位階的內(nèi)連線結(jié)構(gòu)(substrate-lev elinterconnection)。在此種結(jié)構(gòu)設(shè)計(jì)下，微機(jī)電結(jié)構(gòu)區(qū)中的導(dǎo)線結(jié)構(gòu)不致懸浮，故較現(xiàn)有 技術(shù)更為穩(wěn)固。圖7用于說(shuō)明第二個(gè)實(shí)施例。第二個(gè)實(shí)施例跟第一個(gè)實(shí)施例的差異在于，最低階 區(qū)域金屬連線68與半導(dǎo)體晶圓基板50之間的絕緣方式不同。如圖7所示，假設(shè)基板50為 P型基板，則可使用N+/N-井區(qū)80/82來(lái)作為絕緣。N+/N-井區(qū)80/82可用砷或磷離子布植 而成，視所欲的接面效果而定，N+離子布值劑量例如可約在1E15到1E17原子/平方厘米 之間，N-離子布值劑量例如可約在1E13到1E15原子/平方厘米之間。當(dāng)然，若基板為其 它類型的基板，則井區(qū)的摻雜型態(tài)與濃度可以變換。圖8則公開(kāi)了第三個(gè)實(shí)施例，第三個(gè)實(shí)施例跟第一個(gè)實(shí)施例的差異同樣是在于最 低階區(qū)域金屬連線68與半導(dǎo)體晶圓基板50之間的絕緣方式不同。如圖8所示，本實(shí)施例利 用一絕緣層84來(lái)作為絕緣，且最低階區(qū)域金屬連線68與該絕緣層84相接觸而未懸浮。絕 緣層84例如可為低壓化學(xué)氣相沉積法或是等離子增強(qiáng)式化學(xué)氣相沉積法形成的氮化硅， 其厚度介于100到1000埃之間。氮氧化硅對(duì)氧化硅的蝕刻選擇率(etch selectivity)也 不差，亦能作為絕緣之用。前述各實(shí)施例中，以最低階區(qū)域金屬連線68作為導(dǎo)線結(jié)構(gòu)的方式，也可應(yīng)用于以 空氣作為低介電常數(shù)絕緣層的CMOS集成電路中。以上已針對(duì)較佳實(shí)施例來(lái)說(shuō)明本發(fā)明，只是以上所述，僅為使本領(lǐng)域技術(shù)人員易 于了解本發(fā)明的內(nèi)容，并非用來(lái)限定本發(fā)明的權(quán)利范圍。對(duì)于本領(lǐng)域技術(shù)人員，當(dāng)可在本發(fā) 明精神內(nèi)，立即思及各種等效變化。舉例而言，以上所述各實(shí)施例中的材料、金屬層數(shù)、蝕刻 方式皆為舉例，還其它有各種等效變化的可能。故凡依本發(fā)明的概念與精神所為之均等變 化或修飾，均應(yīng)包括于本發(fā)明的權(quán)利要求書(shū)的范圍內(nèi)。
權(quán)利要求
一種微機(jī)電系統(tǒng)，其特征在于，包含一個(gè)基板；位在該基板上的至少一個(gè)晶體管，該晶體管與一接觸窗栓柱電性連接；至少一個(gè)微機(jī)電元件；以及一與該接觸窗栓柱同位階的最低階區(qū)域連線，該微機(jī)電元件經(jīng)由該最低階區(qū)域連線跟該晶體管耦接。
2.如權(quán)利要求1所述的微機(jī)電系統(tǒng)，其中，該晶體管包含柵介電層、柵極、源極與漏極， 該源極與漏極之一與該接觸窗栓柱電性連接。
3.如權(quán)利要求1所述的微機(jī)電系統(tǒng)，其中，該最低階區(qū)域連線材料包含金屬。
4.如權(quán)利要求2所述的微機(jī)電系統(tǒng)，其中，該最低階區(qū)域連線的金屬材料包含鎢、鋁、 銅或其合金。
5.如權(quán)利要求2所述的微機(jī)電系統(tǒng)，其中，該最低階區(qū)域連線的金屬是利用鑲嵌式技 術(shù)或等離子蝕刻技術(shù)形成。
6.如權(quán)利要求1所述的微機(jī)電系統(tǒng)，其中，還包含有一絕緣層，位于該最低階區(qū)域連線 與該基板之間，且該最低階區(qū)域連線與該絕緣層相接觸而未懸浮。
7.如權(quán)利要求6所述的微機(jī)電系統(tǒng)，其中，該絕緣層材料選自氮化硅或氮氧化硅。
8.如權(quán)利要求1所述的微機(jī)電系統(tǒng)，其中，該基板在該最低階區(qū)域連線正下方處設(shè)有 至少一個(gè)井區(qū)。
9.如權(quán)利要求8所述的微機(jī)電系統(tǒng)，其中，該半導(dǎo)體井區(qū)包含與基板傳導(dǎo)型態(tài)相反的 淡摻雜區(qū)，以及位于淡摻雜區(qū)中的濃摻雜區(qū)。
10.如權(quán)利要求1所述的微機(jī)電系統(tǒng)，其中，還包含有一復(fù)合層，位于該最低階區(qū)域連 線與該基板之間，此復(fù)合層包含一上方復(fù)晶硅圖案與一下方介電圖案。
11.如權(quán)利要求10所述的微機(jī)電系統(tǒng)，其中，該復(fù)晶硅圖案無(wú)摻雜，且該介電圖案材料 選自氧化硅與高介電常數(shù)材料。
12.—種電路導(dǎo)線結(jié)構(gòu)，其特征在于，包含一個(gè)基板；位在該基板上的至少一個(gè)晶體管，該晶體管與一接觸窗栓柱電性連接；以及與該接觸窗栓柱同位階且相同材料的最低階區(qū)域連線。
13.如權(quán)利要求12所述的電路導(dǎo)線結(jié)構(gòu)，其中，該最低階區(qū)域連線材料包含金屬。
14.如權(quán)利要求13所述的電路導(dǎo)線結(jié)構(gòu)，其中，該最低階區(qū)域連線的金屬材料包含鎢、 鋁、銅或其合金。
15.如權(quán)利要求12所述的電路導(dǎo)線結(jié)構(gòu)，其中，該最低階區(qū)域連線的金屬是利用鑲嵌 式技術(shù)或等離子蝕刻技術(shù)形成。
16.如權(quán)利要求12所述的電路導(dǎo)線結(jié)構(gòu)，其中，還包含有一絕緣層，位于該最低階區(qū)域 連線與該基板之間。
17.如權(quán)利要求16所述的電路導(dǎo)線結(jié)構(gòu)，其中，該絕緣層材料選自氮化硅或氮氧化硅。
18.如權(quán)利要求12所述的電路導(dǎo)線結(jié)構(gòu)，其中，該基板在該最低階區(qū)域連線正下方處 設(shè)有至少一個(gè)井區(qū)。
19.如權(quán)利要求18所述的電路導(dǎo)線結(jié)構(gòu)，其中，該半導(dǎo)體井區(qū)包含與基板傳導(dǎo)型態(tài)相反的淡摻雜區(qū)，以及位于淡摻雜區(qū)中的濃摻雜區(qū)。
20.如權(quán)利要求12所述的電路導(dǎo)線結(jié)構(gòu)，其中，還包含有一復(fù)合層，位于該最低階區(qū)域 連線與該基板之間，此復(fù)合層包含一上方復(fù)晶硅圖案與一下方介電圖案。
21.如權(quán)利要求20所述的電路導(dǎo)線結(jié)構(gòu)，其中，該復(fù)晶硅圖案無(wú)摻雜，且該介電圖案材 料選自氧化硅與高介電常數(shù)材料。
全文摘要
本發(fā)明涉及一種電路導(dǎo)線結(jié)構(gòu)與微機(jī)電系統(tǒng)，該微機(jī)電系統(tǒng)包含一個(gè)基板；位在該基板上的至少一個(gè)晶體管，該晶體管與一接觸窗栓柱電性連接；至少一個(gè)微機(jī)電元件；以及一與該接觸窗栓柱同位階的最低階區(qū)域連線，該微機(jī)電元件經(jīng)由該最低階區(qū)域連線跟該晶體管耦接。該電路導(dǎo)線結(jié)構(gòu)包含一個(gè)基板；位在該基板上的至少一個(gè)晶體管，該晶體管與一接觸窗栓柱電性連接；以及與該接觸窗栓柱同位階且相同材料的最低階區(qū)域連線。
文檔編號(hào)B81B7/02GK101870445SQ200910134749
公開(kāi)日2010年10月27日 申請(qǐng)日期2009年4月22日 優(yōu)先權(quán)日2009年4月22日
發(fā)明者徐新惠, 李昇達(dá), 王傳蔚 申請(qǐng)人:原相科技股份有限公司