專利名稱：基于fpga的片內(nèi)分布式航空發(fā)動機電子控制器及控制方法
技術領域：
本發(fā)明涉及一種嵌入式電子控制器，具體的說一種基于FPGA的片內(nèi)分布式航空 發(fā)動機電子控制器及控制方法。 隨著科學技術的進步，尤其是電子技術的迅速發(fā)展和現(xiàn)代控制理論的日趨完善， 航空發(fā)動機的控制系統(tǒng)也產(chǎn)生了根本變化，從傳統(tǒng)的機械液壓控制系統(tǒng)發(fā)展到部分電子控 制系統(tǒng)直到目前的全權限數(shù)字電子式控制(FADEC)。采用FADEC帶來的效益是明顯的，例 如控制范圍變大、控制精度提高、能夠?qū)崿F(xiàn)復雜的控制規(guī)律、提高了系統(tǒng)的可靠性，同時控 制系統(tǒng)的體積減小、重量減輕。當前航空發(fā)動機的FADEC系統(tǒng)普遍使用的是集中式雙通道 冗余架構，其特點是系統(tǒng)軟、硬件高度定制，傳感器信號采集、處理、冗余管理、控制算法、 控制信號輸出、故障診斷、隔離等任務都由單一的CPU完成，這種集中式控制系統(tǒng)的缺點如
下 (1)、數(shù)據(jù)采集、處理、控制算法等所有任務都有單一的CPU完成，該CPU的計算任
務相當繁重、軟件復雜度急劇增加，軟件系統(tǒng)的可靠性驗證變得非常困難。 (2)、在單一CPU內(nèi)運行的數(shù)據(jù)采集、處理、冗余管理、控制算法、故障診斷等軟件
程序之間是高度關聯(lián)的，設計定型后，任意局部的軟件修改都可能導致很大一部分系統(tǒng)軟
件的重新驗證，這使得系統(tǒng)后期的升級、維護成本急劇增加。 (3)、所有的軟件程序都是針對特定的發(fā)動機定制的，可重用性差，在設計新的發(fā) 動機控制系統(tǒng)時，所有的程序模塊必須重新編寫、驗證，這降低了開發(fā)效率，增加了開發(fā)成 本。 目前航空發(fā)動機控制正朝著多變量、自適應、智能化、綜合化、分布式、高可靠性等 方向發(fā)展。為了降低開發(fā)成本、提高開發(fā)效率，要求軟、硬件具有高度的模塊化和可重用 性，分布式控制系統(tǒng)正是為了滿足這種需求而提出的，例如Bhal Tulpule等人在第43屆 AIAA/ASME/SAE/ASEE Joint Propulsion Conference&Exhibit上的論文"Vision for Next
Generation Modular Adaptive Generic Integrated Controls(MAGIC)For Military,
Commercial Turbine Engines"和黃金泉等人在《航空動力學報》第18巻第5期上的論文 "航空發(fā)動機分布式控制系統(tǒng)結構分析"都給出了航空發(fā)動機分布式控制系統(tǒng)的實現(xiàn)方案。 相對于集中式控制系統(tǒng)，分布式控制系統(tǒng)的軟、硬件具有高度的模塊化和重用性，這將極大 的提高開發(fā)效率，降低開發(fā)、維護成本。但是Bhal Tulpule和黃金泉給出的航發(fā)動機分布 式控制系統(tǒng)限于高溫電子元器件、高可靠總線等關鍵技術的發(fā)展水平，目前還不具備實施 基于現(xiàn)場可編程門陣列FPGA (Field Programmable Gate Array)的可編程片上系 統(tǒng)SOPC(System On Programmable Chip)，或者說是基于大規(guī)模FPGA的單片系統(tǒng)代表了當 代嵌入式系統(tǒng)的發(fā)展方向。S0PC的設計技術是現(xiàn)代計算機輔助設計技術、EDA技術和大規(guī)
背景技術：
的條件。
4模集成電路技術高度發(fā)展的產(chǎn)物。SOPC技術的目標就是試圖將盡可能大而完整的電子系 統(tǒng)，包括嵌入式處理器系統(tǒng)、接口系統(tǒng)、硬件協(xié)處理器或加速器系統(tǒng)、DSP系統(tǒng)、數(shù)字通信系 統(tǒng)、存儲電路以及普通數(shù)字系統(tǒng)等，在單一FPGA中實現(xiàn)，使得所設計的電路系統(tǒng)在規(guī)模、可 靠性、體積、功耗、功能、性能指標、上市周期、開發(fā)成本、產(chǎn)品維護及其硬件升級等多方面實 現(xiàn)最優(yōu)化。因此，基于FPGA的SOPC技術為航空發(fā)動機電子控制器的設計提供了一種高效、 高性能的解決方案。

發(fā)明內(nèi)容
發(fā)明目的 本發(fā)明的目的是解決集中式航空發(fā)動機電子控制器設計時的軟件高度定制、復雜 度大、可重用性差、并行實時任務開發(fā)困難、開發(fā)效率低等問題，提供一種基于FPGA的片內(nèi)
分布式航空發(fā)動機電子控制器及控制方法。
技術方案 本發(fā)明為實現(xiàn)上述發(fā)明目的采用以下技術方案 本發(fā)明的基于FPGA的片內(nèi)分布式航空發(fā)動機電子控制器，由輸入信號接口電路、 FPGA芯片、輸出信號接口電路依次連接組成，所述FPGA芯片內(nèi)部包括同步串行總線DB、同 步時鐘線CLK、同步控制線SC及通過這三根線互聯(lián)的n個處理器模塊、用于實時測量航空發(fā) 動機轉(zhuǎn)速的超轉(zhuǎn)保護邏輯模塊、用于控制FPGA內(nèi)部各個模塊同步工作的同步控制邏輯模 塊、用于轉(zhuǎn)換FPGA內(nèi)部同步串行總線和外部總線協(xié)議的總線協(xié)議轉(zhuǎn)換邏輯模塊，其中n代 表發(fā)動機傳感器和執(zhí)行機構的數(shù)量，n是自然數(shù)，3 < n < 20。 本發(fā)明的基于FPGA的片內(nèi)分布式航空發(fā)動機電子控制器，F(xiàn)PGA內(nèi)部嵌入的n個 處理器是獨立運行的，每個處理器都有單獨的程序空間ROM和數(shù)據(jù)空間RAM。這n個處理器 分別獨立執(zhí)行油門桿指令采集與處理、溫度信號采集與處理、壓力信號采集與處理、核心控 制算法、主燃油量小閉環(huán)控制、加力燃油量小閉環(huán)控制、尾噴管面積小閉環(huán)控制等任務。
本發(fā)明的基于FPGA的片內(nèi)分布式航空發(fā)動機電子控制器，所述超轉(zhuǎn)保護邏輯模 塊用于實時測量航空發(fā)動機轉(zhuǎn)速，當轉(zhuǎn)速超過安全限制時，按照預定的安全模式控制發(fā)動 機轉(zhuǎn)速遠離安全邊界。 本發(fā)明的基于FPGA的片內(nèi)分布式航空發(fā)動機電子控制器，所述FPGA芯片內(nèi)部的 同步控制邏輯模塊是一個可以配置的高精度定制器，通過同步控制線SC控制FPGA芯片內(nèi) 部的n個處理器模塊、超轉(zhuǎn)保護邏輯模塊、總線協(xié)議轉(zhuǎn)換邏輯模塊按照預定的時間間隔Tl， 即主回路控制步長同步運行。 本發(fā)明的的基于FPGA的片內(nèi)分布式航空發(fā)動機電子控制器，所述FPGA芯片內(nèi)部 的總線協(xié)議轉(zhuǎn)換邏輯模塊用于FPGA芯片內(nèi)部同步串行總線和外部總線之間的協(xié)議轉(zhuǎn)換， 外部總線用于和發(fā)動機冗余控制器通道、飛行控制系統(tǒng)進行通信。 本發(fā)明的基于FPGA的片內(nèi)分布式航空發(fā)動機電子控制器，所述n個處理器中用于 主燃油量小閉環(huán)控制、加力燃油量小閉環(huán)控制、尾噴管面積小閉環(huán)控制任務的處理器內(nèi)部 還包含一個高精度定制器，其定時間隔T2是同步控制邏輯模塊定時間隔Tl的1/4。
此外，本發(fā)明還提供一種基于FPGA的片內(nèi)分布式航空發(fā)動機電子控制器的控制 方法，每當同步控制信號SC有效時，所述FPGA內(nèi)部的n個處理器模塊、超轉(zhuǎn)保護邏輯模塊、同步控制邏輯模塊和總線協(xié)議轉(zhuǎn)換邏輯模塊按照以下的步驟完成對航空發(fā)動機的控制任 務，包括以下步驟 a)同步控制邏輯按照預設的時間間隔Tl重復產(chǎn)生有效的同步控制信號SC ;
b)檢測到有效的同步控制信號SC后，各個處理器分別完成油門桿信號的采集與 處理； c)檢測到有效的同步控制信號SC后，各個處理器分別完成溫度、壓力信號的采 集、線性化、量綱轉(zhuǎn)換、故障診斷與隔離等任務； d)檢測到有效的同步控制信號SC后，超轉(zhuǎn)保護邏輯模塊測量當前發(fā)動機轉(zhuǎn)速；
e)檢測到有效的同步控制信號SC后，總線協(xié)議轉(zhuǎn)換邏輯從飛行控制系統(tǒng)獲得大 氣數(shù)據(jù)信息； f)上述采集到的油門桿、壓力、溫度、轉(zhuǎn)速、大氣數(shù)據(jù)信息依次通過同步串行總線 DB發(fā)送到負責核心控制算法的核心處理。 g)核心處理器根據(jù)當前發(fā)動機的轉(zhuǎn)速、溫度、壓力、大氣數(shù)據(jù)信息及油門桿參考指 令，按照預定的控制模式核計算發(fā)動機的主燃油量、加力燃油量和尾噴口面積等輸出控制 量，并將這些輸出控制量發(fā)送到同步串行總線DB上； h)用于小閉環(huán)控制的各個處理器通過同步串行總線DB接收核心處理器輸出的控 制量，按照預定的控制模式分別完成對主燃油流量、加力燃油流量、尾噴管面積的小閉環(huán)控 制任務。 有益效果 (1)、在集中式控制器中由單個處理器完成的數(shù)據(jù)采集、控制算法、小閉環(huán)控制等 復雜任務，采用本發(fā)明后由多個處理器共同完成，這將降低控制軟件的復雜度、簡化了并行 實時軟件任務的開發(fā)，并使軟件驗證變得相對容易。 (2)、本發(fā)明對系統(tǒng)控制軟件按照數(shù)據(jù)采集、控制算法、小閉環(huán)控制等功能進行了 分解，分別由獨立的處理器完成，而這幾部分是相對獨立的軟件模塊，這些軟件模塊的開發(fā) 可以由多個軟件開發(fā)人員同時進行，提高了開發(fā)效率。 (3)、本發(fā)明對系統(tǒng)控制軟件按照數(shù)據(jù)采集、控制算法、小閉環(huán)控制等功能進行了 分解，分別由獨立的處理器執(zhí)行，對任意一個軟件模塊的修改并不影響其他軟件模塊，這將 降低使用過程中的軟件維護、升級費用。 (4)、本發(fā)明的數(shù)據(jù)采集、小閉環(huán)控制等軟件模塊是在獨立的處理器上運行的，并 且和發(fā)動機相關性不大。在設計新的發(fā)動機控制系統(tǒng)時，這些原先設計的、經(jīng)過驗證的軟件 模塊可以重復使用，提高了新系統(tǒng)的開發(fā)效率、降低了開發(fā)成本。


附圖1是基于FPGA的片內(nèi)分布式航空發(fā)動機電子控制器結構示意圖。 附圖2是基于本發(fā)明的雙軸渦噴發(fā)動機數(shù)字控制系統(tǒng)原理圖。 附圖3是同步串行總線終端結構框圖。 附圖4是同步串行總線的數(shù)據(jù)幀結構圖。 附圖5是總線協(xié)議轉(zhuǎn)換邏輯結構框圖。 附圖6是基于FPGA的片內(nèi)分布式航空發(fā)動機電子控制器的控制流程圖。
6CN 101705872 A
具體實施例方式
下面結合附圖對本發(fā)明的技術方案進行詳細說明 對照附圖1所示的本發(fā)明結構框圖，包括輸入接口電路2、一片F(xiàn)PGA1和輸出接口 電路3，其中輸入信號接口電路2和輸出號接口電路3的設計方法是控制系統(tǒng)技術人員熟知 的技術領域，本實施例僅給出FPGA內(nèi)部的分布式處理結構的設計過程及該控制器的控制 方法，下面給出本發(fā)明的實現(xiàn)步驟。 —種基于FPGA的片內(nèi)分布式航空發(fā)動機電子控制器，其完成是包括以下步驟
(1)、在一片F(xiàn)PGA內(nèi)部嵌入n個獨立運行的處理器，并在FPGA內(nèi)部為每個處理器 分別定制程序存儲空間ROM和程序運行空間RAM,每個處理器都具有和同步串行總線DB、同 步時鐘CLK的接口，可根據(jù)需求為處理器添加P麗輸出、定時器、通用1/0等外設。
(2)、在處理器1中采用C語言實現(xiàn)發(fā)動機進口溫度的信號采集、線性化、量綱轉(zhuǎn) 換、故障診斷與隔離等功能；在處理器2中采用C語言實現(xiàn)低壓渦輪出口溫度信號的采集、 線性化、量綱轉(zhuǎn)換、故障診斷與隔離等功能；在處理器3中采用C語言實現(xiàn)高壓渦輪出口壓 力信號的采集、線性化、量綱轉(zhuǎn)換、故障診斷與隔離等功能；在處理器4中采用C語言編程將 油門桿參考信號轉(zhuǎn)換為發(fā)動機的參考狀態(tài)；在處理器5中采用C語言實現(xiàn)核心控制算法和 一些簡單的開關量輸入、輸出功能；在處理器6中采用C語言實現(xiàn)主燃油量小閉環(huán)控制；在 處理器7中采用C語言實現(xiàn)加力燃油量小閉環(huán)控制；在處理器8中采用C語言實現(xiàn)尾噴管 面積小閉環(huán)控制；上述處理器6、7、8中都內(nèi)置一個定時間隔為T2(小閉環(huán)的控制步長)的 高精度定制器。不同類型的發(fā)動機和控制模式對傳感器、執(zhí)行機構的要求各不相同，需要定 制的處理器核的數(shù)目也就各不相同，需根據(jù)實際情況確定。 (3)、同步串行總線由雙向數(shù)據(jù)線DB和同步時鐘線CLK組成，其中CLK信號由總線 協(xié)議轉(zhuǎn)換邏輯產(chǎn)生，周期為T3可以由用戶配置?？偩€空閑時DB默認狀態(tài)是高電平"1"，任 何模塊發(fā)送數(shù)據(jù)前首先將DB線拉為低電平"0"，并持續(xù)時間T4(T4〉二 10*T3)作為總線請 求信號，同時告知其它模塊總線將要傳輸數(shù)據(jù)。同步串行總線在任意時刻只能接受一個模 塊的數(shù)據(jù)發(fā)送請求，而其它未發(fā)送數(shù)據(jù)的模塊都可以接收總線上的數(shù)據(jù)，總線上各個模塊 發(fā)送數(shù)據(jù)的順序需預先設定。 (4)、采用硬件描述語言VHDL/Verilog，在FPGA內(nèi)部實現(xiàn)超轉(zhuǎn)保護邏輯。該邏輯實 時監(jiān)測發(fā)動機的高壓壓氣機轉(zhuǎn)速，當轉(zhuǎn)速超過安全限制時，該邏輯模塊按照預設的安全保 護模式控制發(fā)動機遠離安全轉(zhuǎn)速邊界。 (5)、采用硬件描述語言VHDL/Verilog，在FPGA內(nèi)部實現(xiàn)同步控制邏輯，該邏輯是 一個可以配置的高精度定制器，通過同步控制信號線SC控制FPGA內(nèi)部的n個處理器、超轉(zhuǎn) 保護邏輯，總線協(xié)議轉(zhuǎn)換邏輯按照預定的時間間隔Tl (主回路控制步長)同步運行。
(6)、采用硬件描述語言VHDL/Verilog在FPGA、內(nèi)部實現(xiàn)總線協(xié)議轉(zhuǎn)換邏輯，該邏 輯主要實現(xiàn)FPGA內(nèi)部的串行同步總線DB和外部總線的協(xié)議轉(zhuǎn)換，外部總線與發(fā)動機冗余 控制通道、飛行控制系統(tǒng)通信。 (7)、在FPGA內(nèi)部將上述定制的n個處理器模塊、同步控制邏輯模塊、超轉(zhuǎn)保護邏 輯模塊和總線協(xié)議轉(zhuǎn)換邏輯模塊通過同步串行總線DB和同步時鐘CLK互聯(lián)，并為每個模塊 分配唯一的總線地址。
實施例一 本實施例以某型渦噴發(fā)動機數(shù)字控制系統(tǒng)為例，附圖2為系統(tǒng)框圖，包括傳感器、 基于FPGA的片內(nèi)分布式航空發(fā)動機電子控制器、執(zhí)行機構、供油裝置、油泵及作為被控對 象的雙軸渦輪噴氣發(fā)動機。該發(fā)動機數(shù)字控制系統(tǒng)的輸入?yún)?shù)包括壓氣機進口溫度T2、 壓力P2，低壓壓氣機轉(zhuǎn)速Nl，低壓壓氣機出口壓力P2. 5，高壓壓氣機轉(zhuǎn)速Nh，高壓壓氣機出 口壓力P3，低壓渦輪出口溫度T5、壓力P5，尾噴管液壓作動筒位移Lpl，反映主燃油流量的 位置信號Lp2，反映加力燃油流量的位置信號Lp3，油門桿位置輸入。輸出參數(shù)包括主燃油 量控制信號qmf，加力燃油量控制信號qm， faf，尾噴口面積控制信號A8。
附圖2中的基于FPGA的片內(nèi)分布式航空發(fā)動機電子控制器的詳細結構如附圖1 所示，包括輸入信號接口電路2、一片基于SRAM架構的FPGA及配套外圍電路、輸入信號接 口電路3。其中輸入信號接口電路2、輸出信號接口電路3的設計方法，及發(fā)動機的控制模 式、軟件編程等都是控制系統(tǒng)技術人員熟知的技術領域，本實施例僅給出FPGA內(nèi)部的分布 式處理結構的設計過程及該控制器的控制方法。 —種基于FPGA的片內(nèi)分布式航空發(fā)動機電子控制器，其實施是包括以下步驟
(1)、在FPGA內(nèi)部嵌入n個處理器。 本實施例選用的FPGA為Altera公司的基于SRAM架構的Cyclone II系列的 EP2C35F672C6?；谠摴镜腇PGA的開發(fā)軟件Quartus II和S0PC開發(fā)平臺SOPCBulider， 根據(jù)本實施例的雙軸渦輪噴氣發(fā)動機的控制系統(tǒng)需求，在EP2C35F672C6中嵌入了 11個 NI0S II處理器。NI0S II是一種嵌入式軟核處理器，分為快速型、經(jīng)濟性和標準型?？焖?型追求最高的性能，經(jīng)濟型具有最低的資源占用，而標準型在性能和資源占用之間做了一 個平衡。本實施例選用1個快速型的NI0S 1I作為核心處理器運行核心控制算法，3個標準
型的nios n用于小閉環(huán)控制，7個經(jīng)濟型的Nios n用于油門桿、壓力、溫度信號的采集與
處理。這些處理器的功能分別是 經(jīng)濟型處理器1 :該處理器執(zhí)行壓氣機進口溫度T2的信號采集、線性化、故障診 斷、隔離、量綱轉(zhuǎn)換等任務，并將采集到的有效數(shù)據(jù)通過同步串行總線DB發(fā)送到運行核心 控制算法的核心處理器8。 經(jīng)濟型處理器2 :該處理器執(zhí)行壓氣機進口壓力P2的信號采集、線性化、故障診 斷、隔離、量綱轉(zhuǎn)換等任務，并將采集到的有效數(shù)據(jù)通過同步串行總線DB發(fā)送到運行核心 控制算法的核心處理器8。 經(jīng)濟型處理器3 :該處理器執(zhí)行低壓壓氣機出口壓力P2. 5的信號采集、線性化、故 障診斷、隔離、量綱轉(zhuǎn)換等任務，并將采集到的有效數(shù)據(jù)通過同步串行總線DB發(fā)送到運行 核心控制算法的核心處理器8。 經(jīng)濟型處理器4 :該處理器執(zhí)行高壓壓氣機出口壓力P3的信號采集、線性化、故障 診斷、隔離、量綱轉(zhuǎn)換等任務，并將采集到的有效數(shù)據(jù)通過同步串行總線DB發(fā)送到運行核 心控制算法的核心處理器8。 經(jīng)濟型處理器5 :該處理器執(zhí)行低壓渦輪出口溫度T5的信號采集、線性化、故障診 斷、隔離、量綱轉(zhuǎn)換等任務，并將采集到的有效數(shù)據(jù)通過同步串行總線DB發(fā)送到運行核心 控制算法的核心處理器8。 經(jīng)濟型處理器6 :該處理器執(zhí)行低壓渦輪出口壓力P5的信號采集、線性化、故障診
8斷、隔離、量綱轉(zhuǎn)換等任務，并將采集到的有效數(shù)據(jù)通過同步串行總線DB發(fā)送到運行核心 控制算法的核心處理器8。 經(jīng)濟型處理器7:該處理器執(zhí)行油門桿信號采集與轉(zhuǎn)換等任務，并將采集到的有
效數(shù)據(jù)通過同步串行總線DB發(fā)送到運行核心控制算法的核心處理器8。 核心處理器8 :核心處理器8是一個快速型的NI0S II處理器，該處理器通過同步
串行總線DB接收發(fā)動機溫度、壓力、轉(zhuǎn)速信號(由附圖1中的超轉(zhuǎn)保護邏輯測量)和油門
桿指令，按照預定的控制模式(PID控制算法、控制步長為20ms)計算輸出主燃油量qm,f，加
力燃油量qm,faf，尾噴口面積A8，并將這些數(shù)據(jù)發(fā)送到同步串行總線DB上。 標準型處理器9 :該處理器在同步串行總線DB上接收由核心處理器8發(fā)出的主
燃油流量指令qm, f作為參考輸入，并采集表征主燃油泵流量的位移Lp2形成局部閉環(huán)控制
(PID控制算法，控制步長為5ms)，提高系統(tǒng)穩(wěn)定性和動態(tài)品質(zhì)。 標準型處理器10 :該處理器在同步串行總線DB上接收由核心處理器8發(fā)出的加 力燃油流量指令qm,faf作為參考輸入，并采集表征加力燃油泵流量的位移Lp3形成局部閉環(huán) 控制(PID控制算法，控制步長為5ms)，提高系統(tǒng)穩(wěn)定性和動態(tài)品質(zhì)。 標準型處理器11 :該處理器在同步串行總線DB上接收由核心處理器8發(fā)出的尾 噴口面積控制指令A8作為參考輸入，并采表征尾噴口面積的位移量Lpl形成局部閉環(huán)控制 (PID控制算法，控制步長為5ms)，提高系統(tǒng)穩(wěn)定性和動態(tài)品質(zhì)。
(2)、定制同步串行總線接口 如附圖3所示的同步串行總線接口框圖，包括總線終端控制器、接收FIF0、發(fā)送 FIFO，兩個FIFO的寬度為16位，深度為8。發(fā)送數(shù)據(jù)的幀格式附圖4所示，數(shù)據(jù)校驗采用簡 單的求和校驗?？偩€終端控制器在發(fā)送數(shù)據(jù)時讀取發(fā)送FIFO緩存的數(shù)據(jù)，并進行并/串轉(zhuǎn) 換、時鐘信號邊沿檢測，在時鐘信號CLK的下降沿將數(shù)據(jù)發(fā)送到總線DB上。總線終端控制 器在接收數(shù)據(jù)時檢測時鐘信號CLK的邊沿，并在CLK的上升沿讀取數(shù)據(jù)總線DB上的數(shù)據(jù)， 進行串/并轉(zhuǎn)換后放入接收緩存FIFO。本模塊采用硬件描述語言Verilog設計，設計過程 是嵌入式系統(tǒng)技術人員熟知的技術領域，這里不做詳細介紹。
(3)、定制超轉(zhuǎn)保護邏輯 超轉(zhuǎn)保護邏輯用于監(jiān)測發(fā)動機的低壓轉(zhuǎn)子、高壓轉(zhuǎn)子轉(zhuǎn)速Nl和Nh，其原理是采用 系統(tǒng)高頻時鐘(50Mhz)對轉(zhuǎn)速傳感器發(fā)出的轉(zhuǎn)速脈沖信號進行邊沿檢測，并測量兩個相同 邊沿的之間的時間間隔，進而得到發(fā)動機轉(zhuǎn)速。當該模塊發(fā)現(xiàn)高壓轉(zhuǎn)子轉(zhuǎn)速Nh超過預設的 安全限制時，按照預定的安全模式控制發(fā)動機遠離轉(zhuǎn)速安全邊界。本模塊采用硬件描述語 言Verilog設計，設計過程是嵌入式系統(tǒng)技術人員熟知的技術領域，這里不做詳細介紹。
(4)、定制同步控制邏輯 同步控制邏輯是一個可以通過同步串行總線(DB)配置的高精度定時器，該邏輯 對系統(tǒng)時鐘(50Mhz)進行分頻，得到控制系統(tǒng)的控制步長20ms。每隔20ms同步控制邏輯通 過同步控制信號線SC向11個處理器模塊、超轉(zhuǎn)保護邏輯模塊、總線協(xié)議轉(zhuǎn)換邏輯模塊發(fā)送 一個同步脈沖信號控制各個模塊的同步工作。本模塊采用硬件描述語言Verilog設計，設 計過程是嵌入式系統(tǒng)技術人員熟知的技術領域，這里不做詳細介紹。
(5)、定制總線轉(zhuǎn)換邏輯 如附圖5所示的總線協(xié)議轉(zhuǎn)換邏輯模塊的結構框圖，該模塊實現(xiàn)內(nèi)部串行同步總
9線到外部總線UART的協(xié)議轉(zhuǎn)換。本模塊采用硬件描述語言Verilog設計，設計過程是嵌入
式系統(tǒng)技術人員熟知的技術領域，這里不做詳細介紹。 (6)、片內(nèi)系統(tǒng)互連 最后，將上述定制的11個處理器模塊、超轉(zhuǎn)保護邏輯模塊、同步控制邏輯模塊、總 線協(xié)議轉(zhuǎn)換邏輯模塊通過同步串行總線DB和同步時鐘CLK互聯(lián)，并為每個模塊分配唯一的 總線地址，確定各個模塊在總線上發(fā)送數(shù)據(jù)的順序，依次是處理器1， 2， 3， 4， 5， 6， 7，超轉(zhuǎn) 保護邏輯發(fā)送轉(zhuǎn)速信息，總線協(xié)議轉(zhuǎn)換邏輯發(fā)送大氣數(shù)據(jù)信息，處理器8發(fā)送控制量。
—種基于FPGA的片內(nèi)分布式航空發(fā)動機電子控制器的控制方法，對照附圖6，其 實施是包括以下步驟 (1)同步控制邏輯按照預設的時間間隔20ms重復產(chǎn)生有效的同步控制信號SC ;
(2)檢測到有效的同步控制信號SC后，經(jīng)濟型處理器7完成油門桿信號的采集與 處理任務； (3)檢測到有效的同步控制信號SC后，經(jīng)濟型處理器1、2、3、4、5、6分別完成發(fā)動
機各個截面溫度、壓力信號的采集、線性化、量綱轉(zhuǎn)換、故障診斷與隔離等任務； (4)檢測到有效的同步控制信號SC后，超轉(zhuǎn)保護邏輯模塊測量當前發(fā)動機轉(zhuǎn)速； (5)檢測到有效的同步控制信號SC后，總線協(xié)議轉(zhuǎn)換邏輯從飛行控制系統(tǒng)獲得大
氣數(shù)據(jù)信； (6)上述采集到的油門桿、壓力、溫度、轉(zhuǎn)速、大氣數(shù)據(jù)信息按照預設的順序通過同 步串行總線DB發(fā)送到負責核心控制算法的核心型處理器8。 (7)核心型處理器8根據(jù)當前發(fā)動機的轉(zhuǎn)速、溫度、壓力、大氣數(shù)據(jù)信息及油門桿
參考指令，按照預定的控制模式核計算發(fā)動機的主燃油量、加力燃油量和尾噴口面積等輸 出控制量，并將這些輸出控制量發(fā)送到同步串行總線DB上； (8)用于小閉環(huán)控制的標準型處理器9、10、11通過同步串行總線DB接收核心處理 器8輸出的控制量，按照預定的控制模式分別完成對主燃油流量、加力燃油流量、尾噴管面 積的小閉環(huán)控制任務。 上述的1、2、3、4、5、6、7、8是一個完整控制步長的控制步驟，每當同步控制信號SC 有效時，控制器都按照1 、 2 、 3 、 4、 5 、 6 、 7 、 8描述的步驟完成控制任務。
權利要求
一種基于FPGA的片內(nèi)分布式航空發(fā)動機電子控制器，由輸入信號接口電路(2)、FPGA芯片(1)、輸出信號接口電路(3)依次連接組成，其特征在于所述FPGA芯片內(nèi)部包括同步串行總線(DB)、同步時鐘線(CLK)、同步控制線(SC)及通過這三根線互聯(lián)的n個處理器模塊、用于實時測量航空發(fā)動機轉(zhuǎn)速的超轉(zhuǎn)保護邏輯模塊、用于控制FPGA內(nèi)部各個模塊同步工作的同步控制邏輯模塊、用于轉(zhuǎn)換FPGA內(nèi)部同步串行總線和外部總線協(xié)議的總線協(xié)議轉(zhuǎn)換邏輯模塊；其中，n是自然數(shù)，3＜n＜20。
2. 根據(jù)權利要求1所述的基于FPGA的片內(nèi)分布式航空發(fā)動機電子控制器，其特征在 于FPGA內(nèi)部嵌入的n個處理器是獨立運行的，每個處理器都有單獨的程序空間ROM和數(shù) 據(jù)空間RAM ;所述n個處理器分別獨立執(zhí)行油門桿指令采集與處理、溫度信號采集與處理、 壓力信號采集與處理、核心控制算法、主燃油量小閉環(huán)控制、加力燃油量小閉環(huán)控制、尾噴 管面積小閉環(huán)控制等任務。
3 根據(jù)權利要求1所述的基于FPGA的片內(nèi)分布式航空發(fā)動機電子控制器，其特征在 于所述超轉(zhuǎn)保護邏輯模塊用于實時測量航空發(fā)動機轉(zhuǎn)速，當轉(zhuǎn)速超過安全限制時，按照預 定的安全模式控制發(fā)動機轉(zhuǎn)速遠離安全邊界。
4 根據(jù)權利要求1所述的基于FPGA的片內(nèi)分布式航空發(fā)動機電子控制器，其特征在 于所述FPGA芯片內(nèi)部的同步控制邏輯模塊是一個可以配置的高精度定制器，通過同步控 制線(SC)控制FPGA芯片內(nèi)部的n個處理器模塊、超轉(zhuǎn)保護邏輯模塊、總線協(xié)議轉(zhuǎn)換邏輯模 塊按照預定的時間間隔Tl，即主回路控制步長同步運行。
5. 根據(jù)權利要求1所述的基于FPGA的片內(nèi)分布式航空發(fā)動機電子控制器，其特征在 于所述FPGA芯片內(nèi)部的總線協(xié)議轉(zhuǎn)換邏輯模塊用于FPGA芯片內(nèi)部同步串行總線和外部 總線之間的協(xié)議轉(zhuǎn)換，外部總線用于和發(fā)動機冗余控制器通道、飛行控制系統(tǒng)進行通信。
6. 根據(jù)權利要求2所述的基于FPGA的片內(nèi)分布式航空發(fā)動機電子控制器，其特征在 于所述n個處理器中用于主燃油量小閉環(huán)控制、加力燃油量小閉環(huán)控制、尾噴管面積小閉 環(huán)控制任務的處理器內(nèi)部還包含一個高精度定制器，其定時間隔T2是同步控制邏輯模塊 定時間隔T1的1/4。
7. —種基于權利要求1至6任一權利要求所述的基于FPGA的片內(nèi)分布式航空發(fā)動機 電子控制器的控制方法，其特征在于每當同步控制信號SC有效時，所述FPGA內(nèi)部的n個 處理器模塊、超轉(zhuǎn)保護邏輯模塊、同步控制邏輯模塊和總線協(xié)議轉(zhuǎn)換邏輯模塊按照以下的 步驟完成對航空發(fā)動機的控制任務a) 同步控制邏輯按照預設的時間間隔Tl重復產(chǎn)生有效的同步控制信號SC ;b) 檢測到有效的同步控制信號SC后，各個處理器分別完成油門桿信號的采集與處理；c) 檢測到有效的同步控制信號SC后，各個處理器分別完成溫度、壓力信號的采集、線 性化、量綱轉(zhuǎn)換、故障診斷與隔離等任務；d) 檢測到有效的同步控制信號SC后，超轉(zhuǎn)保護邏輯模塊測量當前發(fā)動機轉(zhuǎn)速；e) 檢測到有效的同步控制信號SC后，總線協(xié)議轉(zhuǎn)換邏輯從飛行控制系統(tǒng)獲得大氣數(shù) 據(jù)信息；f) 上述采集到的油門桿信號、壓力信號、溫度信號、發(fā)動機轉(zhuǎn)速、大氣數(shù)據(jù)信息依次通 過同步串行總線DB發(fā)送到負責核心控制算法的處理器；g) 核心處理器根據(jù)當前發(fā)動機的轉(zhuǎn)速、溫度、壓力、大氣數(shù)據(jù)信息及油門桿參考指令，按照預定的控制模式核計算發(fā)動機的主燃油量、加力燃油量和尾噴口面積等輸出控制量，并將這些輸出控制量發(fā)送到同步串行總線DB上；h)用于小閉環(huán)控制的各個處理器通過同步串行總線DB接收核心處理器輸出的控制量，按照預定的控制模式分別完成對主燃油流量、加力燃油流量、尾噴管面積的小閉環(huán)控制任務。
全文摘要
本發(fā)明提供一種基于FPGA的片內(nèi)分布式航空發(fā)動機電子控制器及控制方法，屬于發(fā)動機控制技術領域。本發(fā)明包括輸入信號接口電路(2)、FPGA芯片(1)、輸出信號接口電路(3)，F(xiàn)PGA芯片內(nèi)部包括同步串行總線DB、同步時鐘線CLK、同步控制線SC及通過這三根線互聯(lián)的具有獨立的數(shù)據(jù)空間RAM和程序空間ROM的n個處理器模塊、用于控制FPGA內(nèi)部各個模塊同步工作的同步控制邏輯模塊、用于發(fā)動機轉(zhuǎn)速監(jiān)測的超轉(zhuǎn)保護邏輯模塊、用于轉(zhuǎn)換FPGA內(nèi)部同步串行總線和外部總線協(xié)議的總線協(xié)議轉(zhuǎn)換邏輯模塊。本發(fā)明由FPGA內(nèi)部的n個處理器和多個邏輯模塊共同完成對航空發(fā)動機的控制，解決了基于傳統(tǒng)處理器的電子控制器軟件高度定制、可重用性差、并行實時任務開發(fā)困難的問題。
文檔編號F02C9/00GK101705872SQ20091021307
公開日2010年5月12日 申請日期2009年11月10日 優(yōu)先權日2009年11月10日
發(fā)明者于兵, 劉冬冬, 張?zhí)旌? 陳建, 黃向華 申請人:南京航空航天大學