專利名稱：標(biāo)準(zhǔn)單元、半導(dǎo)體器件以及標(biāo)準(zhǔn)單元的布局和布線方法
技術(shù)領(lǐng)域：
本發(fā)明涉及標(biāo)準(zhǔn)單元、具有標(biāo)準(zhǔn)單元的半導(dǎo)體器件以及用于對(duì)標(biāo)準(zhǔn)單元進(jìn)行布局和布線的方法。
背景技術(shù)：
例如SOC(片上系統(tǒng))的半導(dǎo)體器件是使用標(biāo)準(zhǔn)單元來設(shè)計(jì)的。以下專利文獻(xiàn)1 到專利文獻(xiàn)7的每一個(gè)都公開了用于減小使用標(biāo)準(zhǔn)單元設(shè)計(jì)的半導(dǎo)體器件中芯片的面積的技術(shù)。日本未審專利公開No. 2001-15602(專利文獻(xiàn)1)公開了一種標(biāo)準(zhǔn)單元，該標(biāo)準(zhǔn)單元包括由P型擴(kuò)散層形成的VDD端子、由η型擴(kuò)散層形成的VSS端子以及由金屬層形成的輸入端子和輸出端子，擴(kuò)散層和金屬層通過接觸孔耦合在一起。日本未審專利公開No. 2001-189427(專利文獻(xiàn)2)公開了一種標(biāo)準(zhǔn)單元，其中GND 線布置在第一金屬層中以及VDD干線(trunk)布置在第二金屬層中。日本未審專利公開No. 2005-236107(專利文獻(xiàn)3)公開了一種標(biāo)準(zhǔn)單元，該標(biāo)準(zhǔn)單元包括布置在電路上方的基本電源金屬層、形成在該基本電源金屬層下方的電路板上的晶體管元件層以及用于將電源電壓從基本電源金屬層提供到晶體管元件層的內(nèi)部布線層。日本未審專利公開No. Hei 8 (1996)-222640 (專利文獻(xiàn)4)公開了一種標(biāo)準(zhǔn)單元， 該標(biāo)準(zhǔn)單元包括提供在η型襯底的上側(cè)并且耦合到用于電源的導(dǎo)體的η型高密度區(qū)域以及提供在P型阱的下側(cè)并且耦合到用于接地的導(dǎo)體的P型高密度區(qū)域，在單元的行方向上，該 η型高密度區(qū)域和該ρ型高密度區(qū)域在該標(biāo)準(zhǔn)單元與鄰近該標(biāo)準(zhǔn)單元的標(biāo)準(zhǔn)單元之間相互連續(xù)。日本未審專利公開No. 2008-4790(專利文獻(xiàn)5)公開了一種標(biāo)準(zhǔn)單元，該標(biāo)準(zhǔn)單元包括提供在VDD干線與GNG干線之間的有源區(qū)域、形成在有源區(qū)域中的多個(gè)晶體管以及從該有源區(qū)域一直延伸到VDD干線與GNG干線下方的耦合部分，該耦合部分分別耦合到VDD 干線和GNG干線。日本未審專利公開No. Hei7 (1995) 449747(專利文獻(xiàn)6)公開了一種標(biāo)準(zhǔn)單元，其中在溝道寬度方向上在漏電極區(qū)域與地電極區(qū)域之間安排η型溝道晶體管和P型溝道晶體管。日本未審專利公開No. 2009-158728(專利文獻(xiàn)7)公開了一種標(biāo)準(zhǔn)單元，該標(biāo)準(zhǔn)單元包括半導(dǎo)體襯底、形成在該半導(dǎo)體襯底的表面上的接觸區(qū)域、形成在該半導(dǎo)體襯底上的層間介電膜、形成在該層間介電膜之內(nèi)并且線性地一直延伸到接觸區(qū)域的開口溝槽以及埋在該開口溝槽之內(nèi)并且電耦合到接觸區(qū)域的導(dǎo)電層。

發(fā)明內(nèi)容
本發(fā)明的目的是提供能夠使得芯片的面積更小的標(biāo)準(zhǔn)單元、具有標(biāo)準(zhǔn)單元的半導(dǎo)體器件以及用于對(duì)標(biāo)準(zhǔn)單元進(jìn)行布局和布線的方法。根據(jù)本發(fā)明的半導(dǎo)體器件包括形成在半導(dǎo)體襯底的表面之上的第一標(biāo)準(zhǔn)單元和第二標(biāo)準(zhǔn)單元。第一標(biāo)準(zhǔn)單元包括形成在半導(dǎo)體襯底的表面之上的帶狀第一雜質(zhì)擴(kuò)散區(qū)域、形成在半導(dǎo)體襯底的表面之上并且與該第一雜質(zhì)擴(kuò)散區(qū)域相對(duì)的第一功能器件區(qū)域以及布置在半導(dǎo)體襯底的表面上方的第一金屬層，該第一金屬層包括在第一雜質(zhì)擴(kuò)散區(qū)域上方延伸并且沿著該第一摻雜擴(kuò)散雜質(zhì)擴(kuò)散區(qū)域延伸的第一干線部分和從該第一干線部分朝著第一功能器件區(qū)域的上方延伸的第一延伸部分。第二標(biāo)準(zhǔn)單元包括形成在半導(dǎo)體襯底的表面之上并且與第一雜質(zhì)擴(kuò)散區(qū)域連續(xù)的帶狀第二雜質(zhì)擴(kuò)散區(qū)域、形成在半導(dǎo)體襯底的表面之上并且與該第二雜質(zhì)擴(kuò)散區(qū)域相對(duì)的第二功能器件區(qū)域以及用于耦合的雜質(zhì)擴(kuò)散區(qū)域，該用于耦合的雜質(zhì)擴(kuò)散區(qū)域形成在半導(dǎo)體襯底的表面之上的第二雜質(zhì)擴(kuò)散區(qū)域與第二功能器件區(qū)域之間以將第二雜質(zhì)擴(kuò)散區(qū)域與第二功能器件區(qū)域相互電耦合。第一金屬層和第二功能器件區(qū)域通過第一干線部分、第一雜質(zhì)擴(kuò)散區(qū)域、第二雜質(zhì)擴(kuò)散區(qū)域并且進(jìn)一步通過用于耦合的雜質(zhì)擴(kuò)散區(qū)域而電耦合在一起。根據(jù)本發(fā)明的標(biāo)準(zhǔn)單元包括形成在半導(dǎo)體襯底的表面之上的第一標(biāo)準(zhǔn)單元和第二標(biāo)準(zhǔn)單元。第一標(biāo)準(zhǔn)單元包括形成在半導(dǎo)體襯底的表面之上的第一功能器件區(qū)域、形成在半導(dǎo)體襯底的表面之上并且布置成夾在第一功能器件區(qū)域的兩側(cè)地相互相對(duì)的帶狀第一雜質(zhì)擴(kuò)散區(qū)域以及布置在半導(dǎo)體襯底的表面上方的金屬層，這些金屬層的每一個(gè)都包括干線部分和延伸部分，金屬層的干線部分分別在第一雜質(zhì)擴(kuò)散區(qū)域上方延伸并且沿著該第一雜質(zhì)擴(kuò)散區(qū)域延伸，金屬層的延伸部分朝著第一功能器件區(qū)域的上方延伸。第二標(biāo)準(zhǔn)單元包括形成在半導(dǎo)體襯底的表面之上的第二功能器件區(qū)域；形成在半導(dǎo)體襯底的表面之上并且布置成夾在第二功能器件區(qū)域的兩側(cè)地相互相對(duì)的帶狀第二雜質(zhì)擴(kuò)散區(qū)域，第二摻雜擴(kuò)散區(qū)域分別與第一摻雜擴(kuò)散區(qū)域連續(xù)；以及形成在半導(dǎo)體襯底的表面之上的用于分別耦合在第二雜質(zhì)擴(kuò)散區(qū)域與第二功能器件區(qū)域之間的用于耦合的雜質(zhì)擴(kuò)散區(qū)域。金屬層和第二功能器件區(qū)域通過干線部分、第一雜質(zhì)擴(kuò)散區(qū)域、第二雜質(zhì)擴(kuò)散區(qū)域以及用于耦合的雜質(zhì)擴(kuò)散區(qū)域相互電耦合在一起。根據(jù)本發(fā)明的用于對(duì)標(biāo)準(zhǔn)單元進(jìn)行布局和布線的方法是一種對(duì)在以上描述的半導(dǎo)體器件中使用的標(biāo)準(zhǔn)單元或者對(duì)以上描述的標(biāo)準(zhǔn)單元進(jìn)行布局和布線的方法，該方法包括以下步驟提供單元庫，其中存儲(chǔ)有關(guān)于第二標(biāo)準(zhǔn)單元的圖形信息；將預(yù)定的電路耦合信息輸入到布局和布線系統(tǒng)；以及允許布局和布線系統(tǒng)從單元庫讀出關(guān)于除了第二標(biāo)準(zhǔn)單元以外的預(yù)定標(biāo)準(zhǔn)單元的圖形信息并且對(duì)關(guān)于標(biāo)準(zhǔn)單元的圖形信息進(jìn)行布局使得與電路耦合信息對(duì)應(yīng)。另外，根據(jù)本發(fā)明的用于對(duì)標(biāo)準(zhǔn)單元進(jìn)行布局和布線的方法包括以下步驟檢測布線擁擠區(qū)域的出現(xiàn)，其中在布線擁擠區(qū)域中耦合在標(biāo)準(zhǔn)單元之間的布線線路的密度超過預(yù)定值；以及允許布局和布線系統(tǒng)從單元庫讀出關(guān)于第二標(biāo)準(zhǔn)單元的圖形信息并且用第二標(biāo)準(zhǔn)單元替換包括在布線擁擠區(qū)域中的標(biāo)準(zhǔn)單元。根據(jù)本發(fā)明可以提供能夠使得芯片的面積更小的標(biāo)準(zhǔn)單元、具有標(biāo)準(zhǔn)單元的半導(dǎo)體器件以及用于對(duì)標(biāo)準(zhǔn)單元進(jìn)行布局和布線的方法。


圖1是示出根據(jù)本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件的整體配置的平面圖；圖2是由圖1中的線II包圍的區(qū)域的放大的平面圖；圖3是示出在第一實(shí)施方式的半導(dǎo)體器件中的多個(gè)標(biāo)準(zhǔn)單元的一部分的平面圖；圖4是在圖3中的箭頭IV-IV的方向上看到的截面圖；圖5是在圖3中的箭頭V-V的方向上看到的截面圖；圖6是在圖3中的箭頭VI的方向上看到的標(biāo)準(zhǔn)單元的透視圖；圖7是示出在第一實(shí)施方式的另一個(gè)配置中的多個(gè)標(biāo)準(zhǔn)單元的一部分的平面圖；圖8是示出在本發(fā)明的第二實(shí)施方式中的多個(gè)標(biāo)準(zhǔn)單元的一部分的平面圖；圖9是示出在本發(fā)明的第三實(shí)施方式中的多個(gè)標(biāo)準(zhǔn)單元的一部分的平面圖；圖10是示意性地示出根據(jù)本發(fā)明的第四實(shí)施方式的布局和布線方法的配置的示意圖；圖11是示出在第四實(shí)施方式中的布局和布線方法的組成步驟的示意圖；圖12是示出在第四實(shí)施方式中的步驟ST4的完成狀態(tài)的示例的平面圖；圖13是示出在第四實(shí)施方式中的步驟ST7的完成狀態(tài)的示例的平面圖；以及圖14是示出在第四實(shí)施方式中的步驟ST4A的完成狀態(tài)的示例的平面圖。
具體實(shí)施例方式以下將參照附圖描述根據(jù)本發(fā)明的實(shí)施方式的標(biāo)準(zhǔn)單元、具有標(biāo)準(zhǔn)單元的半導(dǎo)體器件以及用于對(duì)標(biāo)準(zhǔn)單元進(jìn)行布局和布線的方法。在對(duì)實(shí)施方式的以下描述中，當(dāng)涉及例如元件的數(shù)目或者數(shù)量時(shí)，除非另有說明，否則本發(fā)明的范圍不總是限于所涉及的元件的數(shù)目或者數(shù)量，另外，相同或者等同的部分由相同的附圖標(biāo)記來標(biāo)識(shí)，并且可以省略對(duì)它們的重復(fù)的解釋。[第一實(shí)施方式半導(dǎo)體器件SDl]將參照?qǐng)D1到圖6描述根據(jù)本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件SD1。圖1是示出半導(dǎo)體器件SDl的整體配置的平面圖。參照?qǐng)D1，在半導(dǎo)體器件SDl的表面上提供有隨機(jī)存取存儲(chǔ)器(RAM)、只讀存儲(chǔ)器(ROM)、AN0L0G、LOGIC (以下稱作邏輯電路區(qū)域LCR)以及輸入/輸出區(qū)域I/O。圖2是由圖1中的線II包圍的區(qū)域的放大的平面圖，示出在半導(dǎo)體器件SDl中的邏輯電路區(qū)域LCR。參照?qǐng)D2，邏輯電路區(qū)域LCR包括標(biāo)準(zhǔn)單元區(qū)域CELR、安置在標(biāo)準(zhǔn)單元區(qū)域CELR周圍的輸入/輸出區(qū)域I/O以及用于來自外部的輸入和到外部的輸出的焊盤(未示出)。在半導(dǎo)體襯底SS的表面上限定標(biāo)準(zhǔn)單元區(qū)域CELR。在標(biāo)準(zhǔn)單元區(qū)域CELR中，標(biāo)
6準(zhǔn)單元SC形成在半導(dǎo)體襯底SS的表面上。標(biāo)準(zhǔn)單元SC通常安排為矩陣形狀。(標(biāo)準(zhǔn)單元SC)圖3是示出標(biāo)準(zhǔn)單元SCl (第一標(biāo)準(zhǔn)單元)和標(biāo)準(zhǔn)單元SC2 (第二標(biāo)準(zhǔn)單元)的平面圖。圖4是在圖3中的箭頭IV-IV的方向上看到的截面圖。圖5是在圖3中的箭頭V-V 的方向上看到的截面圖。圖6是在圖3中的箭頭VI的方向上看到的標(biāo)準(zhǔn)單元SCl和標(biāo)準(zhǔn)單元SC2的透視圖。參照?qǐng)D3，半導(dǎo)體器件SDl包括標(biāo)準(zhǔn)單元SCl和標(biāo)準(zhǔn)單元SC2。標(biāo)準(zhǔn)單元SCl和標(biāo)準(zhǔn)單元SC2是多個(gè)標(biāo)準(zhǔn)單元SC的一部分。作為示例，標(biāo)準(zhǔn)單元SCl和標(biāo)準(zhǔn)單元SC2的每一個(gè)都具有CMOS(互補(bǔ)金屬氧化物半導(dǎo)體)結(jié)構(gòu)。(標(biāo)準(zhǔn)單元SCl)標(biāo)準(zhǔn)單元SCl包括半導(dǎo)體襯底SS、η型阱區(qū)域Wn、ρ型阱區(qū)域Wp、帶狀η.型擴(kuò)散區(qū)域Anll (第一雜質(zhì)擴(kuò)散區(qū)域)、帶狀ρ+型擴(kuò)散區(qū)域Αρ12、絕緣層ILl到IL3 (參見圖4)、 功能器件區(qū)域FEl (第一功能器件區(qū)域)、金屬層ΜΤ1、金屬層ΜΤ2、金屬層MTll (第一金屬層)、金屬層ΜΤ12以及多個(gè)導(dǎo)電層CL。參照?qǐng)D5，ρ型阱區(qū)域Wp形成在半導(dǎo)體襯底SS上使得包括同一襯底的表面。η型阱區(qū)域Wn選擇性地形成在ρ型阱區(qū)域Wp的表面上。再次參照?qǐng)D3，標(biāo)準(zhǔn)單元SCl配置為當(dāng)在平面圖中觀看時(shí)的矩形形狀，并且標(biāo)準(zhǔn)單元SCl具有相互相對(duì)的外邊緣EEll和外邊緣ΕΕ12。外邊緣EEll和外邊緣ΕΕ12在標(biāo)準(zhǔn)單元SCl和標(biāo)準(zhǔn)單元SC2的安排方向(圖3中的左右方向)上延伸。標(biāo)準(zhǔn)單元SC 1還具有外邊緣，這些外邊緣與外邊緣EEll和外邊緣ΕΕ12連續(xù)，在圖3中的豎直方向上延伸并且相互面對(duì)。所考慮的外邊緣在與標(biāo)準(zhǔn)單元SCl和標(biāo)準(zhǔn)單元SC2的安排方向(圖3中的左右方向)垂直的方向上延伸。η+型擴(kuò)散區(qū)域Anll沿著外邊緣EEll形成在η型阱區(qū)域Wn的表面上(參見圖5)。 P+型擴(kuò)散區(qū)域Αρ12沿著外邊緣ΕΕ12形成在P型阱區(qū)域Wp的表面上。硅化物層SL3 (參見圖5)形成在擴(kuò)散區(qū)域Anll和擴(kuò)散區(qū)域Αρ12的每一個(gè)的表面上。硅化物層SL3在圖3和圖6中未示出。(功能器件區(qū)域FEl)功能器件區(qū)域FEl形成在半導(dǎo)體襯底SS的表面上并且安置在η+型擴(kuò)散區(qū)域Anll 與P+型擴(kuò)散區(qū)域Αρ12之間。功能器件區(qū)域FEl與η+型擴(kuò)散層Anll間隔地相互相對(duì)。另外，功能器件區(qū)域FEl與ρ+型擴(kuò)散層Αρ12間隔地相互相對(duì)。功能器件區(qū)域FEl包括η溝道MOS型晶體管NTl以及ρ溝道MOS型晶體管PTl。 晶體管NTl形成在ρ型阱區(qū)域Wp的表面上，而晶體管PTl形成在η型阱區(qū)域Wn的表面上。絕緣層ILl形成在半導(dǎo)體襯底SS的表面上。絕緣層ILl例如是淺溝槽隔離(STI)。 晶體管NTl和ρ+型擴(kuò)散區(qū)域Αρ12通過絕緣層ILl相互隔離。晶體管PTl和η+型擴(kuò)散區(qū)域 Anll也通過絕緣層ILl相互隔離。參照?qǐng)D4，晶體管NTl包括ρ型阱區(qū)域Wp、n型源漏區(qū)域SDRl和η型源漏區(qū)域SDR2、 η型擴(kuò)展區(qū)域ΕΤ、柵電極層GW、柵絕緣層IL4、側(cè)墻SW以及硅化物層SL 1和硅化物層SL2。 圖3和圖6中未示出側(cè)墻SW以及硅化物層SLl和硅化物層SL2。源漏區(qū)域SDRl和源漏區(qū)域SDR2形成在ρ型阱區(qū)域Wp的表面上并且間隔地相互相對(duì)。擴(kuò)展區(qū)域ET形成在源漏區(qū)域SDRl和源漏區(qū)域SDR2之間的區(qū)域(此后稱作溝道區(qū)域)中。一個(gè)擴(kuò)展區(qū)域ET與源漏區(qū)域SDRl重疊，而另一個(gè)擴(kuò)展區(qū)域ET與源漏區(qū)域SDR2 重疊。擴(kuò)展區(qū)域ET延伸使得分別包括在以下將會(huì)描述的側(cè)墻SW下方的部分。柵絕緣層IL4形成在溝道區(qū)域的表面上。柵電極層GW形成在柵絕緣層IL4的表面上。硅化物層SL2形成在柵電極層GW的表面上。側(cè)墻SW分別形成在柵電極層GW的兩個(gè)側(cè)表面上。除了導(dǎo)電類型不同之外，晶體管NTl和PTl配置大致相同。至于晶體管NTl和晶體管PTl的每一個(gè)中的溝道區(qū)域的寬度、長度和深度，晶體管NTl和晶體管PTl兩者可以是相同或者不同，這依賴于各自的規(guī)格。柵電極層GW、柵絕緣層IL4、側(cè)墻SW以及硅化物層SL2 用作兩個(gè)晶體管NTl和PTl的公共組成。參照?qǐng)D4，絕緣層ILl形成在半導(dǎo)體襯底SS的表面上。源漏區(qū)域SDRl和源漏區(qū)域 SDR2(硅化物層SLl)的表面以及柵電極層GW的表面暴露于絕緣層ILl的表面(朝向以下將要描述的絕緣層IL2)。形成絕緣層IL2使得覆蓋源漏區(qū)域SDRl和源漏區(qū)域SDR2的表面以及柵電極層GW 的表面。以下將要描述的絕緣層IL2和絕緣層IL3在圖3和圖6中未示出。在絕緣層IL2中形成從絕緣層IL2的表面一直延伸到源漏區(qū)域SDRl和源漏區(qū)域 SDR2(硅化物層SLl)的表面的多個(gè)接觸孔。導(dǎo)電層CL分別形成在接觸孔內(nèi)。在絕緣層IL2中也形成從絕緣層IL2的表面一直延伸到柵電極層GW(硅化物層 SL2)的表面的接觸孔(參見圖3)。也在這個(gè)接觸孔內(nèi)形成導(dǎo)電層CL。形成絕緣層IL3使得覆蓋絕緣層IL2和導(dǎo)電層CL的表面。在絕緣層IL3中形成多個(gè)布線溝槽。在每個(gè)布線溝槽內(nèi)部的部分中暴露每個(gè)導(dǎo)電層CL的表面。布線溝槽的平面形狀與以下將要描述的金屬層MT1、MT2、MT11以及金屬層MT12 (參見圖3)的形狀對(duì)應(yīng)。參照?qǐng)D5，η+型擴(kuò)散區(qū)域Anll (硅化物層SL3)的表面和ρ+型擴(kuò)散區(qū)域Apl2 (硅化物層SU)的表面也暴露于絕緣層ILl的表面(朝向絕緣層IU)。形成絕緣層IL2使得覆蓋擴(kuò)散區(qū)域Anll和擴(kuò)散區(qū)域Αρ12的表面。在絕緣層IL2中形成從絕緣層IL2的表面一直延伸到擴(kuò)散區(qū)域Anll和擴(kuò)散區(qū)域 Αρ12(硅化物層SU)的表面的多個(gè)接觸孔。導(dǎo)電層CL形成在這些接觸孔內(nèi)。形成絕緣層IL3使得覆蓋絕緣層IL2的表面以及這些導(dǎo)電層CL的表面。在絕緣層IL3中形成多個(gè)布線溝槽。在每個(gè)布線溝槽內(nèi)部的部分中暴露每個(gè)導(dǎo)電層CL的表面。布線溝槽的平面形狀與以下將要描述的金屬層MTl和ΜΤ2 (參見圖3)的形狀對(duì)應(yīng)。(金屬層 ΜΤ1、ΜΤ2、ΜΤ11 以及 ΜΤ12)參照?qǐng)D3和圖6，金屬層ΜΤ1、ΜΤ2、ΜΤ11以及ΜΤ12分別形成在布線溝槽之內(nèi)，并且這些金屬層安置在半導(dǎo)體襯底SS的表面上方(與絕緣層IL3在同一水平面上)。布置金屬層MTl使得跨越在晶體管PTl的源漏區(qū)域SDRl上方的部分和在晶體管 NTl的源漏區(qū)域SDRl上方的部分。金屬層MTl通過形成在源漏區(qū)域SDRl表面上的導(dǎo)電層 CL將晶體管PTl的源漏區(qū)域SDRl和晶體管NTl的源漏區(qū)域SDRl相互電耦合。布置金屬層ΜΤ2使得包括柵電極層GW上方的部分。金屬層ΜΤ2通過形成在柵電極層GW的表面上方的導(dǎo)電層CL而電耦合到柵電極層GW。金屬層ΜΤ2與信號(hào)線對(duì)應(yīng)。
金屬層MTll具有干線部分TPll (第一干線部分)和延伸部分EPll (第一延伸部分)。干線部分TPl 1在η.型擴(kuò)散區(qū)域Anl 1上方延伸并且沿著該η.型擴(kuò)散區(qū)域Anl 1延伸。 延伸部分EPll從干線部分TPll朝著晶體管PTl的源漏區(qū)域SDR2的上方延伸。金屬層MTll通過形成在這些區(qū)域Anll和SDR2的表面上的導(dǎo)電層CL將η+型擴(kuò)散區(qū)域Anll和晶體管PTl的源漏區(qū)域SDR2相互電耦合。金屬層MTll與電源線對(duì)應(yīng)。VDD電勢可以通過金屬層MTll而施加到晶體管PTl的源漏區(qū)域SDR2。η+型擴(kuò)散區(qū)域Anll的電勢可以通過金屬層MTll而固定。金屬層ΜΤ12具有干線部分ΤΡ12和延伸部分ΕΡ12。干線部分ΤΡ12在ρ+型擴(kuò)散區(qū)域Αρ12上方延伸并且沿著該ρ+型擴(kuò)散區(qū)域Αρ12延伸。延伸部分ΕΡ12從干線部分ΤΡ12朝著晶體管NTl的源漏區(qū)域SDR2的上方延伸。金屬層ΜΤ12通過形成在這些區(qū)域Αρ12與區(qū)域SDR2的表面上的導(dǎo)電層CL將ρ+型擴(kuò)散區(qū)域Αρ12和晶體管NTl的源漏區(qū)域SDR2相互電耦合。金屬層ΜΤ12與電源線對(duì)應(yīng)。GND電勢可以通過金屬層ΜΤ12而施加到晶體管NTl的源漏區(qū)域SDR2。ρ+型擴(kuò)散區(qū)域Αρ12的電勢可以通過金屬層ΜΤ12而固定。(標(biāo)準(zhǔn)單元SC2)主要參照?qǐng)D3，標(biāo)準(zhǔn)單元SC2包括半導(dǎo)體襯底SS、n型阱區(qū)域Wrup型阱區(qū)域Wp、帶狀n+型擴(kuò)散區(qū)域An21 (第二雜質(zhì)擴(kuò)散區(qū)域)、帶狀P+型擴(kuò)散區(qū)域Ap22、絕緣層ILl到IL3 (參見圖4)、功能器件區(qū)域FE2 (第二功能器件區(qū)域)、n+型擴(kuò)散區(qū)域CR21 (用于耦合的雜質(zhì)擴(kuò)散區(qū)域)、P+型擴(kuò)散區(qū)域CR22、金屬層MT1、金屬層MT2以及多個(gè)導(dǎo)電層CL。正如在標(biāo)準(zhǔn)單元SCl中的情況那樣，形成ρ型阱區(qū)域Wp使得包括半導(dǎo)體襯底SS 的表面。η型阱區(qū)域Wn選擇性地形成在ρ型阱區(qū)域Wp的表面上。標(biāo)準(zhǔn)單元SC2形成為平面圖中的矩形形狀。標(biāo)準(zhǔn)單元SC2在標(biāo)準(zhǔn)單元SCl的干線部分TPll和干線部分ΤΡ12的延伸方向上鄰近于標(biāo)準(zhǔn)單元SC1。標(biāo)準(zhǔn)單元SC2具有相互相對(duì)的外邊緣ΕΕ21和外邊緣ΕΕ22。外邊緣ΕΕ21和外邊緣ΕΕ22在標(biāo)準(zhǔn)單元SCl和標(biāo)準(zhǔn)單元 SC2的安排方向(圖3中的左右方向)上延伸。標(biāo)準(zhǔn)單元SC2還具有外邊緣，這些外邊緣與外邊緣ΕΕ21和外邊緣ΕΕ22連續(xù)，在圖3中的豎直方向上延伸并且相互面對(duì)。所考慮的外邊緣在與標(biāo)準(zhǔn)單元SCl和標(biāo)準(zhǔn)單元SC2的安排方向(圖3中的左右方向)垂直的方向上延伸。η+型擴(kuò)散區(qū)域Αη21沿著外邊緣ΕΕ21形成在η型阱區(qū)域Wn的表面上。η+型擴(kuò)散區(qū)域Αη21與標(biāo)準(zhǔn)單元SCl中的η+型擴(kuò)散區(qū)域Anll連續(xù)，并且η+型擴(kuò)散區(qū)域Αη21電耦合到η+型擴(kuò)散區(qū)域Anil。p+型擴(kuò)散區(qū)域Ap22沿著外邊緣EE22形成在ρ型阱區(qū)域Wp的表面上。P+型擴(kuò)散區(qū)域Αρ22與標(biāo)準(zhǔn)單元SCl中的ρ+型擴(kuò)散區(qū)域Αρ12連續(xù)，并且ρ+型擴(kuò)散區(qū)域Αρ22電耦合到P+型擴(kuò)散區(qū)域Ap 12。正如在擴(kuò)散區(qū)域Anll和擴(kuò)散區(qū)域Αρ12中的情況那樣，分別在擴(kuò)散區(qū)域Αη21和擴(kuò)散區(qū)域Αρ22的表面上形成硅化物層(未示出)。(功能器件區(qū)域FE2)功能器件區(qū)域FE2形成在半導(dǎo)體襯底SS的表面上并且安置在η.型擴(kuò)散區(qū)域Αη21 與P+型擴(kuò)散區(qū)域Αρ22之間。功能器件區(qū)域FE2與η+型擴(kuò)散區(qū)域Αη21間隔地相互相對(duì)。功能器件區(qū)域FE2與ρ+型擴(kuò)散區(qū)域Ap22也間隔地相互面對(duì)。功能器件區(qū)域FE2包括η溝道MOS型晶體管ΝΤ2以及ρ溝道MOS型晶體管ΡΤ2。 晶體管ΝΤ2配置為與標(biāo)準(zhǔn)單元SCl中的晶體管NTl大致相同。晶體管ΡΤ2配置成與標(biāo)準(zhǔn)單元SCl中的晶體管PTl幾乎相同。至于在每個(gè)晶體管ΝΤ1、ΝΤ2、ΡΤ1和晶體管ΡΤ2中的溝道區(qū)域的寬度、長度和深度，這些晶體管可以是相同或者不同，這依賴于晶體管的規(guī)格。η+型擴(kuò)散區(qū)域CR21形成在半導(dǎo)體襯底SS的表面上并且安置在η+型擴(kuò)散區(qū)域Αη21 與晶體管ΡΤ2之間。η+型擴(kuò)散區(qū)域CR21將η+型擴(kuò)散區(qū)域Αη21與源漏區(qū)域SDR2相互電耦合。優(yōu)選地，在η+型擴(kuò)散區(qū)域CR21的表面上形成硅化物層(未示出)。除了在其中形成η+ 型擴(kuò)散區(qū)域CR21的區(qū)域之外，η+型擴(kuò)散區(qū)域Αη21和晶體管ΡΤ2通過絕緣層ILl相互隔離。ρ+型擴(kuò)散區(qū)域CR22形成在半導(dǎo)體襯底SS的表面上并且安置在P+型擴(kuò)散區(qū)域Αρ22 與晶體管ΝΤ2之間。ρ+型擴(kuò)散區(qū)域CR22將ρ+型擴(kuò)散區(qū)域Αρ22與晶體管ΝΤ2的源漏區(qū)域 SDR2相互電耦合。優(yōu)選地，在ρ+型擴(kuò)散區(qū)域CR22的表面上形成硅化物層(未示出)。除了在其中形成P+型擴(kuò)散區(qū)域CR22的區(qū)域之外，ρ+型擴(kuò)散區(qū)域Αρ22和晶體管ΝΤ2通過絕緣層ILl相互隔離。參照?qǐng)D4，絕緣層ILl形成在半導(dǎo)體襯底SS的表面上。源漏區(qū)域SDRl和源漏區(qū)域 SDR2(硅化物層SLl)的表面以及柵電極層GW的表面暴露于絕緣層ILl的表面(朝向以下將要描述的絕緣層IL2)。形成絕緣層IL2使得覆蓋絕緣層ILl、源漏區(qū)域SDRl和源漏區(qū)域SDR2以及柵電極層GW的表面。以下將要描述的絕緣層IL2和絕緣層IL3在圖3和圖6中未示出。在絕緣層IL2中形成從絕緣層IL2的表面一直延伸到每個(gè)源漏區(qū)域SDRl (硅化物層SLl)的表面的多個(gè)接觸孔。導(dǎo)電層CL分別形成在接觸孔內(nèi)。在絕緣層IL2中也形成從絕緣層IL2的表面一直延伸到柵電極層GW(硅化物層 SL2)的表面的接觸孔(參見圖3)。也在這個(gè)接觸孔的內(nèi)部形成導(dǎo)電層CL。形成絕緣層IL3使得覆蓋絕緣層IL2的表面以及導(dǎo)電層CL的表面。在絕緣層IL3 中形成多個(gè)布線溝槽。在每個(gè)布線溝槽內(nèi)部的部分中暴露每個(gè)導(dǎo)電層CL的表面。布線溝槽的平面形狀與以下將要描述的金屬層MTl和MT2 (參見圖3)的形狀對(duì)應(yīng)。n+型擴(kuò)散區(qū)域An21 (硅化物層)的表面和P+型擴(kuò)散區(qū)域Ap22 (硅化物層)的表面暴露于絕緣層IL 1的表面(朝向絕緣層IU)。形成絕緣層IL2使得覆蓋擴(kuò)散區(qū)域An21 和擴(kuò)散區(qū)域Ap22的表面。形成絕緣層IL3使得覆蓋絕緣層IL2的表面。(金屬層MTl和金屬層MT2)參照?qǐng)D3，金屬層MTl和金屬層MT2分別形成在布線溝槽內(nèi)。金屬層MTl和金屬層 MT2安置在半導(dǎo)體襯底SS的表面上方(與絕緣層IL3在同一水平面上)。布置金屬層MTl使得跨越晶體管PT2的源漏區(qū)域SDRl以及晶體管NT2的源漏區(qū)域SDRl上方的部分。金屬層MTl通過形成在源漏區(qū)域SDRl的表面上的導(dǎo)電層CL將晶體管PT2的源漏區(qū)域SDRl和晶體管NT2的源漏區(qū)域SDRl相互電耦合。布置金屬層MT2使得包括柵電極層GW上方的部分。金屬層MT2通過形成在柵電極層GW的表面上的導(dǎo)電層CL而電耦合到柵電極層GW。金屬層MT2與信號(hào)線對(duì)應(yīng)。標(biāo)準(zhǔn)單元SCl中的金屬層MTll電耦合到標(biāo)準(zhǔn)單元SC2中的晶體管PT2的源漏區(qū)域SDR2。涉及的電流路徑包括按照以下順序的金屬層MTll的干線部分TP11、形成在金屬層MTll的干線部分TPll與η+型擴(kuò)散區(qū)域Anll之間的導(dǎo)電層CL、η+型擴(kuò)散區(qū)域Anil、n+ 型擴(kuò)散區(qū)域An21以及η+型擴(kuò)散區(qū)域CR21。通過該電耦合，VDD電勢可以通過金屬層MTll而施加到標(biāo)準(zhǔn)單元SC2中的晶體管 ΡΤ2的源漏區(qū)域SDR2。標(biāo)準(zhǔn)單元SC2中的η+型擴(kuò)散區(qū)域Αη21的電勢可以通過金屬層MTll 而固定。由于在每個(gè)η+型擴(kuò)散層Αη21和η+型擴(kuò)散層CR21的表面上形成了硅化物層，因此使得減小這個(gè)電流路徑中的電阻值變得可能。同樣地，標(biāo)準(zhǔn)單元SCl中的金屬層ΜΤ12電耦合到標(biāo)準(zhǔn)單元SC2中的晶體管ΝΤ2的源漏區(qū)域SDR2。所涉及的電流路徑包括按照以下順序的金屬層ΜΤ12的干線部分ΤΡ12、形成在金屬層ΜΤ12的干線部分ΤΡ12與ρ+型擴(kuò)散層Αρ12之間的導(dǎo)電層CL、p+型擴(kuò)散層Apl2、 P+型擴(kuò)散層Ap22以及ρ+型擴(kuò)散層CR22。通過該電耦合，GND電勢可以通過金屬層MT12而施加到標(biāo)準(zhǔn)單元SC2中的晶體管 NT2的源漏區(qū)域SDR2。標(biāo)準(zhǔn)單元SC2中的P+型擴(kuò)散區(qū)域Ap22的電勢可以通過金屬層MT12 而固定。由于在每個(gè)P+型擴(kuò)散區(qū)域Ap22以及p+型擴(kuò)散區(qū)域CR22的表面上形成了硅化物層，因此使得減小這個(gè)電流路徑中的電阻值變得可能。(效果)在η.型擴(kuò)散區(qū)域Αη21上方(與絕緣層IL3在同一水平面上)，標(biāo)準(zhǔn)單元SC2不具有用于將VDD電勢施加到功能器件區(qū)域FE2的金屬層(電源線)。換言之，在η+型擴(kuò)散區(qū)域Αη21上方出現(xiàn)了“空白區(qū)域”，其中并未形成用于將VDD電勢施加到標(biāo)準(zhǔn)單元SC2中的功能器件區(qū)域FE2的金屬層。另外，在ρ+型擴(kuò)散區(qū)域Αρ22上方(與絕緣層IL3在同一水平面上)也出現(xiàn)了空白區(qū)域，其中未形成用于將GND電勢施加到功能器件區(qū)域FE2的金屬層(電源線)。根據(jù)該實(shí)施方式的半導(dǎo)體器件SD1，通過利用上述的空白區(qū)域可以布置提供在其他多個(gè)標(biāo)準(zhǔn)單元之間的耦合使得包括該空白區(qū)域的金屬層(未示出)。利用半導(dǎo)體器件SDl 可以增加用于布置耦合在其他多個(gè)標(biāo)準(zhǔn)單元之間的金屬層的資源。通過將所考慮的金屬層布置在與IL3同一水平面上，所考慮的金屬層與金屬層MT1、MT2、MTll以及ΜΤ12可以在同一工藝中形成。在此假定標(biāo)準(zhǔn)單元SC2不具有任何空白區(qū)域。在擴(kuò)散區(qū)域Αη21和擴(kuò)散區(qū)域Αρ22 的每一個(gè)上方布置用于將VDD電勢或者GND電勢施加到標(biāo)準(zhǔn)單元SC2中的功能器件區(qū)域 FE2的金屬層。在該情況下，有必要布置用于耦合在其他多個(gè)標(biāo)準(zhǔn)單元之間的另一金屬層使得旁路所述金屬層。在另一旁路金屬層的情況中，芯片面積增加。具體地，隨著標(biāo)準(zhǔn)單元的當(dāng)前集成，另一金屬層的旁路路線不僅在水平方向擴(kuò)大了復(fù)雜性，而且還在豎直方向上擴(kuò)大了復(fù)雜性，這導(dǎo)致不僅芯片面積增加，而且還使得設(shè)計(jì)自由度惡化。根據(jù)該實(shí)施方式的半導(dǎo)體器件SD1，由于布置了用于耦合在其他多個(gè)標(biāo)準(zhǔn)單元之間的金屬層使得包括前述的空白區(qū)域，可以縮短所考慮的金屬層的旁路距離(金屬層的總長度)。根據(jù)半導(dǎo)體器件SD1，通過利用空白區(qū)域，可以抑制芯片面積的增加，并且因此可以提供具有更小芯片面積的半導(dǎo)體器件。另外，根據(jù)半導(dǎo)體器件SD1，可以增強(qiáng)標(biāo)準(zhǔn)單元的布局的設(shè)計(jì)自由度，并且因此可以實(shí)現(xiàn)標(biāo)準(zhǔn)單元的高度集成。另外，根據(jù)半導(dǎo)體器件SDl，通過利用空白區(qū)域可以縮短用于耦合在其他多個(gè)標(biāo)準(zhǔn)單元之間的金屬層的長度。由于用于耦合在其他多個(gè)標(biāo)準(zhǔn)單元之間的金屬層的電流路徑變得更短，因此可以減小所考慮的金屬層中的電阻值。根據(jù)半導(dǎo)體器件SD1，通過利用空白區(qū)域，在其他多個(gè)標(biāo)準(zhǔn)單元中形成的晶體管元件可以工作在更高的速度。在半導(dǎo)體器件SDl中，用于將VDD電壓施加到晶體管PTl的電流路徑包括金屬層 MTll (干線部分TP11、延伸部分EP11)以及導(dǎo)電層CL。在另一方面，用于將VDD電勢施加到晶體管PT2的電流路徑包括金屬層MT11、導(dǎo)電層CL、n+型擴(kuò)散區(qū)域Anil、n+型擴(kuò)散區(qū)域 An21以及η+型擴(kuò)散區(qū)域CR21。金屬層MTll與晶體管ΡΤ2之間的電阻大于金屬層MTll與晶體管PTl之間的電阻。在金屬層MTll與晶體管ΡΤ2之間出現(xiàn)的壓降大于金屬層MTl與晶體管PTl之間的壓降。同樣地，與金屬層ΜΤ12與晶體管NTl之間的電阻相比較，金屬層ΜΤ12與晶體管ΝΤ2之間的電阻表現(xiàn)出更大的壓降。優(yōu)選地，標(biāo)準(zhǔn)單元SCl和標(biāo)準(zhǔn)單元SC2的配置和布局以所使用的電壓或者電路的配置的規(guī)格為基礎(chǔ)而確定，使得在標(biāo)準(zhǔn)單元SC2中的壓降位于可允許的范圍內(nèi)。[第一實(shí)施方式中的另一個(gè)配置半導(dǎo)體器件SD1A]參照?qǐng)D3，在以上第一實(shí)施方式的半導(dǎo)體器件SDl中，前述的空白區(qū)域出現(xiàn)在η+型擴(kuò)散區(qū)域Αη21和ρ+型擴(kuò)散區(qū)域Αρ22的每一個(gè)的上方。空白區(qū)域可以出現(xiàn)在η+型擴(kuò)散區(qū)域Αη21或者ρ+型擴(kuò)散區(qū)域Αρ22的上方。更具體地，參照?qǐng)D7，空白區(qū)域可能只出現(xiàn)在ρ+型擴(kuò)散區(qū)域Αρ22的上方，正如在半導(dǎo)體器件SDlA的標(biāo)準(zhǔn)單元SC2A中的情況那樣。在標(biāo)準(zhǔn)單元SC2A中，形成干線部分ΤΡ21 使得將金屬層MTll的干線部分TPll朝著η+型擴(kuò)散區(qū)域Αη21的上方延伸。多個(gè)導(dǎo)電層CL形成在干線部分ΤΡ21與η+型擴(kuò)散區(qū)域Αη21之間。與在標(biāo)準(zhǔn)單元 SCl中的延伸部分EPll類似，形成延伸部分ΕΡ21使得從干線部分ΤΡ21朝著晶體管ΡΤ2的源漏區(qū)域SDR2的上方延伸。多個(gè)導(dǎo)電層CL形成在延伸部分ΕΡ21與晶體管ΡΤ2的源漏區(qū)域SDR2之間。在標(biāo)準(zhǔn)單元SC2A中，晶體管ΡΤ2和η+型擴(kuò)散區(qū)域Αη21通過絕緣層ILl相互隔離。VDD電壓通過干線部分ΤΡ21和延伸部分ΕΡ21施加到晶體管ΡΤ2的源漏區(qū)域SDR2。 η+型擴(kuò)散區(qū)域Αη21的電勢通過干線部分ΤΡ21和延伸部分ΕΡ21而固定。即使當(dāng)空白區(qū)域只出現(xiàn)在ρ+型擴(kuò)散區(qū)域Αρ22的上方時(shí)，通過利用該空白區(qū)域，可以布置用于耦合在其他多個(gè)標(biāo)準(zhǔn)單元之間的金屬層(未示出)使得包括所述空白區(qū)域。通過利用空白區(qū)域可以抑制芯片面積的增加，并且提供具有更小芯片面積的半導(dǎo)體器件。通過將用于耦合在其他多個(gè)標(biāo)準(zhǔn)單元之間的金屬層布置在與絕緣層IL3同一水平面上，所述金屬層以及金屬層ΜΤ1、ΜΤ2、ΜΤ11以及ΜΤ12可以在同一工藝中形成。[第二實(shí)施方式半導(dǎo)體器件SD2]現(xiàn)在將參照?qǐng)D8描述根據(jù)本發(fā)明的第二實(shí)施方式的半導(dǎo)體器件SD2。半導(dǎo)體器件 SD2包括金屬層ΜΤ20Α以及標(biāo)準(zhǔn)單元SC10A、SC10B、SC20A、SC20B、SC30A和SC30B，這些單元形成在半導(dǎo)體襯底SS的表面上。標(biāo)準(zhǔn)單元SC10A、SC10B、SC30A和SC30B配置為與在先前第一實(shí)施方式的半導(dǎo)體器件SDl中使用的標(biāo)準(zhǔn)單元SCl (參見圖3的左側(cè))大致相同。標(biāo)準(zhǔn)單元SClOA和標(biāo)準(zhǔn)單元SC IOB中的功能器件區(qū)域FEl以及標(biāo)準(zhǔn)單元SC30A和標(biāo)準(zhǔn)單元SC30B中的功能器件區(qū)域FE3也配置為與在先前第一實(shí)施方式的半導(dǎo)體器件SDl中使用的標(biāo)準(zhǔn)單元SCl (參見圖3的左側(cè))中的功能器件區(qū)域FEl幾乎相同。在圖8中，為便于圖示，未示出在標(biāo)準(zhǔn)單元SCl中的外邊緣EEll和外邊緣EE12(參見圖幻以及與外邊緣EEll和外邊緣EE 12連續(xù)的外邊緣(在圖中豎直延伸)對(duì)應(yīng)的 SC10A、SC10B、SC30A以及SC30B的外邊緣。未示出的外邊緣以與標(biāo)準(zhǔn)單元SCl中的外邊緣 EEll和外邊緣EE12以及與外邊緣EEll和外邊緣EE12連續(xù)的外邊緣(在圖3中豎直延伸) 類似的方式定義。這對(duì)于稍后將要描述的標(biāo)準(zhǔn)單元SC20A和標(biāo)準(zhǔn)單元SC20B也如此，并且對(duì)于稍后將要參照的圖9、圖12到圖14也是如此。標(biāo)準(zhǔn)單元SClOA和標(biāo)準(zhǔn)單元SClOB中的功能器件區(qū)域FEl以及標(biāo)準(zhǔn)單元SC30A和標(biāo)準(zhǔn)單元SC30B中的功能器件區(qū)域FE3形成在半導(dǎo)體襯底SS的表面上。標(biāo)準(zhǔn)單元SC20A和標(biāo)準(zhǔn)單元SC20B配置為與在上文第一實(shí)施方式的另一配置的半導(dǎo)體器件中使用的標(biāo)準(zhǔn)單元SC2A(參見圖7中的右側(cè))大致相同。標(biāo)準(zhǔn)單元SC20A和標(biāo)準(zhǔn)單元SC20B的功能器件區(qū)域FE2也配置為與在根據(jù)上文第一實(shí)施方式的另一配置的半導(dǎo)體器件SDlA中使用的標(biāo)準(zhǔn)單元SC2A的功能器件區(qū)域FE2(參見圖7的右側(cè))大致相同。標(biāo)準(zhǔn)單元SC20A和標(biāo)準(zhǔn)單元SC20B中的功能器件區(qū)域FE2形成在半導(dǎo)體襯底SS的表面上。標(biāo)準(zhǔn)單元SClOA和標(biāo)準(zhǔn)單元SC20A相互鄰近并且標(biāo)準(zhǔn)單元SC20A和標(biāo)準(zhǔn)單元 SC30A也相互鄰近。同樣地，標(biāo)準(zhǔn)單元SClOB和標(biāo)準(zhǔn)單元SC20B相互鄰近并且標(biāo)準(zhǔn)單元 SC20B和標(biāo)準(zhǔn)單元SC30B也相互鄰近。標(biāo)準(zhǔn)單元SClOA和標(biāo)準(zhǔn)單元SClOB配置成近似地關(guān)于P+型擴(kuò)散區(qū)域Apl2 (第一雜質(zhì)擴(kuò)散區(qū)域)軸對(duì)稱。P+型擴(kuò)散區(qū)域Apl2是標(biāo)準(zhǔn)單元SClOA和標(biāo)準(zhǔn)單元SClOB的公共組成。p+型擴(kuò)散區(qū)域Apl2與在標(biāo)準(zhǔn)單元SClOA和標(biāo)準(zhǔn)單元SClOB中的每個(gè)功能器件區(qū)域FEl間隔地相互相對(duì)。對(duì)應(yīng)于電源線(VDD電勢)的金屬層MT12作為標(biāo)準(zhǔn)單元SClOA和標(biāo)準(zhǔn)單元SClOB的公共組成。標(biāo)準(zhǔn)單元SC20A和標(biāo)準(zhǔn)單元SC20B配置成關(guān)于p+型擴(kuò)散區(qū)域Ap22 (第二雜質(zhì)擴(kuò)散區(qū)域)軸對(duì)稱。P+型擴(kuò)散區(qū)域Ap22是標(biāo)準(zhǔn)單元SC20A和標(biāo)準(zhǔn)單元SC20B的公共組成。p+型擴(kuò)散區(qū)域Ap22與在標(biāo)準(zhǔn)單元SC20A和標(biāo)準(zhǔn)單元SC20B中的每個(gè)功能器件區(qū)域FE2間隔地相互相對(duì)。GND電勢通過金屬層MT12、金屬層MT32、p+型擴(kuò)散區(qū)域Apl2、p+型擴(kuò)散區(qū)域Ap22、p+型擴(kuò)散區(qū)域Ap32以及p+型擴(kuò)散區(qū)域CR22施加到在標(biāo)準(zhǔn)單元SC20A中的晶體管NT2的源漏區(qū)域SDR2以及在標(biāo)準(zhǔn)單元SC20B中的晶體管NT2的源漏區(qū)域SDR2的每一個(gè)。標(biāo)準(zhǔn)單元SC30A和標(biāo)準(zhǔn)單元SC30B配置成關(guān)于p+型擴(kuò)散區(qū)域Ap32 (第三雜質(zhì)擴(kuò)散區(qū)域)軸對(duì)稱。P+型擴(kuò)散區(qū)域Ap32是標(biāo)準(zhǔn)單元SC30A和標(biāo)準(zhǔn)單元SC30B的公共組成。p+型擴(kuò)散區(qū)域Ap32與在標(biāo)準(zhǔn)單元SC30A和標(biāo)準(zhǔn)單元SC30B中的每個(gè)功能器件區(qū)域FE3(第三功能器件區(qū)域)間隔地相互相對(duì)。對(duì)應(yīng)于電源線(VDD電勢)的金屬層MT32 是標(biāo)準(zhǔn)單元SC30A和標(biāo)準(zhǔn)單元SC30B的公共組成。標(biāo)準(zhǔn)單元SClOA中的n+型擴(kuò)散區(qū)域Anl 1、標(biāo)準(zhǔn)單元SC20A中的n+型擴(kuò)散區(qū)域An21 以及標(biāo)準(zhǔn)單元SC30A中的η.型擴(kuò)散區(qū)域Αη31是連續(xù)的。相對(duì)于η.型擴(kuò)散區(qū)域Αη21，η+型擴(kuò)散區(qū)域Αη31安置在η+型擴(kuò)散區(qū)域Anll的相對(duì)側(cè)上。這些區(qū)域相互電耦合。標(biāo)準(zhǔn)單元SClOA中的ρ+型擴(kuò)散區(qū)域Αρ12、標(biāo)準(zhǔn)單元SC20A中的ρ+型擴(kuò)散區(qū)域Αρ22以及標(biāo)準(zhǔn)單元SC30A中的ρ+型擴(kuò)散區(qū)域Ap32是連續(xù)的。相對(duì)于p+型擴(kuò)散區(qū)域Ap22，p+型擴(kuò)散區(qū)域Ap32安置在ρ+型擴(kuò)散區(qū)域Apl2的相對(duì)側(cè)上。這些區(qū)域相互電耦合。在ρ+型擴(kuò)散區(qū)域Ap22的上方(與絕緣層IL3在同一水平面上)，標(biāo)準(zhǔn)單元SC20A 和標(biāo)準(zhǔn)單元SC20B不具有用于將GND電勢施加到各自功能器件區(qū)域FE2的每一個(gè)的金屬層 (電源線)。換言之，在P+型擴(kuò)散區(qū)域Ap22的上方存在“空白區(qū)域”，其中并未形成用于將 GND電勢施加到標(biāo)準(zhǔn)單元SC20A和標(biāo)準(zhǔn)單元SC20B的功能器件區(qū)域FE2的每一個(gè)的金屬層。 通過利用該空白區(qū)域，布置以下將要描述的金屬層MT20A使得包括該空白區(qū)域。(金屬層MT20A)金屬層MT20A安置在半導(dǎo)體襯底SS的表面上方(例如與絕緣層IL3在同一水平面上)。金屬層MT20A包括干線部分TP21 (第二干線部分)、延伸部分EP21 (第二延伸部分)、 延伸部分EP31A(第三延伸部分)以及延伸部分EP31B。干線部分TP21在ρ+型擴(kuò)散區(qū)域Ap22的上方延伸并且沿著該P(yáng)+型擴(kuò)散區(qū)域Ap22 延伸。延伸部分EP21形成為平面圖中的L形狀并且從干線部分TP21 —直延伸到標(biāo)準(zhǔn)單元 SClOA的功能器件區(qū)域FEl上方。延伸部分EP21電耦合到在標(biāo)準(zhǔn)單元SClOA的功能器件區(qū)域FEl中的柵電極層GW。延伸部分EP31A形成為平面圖中的L形狀并且從干線部分TP21 —直延伸到標(biāo)準(zhǔn)單元SC30A的功能器件區(qū)域FE3的上方。延伸部分EP31A通過導(dǎo)電層CL電耦合到在標(biāo)準(zhǔn)單元SC30A的功能器件區(qū)域FE3中的柵電極層GW。延伸部分EP31B形成為平面圖中的L形狀并且從干線部分TP21 —直延伸到標(biāo)準(zhǔn)單元SC30B的功能器件區(qū)域FE3的上方。延伸部分EP31B通過導(dǎo)電層CL電耦合到在標(biāo)準(zhǔn)單元SC30B的功能器件區(qū)域FE3中的柵電極層GW。金屬層MT20A將標(biāo)準(zhǔn)單元SClOA中的功能器件區(qū)域FEl與標(biāo)準(zhǔn)單元SC30A中的功能器件區(qū)域FE3電耦合。另外，金屬層MT20A將標(biāo)準(zhǔn)單元SClOA中的功能器件區(qū)域FEl與標(biāo)準(zhǔn)單元SC30B中的功能器件區(qū)域FE3電耦合。(效果)在ρ+型擴(kuò)散區(qū)域Ap22的上方存在“空白區(qū)域”，其中并未形成用于將GND電勢施加到標(biāo)準(zhǔn)單元SC20A和標(biāo)準(zhǔn)單元SC20B中的功能器件區(qū)域FE2的每一個(gè)的金屬層。通過利用該空白區(qū)域，將金屬層MT20A布置在與金屬層MT1、MT2、MT11、MT12、MT32同一水平面上， 使得包括所述空白區(qū)域。金屬層肌2(^可以在與金屬層肌1、肌2、肌11、肌12以及MT32相同的工藝中形成。在此假定標(biāo)準(zhǔn)單元SC20A和標(biāo)準(zhǔn)單元SC20B不具有所考慮的空白區(qū)域。在P+型擴(kuò)散區(qū)域Ap22的上方布置用于將GND電勢施加到標(biāo)準(zhǔn)單元SC20A和標(biāo)準(zhǔn)單元SC20B中的功能器件區(qū)域FE2的每一個(gè)的單個(gè)金屬層。在該情況下，例如為了將在標(biāo)準(zhǔn)單元SClOA中的功能器件區(qū)域FEl與在標(biāo)準(zhǔn)單元 SC30A中的功能器件區(qū)域FE3相互電耦合，有必要布置另一金屬層使得旁路所述單個(gè)金屬層。對(duì)于在標(biāo)準(zhǔn)單元SClOA中的功能器件區(qū)域FEl與在標(biāo)準(zhǔn)單元SC30B中的功能器件區(qū)域 FE3也是如此。根據(jù)半導(dǎo)體器件SD2，通過利用空白區(qū)域可以抑制芯片面積的增加，并且提供具有更小芯片面積的半導(dǎo)體器件。另外，根據(jù)半導(dǎo)體器件SD2，可以增強(qiáng)標(biāo)準(zhǔn)單元的布局的設(shè)計(jì)自由度并且實(shí)現(xiàn)標(biāo)準(zhǔn)單元的高度集成。另外，根據(jù)半導(dǎo)體器件SD2，通過利用空白區(qū)域可以縮短金屬層MT20A的長度。由于在金屬層MT20A中的電流路徑變得更短，因此可以減小金屬層MT20A中的電阻值。根據(jù)半導(dǎo)體器件SD2，通過利用空白區(qū)域，在標(biāo)準(zhǔn)單元SClOA中的功能器件區(qū)域FEl與在標(biāo)準(zhǔn)單元SC30A以及標(biāo)準(zhǔn)單元SC30B中的功能器件區(qū)域FE3中形成的晶體管元件可以以更高的速
度來工作。[第二實(shí)施方式中的另一配置]雖然在上文第二實(shí)施方式的半導(dǎo)體器件SD2中金屬層MT20A耦合到標(biāo)準(zhǔn)單元 SC30A和標(biāo)準(zhǔn)單元SC30B中的功能器件區(qū)域FE3兩者，但是金屬層MT20A可以耦合到上述功能器件區(qū)域FE3其中之一。在上文第二實(shí)施方式的半導(dǎo)體器件SD2中，金屬層肌1、1^2、1011、1012、1^32以及MT20A分別形成在絕緣層IL3中形成的布線溝槽之內(nèi)，并且以上金屬層安置成相互基本齊平。只要金屬層MT20A在半導(dǎo)體襯底SS的表面上方，金屬層MT20A延伸的平面高度便可以比金屬層MTll、MT12以及MT32形成的平面高度低。更優(yōu)選地，金屬層MT20A的干線部分TP21延伸的平面高度比金屬層MT11、MT12以及MT32形成的平面高度低。金屬層MT20A 延伸的平面高度越低，則可以確保前述的空白區(qū)域越大，并且變得可以增加用于布置耦合在其他多個(gè)標(biāo)準(zhǔn)單元之間的金屬層的資源。可以布置金屬層MT20A使得金屬層MT20A的下表面與電極層GW的表面接觸。在這種情況下，將金屬層MT20A與柵電極層GW相互電耦合而無需插入導(dǎo)電層CL變得可能。[第三實(shí)施方式半導(dǎo)體器件SD3]現(xiàn)在將參照?qǐng)D9描述根據(jù)本發(fā)明的第三實(shí)施方式的半導(dǎo)體器件SD3。半導(dǎo)體器件SD3包括金屬層MT20B以及形成在半導(dǎo)體襯底SS的表面上的標(biāo)準(zhǔn)單元SC10A、SC10B、 SC20A、SC20B、SC30A 以及 SC30B。標(biāo)準(zhǔn)單元SC10A、SC10B、SC20A、SC20B、SC30A以及SC30B分別配置為與在先前第二實(shí)施方式的半導(dǎo)體器件SD2中使用的標(biāo)準(zhǔn)單元SC10A、SC10B、SC20A、SC20B、SC30A以及 SC30B(參見圖8)大致相同。(金屬層MT20B)金屬層MT20B安置在半導(dǎo)體襯底SS的表面上方(例如與絕緣層IL3在同一水平面上)。金屬層MT20B包括在與接合標(biāo)準(zhǔn)單元SC20A中的功能器件區(qū)域FE2與標(biāo)準(zhǔn)單元SC20B 中的功能器件區(qū)域FE2的方向相平行延伸的部分。該部分在同一區(qū)域的上方的位置跨越P+ 型擴(kuò)散區(qū)域Ap22。金屬層MT20B的一端(在圖9中的上側(cè))形成為平面圖中的L形狀，其一直延伸到標(biāo)準(zhǔn)單元SC20A中的功能器件區(qū)域FE2的上方，并且該端通過導(dǎo)電層CL電耦合到在標(biāo)準(zhǔn)單元SC20A的功能器件區(qū)域 2中的柵電極層Gl金屬層MT20B的相對(duì)的端部(在圖9中的下側(cè))形成為平面圖中的T形狀，其在標(biāo)準(zhǔn)單元SC20B中的功能器件區(qū)域FE2上方一直延伸到在標(biāo)準(zhǔn)單元SC30B中的功能器件區(qū)域FE3上方，并且其通過導(dǎo)電層CL電耦合到在標(biāo)準(zhǔn)單元SC20B的功能器件區(qū)域FE2中的柵電極層GW并且還通過導(dǎo)電層CL耦合到在標(biāo)準(zhǔn)單元SC30B的功能器件區(qū)域FE3中的柵電極層GW。(效果)在ρ+型擴(kuò)散區(qū)域Ap22的上方存在“空白區(qū)域”，其中并未形成用于將GND電勢施加到標(biāo)準(zhǔn)單元SC20A和標(biāo)準(zhǔn)單元SC20B中的功能器件區(qū)域FE2的每一個(gè)的金屬層。通過利用該空白區(qū)域，將金屬層肌2( 布置在與金屬層肌1、肌2、肌11、肌12以及MT32的同一水平面上，使得包括該空白區(qū)域。金屬層肌2( 可以在與金屬層肌1、肌2、肌11、肌12以及MT32 相同的工藝中形成。根據(jù)半導(dǎo)體器件SD3，可以獲得與先前的第二實(shí)施方式的半導(dǎo)體器件 SD2相同的效果。[第三實(shí)施方式中的另一配置]雖然在上文第三實(shí)施方式的半導(dǎo)體器件SD3中，金屬層MT20B耦合到標(biāo)準(zhǔn)單元 SC30A以及標(biāo)準(zhǔn)單元SC30B中的功能器件區(qū)域FE2和FE3兩者，但是金屬層MT20B可以耦合到這些區(qū)域中的一個(gè)區(qū)域。優(yōu)選地，只要金屬層MT30B在半導(dǎo)體襯底SS的表面上方，金屬層MT30B的延伸高度可以比金屬層MT11、MT12以及MT32形成的平面高度低。更優(yōu)選地，其中金屬層MT20B跨越P+型擴(kuò)散區(qū)域Ap22的部分的平面高度比形成金屬層MTl 1和金屬層MT32的平面高度低。 金屬層MT20B可以進(jìn)行布置以使其下表面與柵電極層GW的表面接觸。[第四實(shí)施方式]參照?qǐng)D10到圖14，將給出關(guān)于根據(jù)本發(fā)明的第四實(shí)施方式的標(biāo)準(zhǔn)單元布局和布線方法ST(參見圖11)的描述。布局和布線方法ST針對(duì)在上文第一實(shí)施方式到第三實(shí)施方式(每個(gè)都包括以上描述的另一配置)的半導(dǎo)體器件中使用的標(biāo)準(zhǔn)單元。圖10是示意性地示出了布局和布線方法ST的配置的示意圖。首先，提供了布局和布線系統(tǒng)SYS、單元庫文件CLY、電路耦合信息文件CCY、約束信息文件CRI、參數(shù)文件PFL 以及指示符IND。布局和布線系統(tǒng)SYS接收預(yù)定命令，并且該系統(tǒng)設(shè)計(jì)多個(gè)標(biāo)準(zhǔn)單元和電源線的布局。在接收到另一預(yù)定命令之后，布局和布線系統(tǒng)SYS設(shè)計(jì)布線線路，以耦合標(biāo)準(zhǔn)單元和布線線路。單元庫文件CLY存儲(chǔ)關(guān)于在先前實(shí)施方式中使用的標(biāo)準(zhǔn)單元的圖形信息。單元庫文件CLY存儲(chǔ)關(guān)于在第一實(shí)施方式中使用的標(biāo)準(zhǔn)單元SC2(參見圖3的右側(cè))的圖形信息以及關(guān)于在前述第一實(shí)施方式的另一配置中涉及的標(biāo)準(zhǔn)單元SC2A(參見圖7的右側(cè))的圖
形fe息。電路耦合信息文件CCY存儲(chǔ)對(duì)將要設(shè)計(jì)的半導(dǎo)體器件進(jìn)行配置的電路信息以及電路之間的耦合信息(電路示意圖)。約束信息文件CRI存儲(chǔ)關(guān)于布局和布線的各種約束信息(例如稍后將要描述的布線密度的容限以及芯片尺寸)。參數(shù)文件PFL存儲(chǔ)關(guān)于包括在將要設(shè)計(jì)的半導(dǎo)體器件中的每個(gè)晶體管元件的工作頻率和工作溫度、P型和η型擴(kuò)散區(qū)域以及每個(gè)金屬層電阻的信息。指示符IND指示布局和布線的進(jìn)程和結(jié)果。參照?qǐng)D11，以下將給出在布局和布線方法ST中的步驟STl到步驟ST8的描述。在步驟STl中，提供了布局和布線系統(tǒng)SYS、單元庫文件CLY、電路耦合信息文件 CCY、約束信息文件CRI、參數(shù)文件PFL以及指示符IND。在步驟ST2中，從電路耦合信息文件CCY將預(yù)定電路耦合信息輸入到布局和布線系統(tǒng)SYS，該預(yù)定電路耦合信息是根據(jù)將要設(shè)計(jì)的半導(dǎo)體器件的期望功能而設(shè)計(jì)的。在步驟ST3中，布局和布線系統(tǒng)SYS從單元庫CLY讀取對(duì)應(yīng)于以上電路耦合信息的關(guān)于標(biāo)準(zhǔn)單元的圖形信息。關(guān)于第一實(shí)施方式中的標(biāo)準(zhǔn)單元SC2(參見圖3的右側(cè))的圖形信息以及關(guān)于前述第一實(shí)施方式的另一配置中的標(biāo)準(zhǔn)單元SC2A(參見圖7的右側(cè))的圖形信息并未包括在由布局和布線系統(tǒng)SYS在步驟ST3中讀取的標(biāo)準(zhǔn)單元圖形信息中。布局和布線系統(tǒng)SYS對(duì)讀出的標(biāo)準(zhǔn)單元圖形信息逐單元地進(jìn)行布局，使得與以上電路耦合信息對(duì)應(yīng)。在這種情況下，優(yōu)選地，芯片尺寸預(yù)先設(shè)置(固定)為預(yù)定尺寸。在步驟ST4，布局和布線系統(tǒng)SYS對(duì)標(biāo)準(zhǔn)單元之間的信號(hào)線和電源線進(jìn)行布局，使得與以上電路耦合信息對(duì)應(yīng)。圖12示出在布局和布線方法ST中的步驟ST4的完成狀態(tài)的示例。參照?qǐng)D12，包括標(biāo)準(zhǔn)單元SClO到標(biāo)準(zhǔn)單元SC18的標(biāo)準(zhǔn)單元形成在半導(dǎo)體襯底SS 的表面上。這些標(biāo)準(zhǔn)單元SClO到標(biāo)準(zhǔn)單元SC18形成為與第一實(shí)施方式中使用的標(biāo)準(zhǔn)單元 SC1(參見圖3)幾乎相同。η+型擴(kuò)散區(qū)域An與ρ+型擴(kuò)散區(qū)域Ap以相等間隔交替地形成在半導(dǎo)體襯底SS的表面上并且處于相互平行的位置關(guān)系。金屬層MT10A、MT10C以及MTlOE在η.型擴(kuò)散區(qū)域An的上方延伸且沿著該η.型擴(kuò)散區(qū)域An延伸。同樣地，金屬層MT10B、MT10D以及MTlOF在p+型擴(kuò)散區(qū)域Ap的上方延伸且沿著該P(yáng)+型擴(kuò)散區(qū)域Ap延伸。金屬層MT100將標(biāo)準(zhǔn)單元SC10、SCl 1、SC12、SC15以及SC18中的金屬層MT2(信號(hào)線)相互電耦合。金屬層MT100布置在金屬層MTlOC與金屬層MTlOD的上方，使得跨越這兩個(gè)金屬層。另外，金屬層MT100布置成使得部分地包括在金屬層MT2上方的部分。金屬層MT100和金屬層MT2通過每個(gè)形成在金屬層MT100和每個(gè)金屬層MT2之間的導(dǎo)電層CL 而電耦合在一起。金屬層MTlOl將在標(biāo)準(zhǔn)單元SC13和標(biāo)準(zhǔn)單元SC16中的金屬層MT2(信號(hào)線)相互電耦合。金屬層MTlOl布置在金屬層MTlOD的上方，使得跨越金屬層MT10D。金屬層MTlOl 布置成使得部分地包括在金屬層MT2上方的部分。金屬層MTlOl和金屬層MT2通過每個(gè)形成在金屬層MTlOl和每個(gè)金屬層MT2之間的導(dǎo)電層CL而電耦合在一起。在步驟ST5(參見圖11)中，布局和布線系統(tǒng)SYS測量用于耦合在多個(gè)標(biāo)準(zhǔn)單元 (包括標(biāo)準(zhǔn)單元SClO到標(biāo)準(zhǔn)單元SC18)之間的布線線路的密度。布局和布線系統(tǒng)SYS將測量的布線密度與在約束信息文件CRI中預(yù)設(shè)的預(yù)定值(容限)進(jìn)行比較(參見圖10)。如果存在布線密度超過預(yù)定值的區(qū)域，則布局和布線系統(tǒng)SYS將所述區(qū)域檢測為布線擁擠區(qū)域并且使得指示符IND指示檢測的結(jié)果。如果所有耦合在標(biāo)準(zhǔn)單元之間的布線線路的密度都不大于預(yù)定值，則布局和布線方法ST結(jié)束(步驟ST8)。在該實(shí)施方式中，在步驟ST6中，布局和布線系統(tǒng)SYS將在其中布置了金屬層 MT100和金屬層MTlOl的區(qū)域檢測為布線擁擠區(qū)域。在步驟ST7中，布局和布線系統(tǒng)SYS重新布置出現(xiàn)在布線擁擠區(qū)域中的標(biāo)準(zhǔn)單元 SClU SC12、SC14、SC15、SC17以及SC18。更具體地，布局和布線系統(tǒng)SYS讀出關(guān)于第一實(shí)施方式中的標(biāo)準(zhǔn)單元SC2(參見圖3的右側(cè))的圖形信息以及關(guān)于前述第一實(shí)施方式的另一配置中的標(biāo)準(zhǔn)單元SC2A(參見圖7的右側(cè))的圖形信息，并且替換標(biāo)準(zhǔn)單元SC11、SC12、 SC14、SC15、SC17 以及 SC18。
標(biāo)準(zhǔn)單元SC11、SC12、SC14、SC15、SC17 以及 SC18 分別由標(biāo)準(zhǔn)單元 SC11A、SC12A、 SC14A、SC15A、SC17A 以及 SC18A 替代(參見圖 13)。標(biāo)準(zhǔn)單元SC11A、SC12A、SC17A以及SC18A配置為與前述第一實(shí)施方式的另一配置中描述的標(biāo)準(zhǔn)單元SC2A大致相同。標(biāo)準(zhǔn)單元SC14A和標(biāo)準(zhǔn)單元SC15A配置為與第一實(shí)施方式中描述的標(biāo)準(zhǔn)單元SC2大致相同。標(biāo)準(zhǔn)單元SC11A、SC12A、SC14A、SC15A、SC17A以及SC18A中的功能器件區(qū)域FE的源漏區(qū)域SDR與擴(kuò)散區(qū)域An和Ap通過擴(kuò)散區(qū)域CR電耦合在一起。在安置在標(biāo)準(zhǔn)單元SCllA與標(biāo)準(zhǔn)單元SC14A之間的η.型擴(kuò)散區(qū)域An的上方存在空白區(qū)域，并且還在安置在標(biāo)準(zhǔn)單元SC12A與標(biāo)準(zhǔn)單元SC15A之間的η.型擴(kuò)散區(qū)域An的上方存在空白區(qū)域。同樣地，在安置在標(biāo)準(zhǔn)單元SC14A與標(biāo)準(zhǔn)單元SC17A之間的ρ+型擴(kuò)散區(qū)域Ap的上方存在空白區(qū)域并且在安置在標(biāo)準(zhǔn)單元SC15A與標(biāo)準(zhǔn)單元SC18A之間的ρ+型擴(kuò)散區(qū)域Ap 的上方也存在空白區(qū)域。在步驟ST4A中(參見圖11)，通過利用以上空白區(qū)域，布局和布線系統(tǒng)SYS重新布置標(biāo)準(zhǔn)單元之間的信號(hào)線和電源線，使得與以上電路耦合信息對(duì)應(yīng)。圖14示出在布局和布線方法ST中的步驟ST4A的完成狀態(tài)的示例。參照?qǐng)D14，在標(biāo)準(zhǔn)單元SC10、SC11A、SC12A、SC15A以及SC18A中的金屬層MT2 (信號(hào)線)通過金屬層MT100A電耦合在一起。金屬層MT2和金屬層MT100A通過直接耦合在一起而電耦合，而每個(gè)金屬層MT2和每個(gè)柵電極層GW通過導(dǎo)電層CL而電耦合在一起。通過利用前述的空白區(qū)域，將金屬層MT100A布置在η+型擴(kuò)散區(qū)域An和ρ+型擴(kuò)散區(qū)域Ap的上方， 使得跨越兩個(gè)擴(kuò)散區(qū)域An和Ap。優(yōu)選地，金屬層ΜΤ100Α在與金屬層MTl、ΜΤ2以及MTlOA 到MTlOF相同的工藝中形成。同樣地，在標(biāo)準(zhǔn)單元SC13與標(biāo)準(zhǔn)單元SC16中的金屬層ΜΤ2 (信號(hào)線)通過金屬層 MTlOlA電耦合在一起。金屬層ΜΤ2和金屬層MTlOlA通過直接耦合在一起而電耦合在一起， 而每個(gè)金屬層ΜΤ2和每個(gè)柵電極層GW通過導(dǎo)電層CL而電耦合在一起。通過利用前述的空白區(qū)域，將金屬層MTlOlA布置在ρ+型擴(kuò)散區(qū)域Ap的上方，使得跨越該區(qū)域。在步驟ST5中(參見圖11)，布局和布線系統(tǒng)SYS再次測量用于耦合在多個(gè)標(biāo)準(zhǔn)單元之間的布線線路的密度。優(yōu)選地，布局和布線系統(tǒng)SYS重復(fù)以上步驟ST6和ST7使得所有測量的布線密度都不大于預(yù)定值(容限)。當(dāng)在多個(gè)標(biāo)準(zhǔn)單元之間的所有布線密度變得都不大于預(yù)定值時(shí)，布局和布線方法結(jié)束(步驟ST8)。(效果)根據(jù)該實(shí)施方式的布局和布線方法ST，將安置在靠近布線擁擠區(qū)域的標(biāo)準(zhǔn)單元由前述的標(biāo)準(zhǔn)單元SC2或者SC2A替代。布置用于耦合在其他多個(gè)標(biāo)準(zhǔn)單元之間的金屬層使得包括前述的空白區(qū)域，借此，所考慮的金屬層的旁路距離(總長度)可以縮短。在由使用布局和布線方法ST獲得的半導(dǎo)體器件中，通過利用空白區(qū)域抑制了芯片面積的增加。通過將金屬層ΜΤ100Α和金屬層MTl、ΜΤ2以及MTlOA到MTlOF布置在相同的高度 (例如在與絕緣膜IL3同一水平面上)，在與金屬層ΜΤ1、ΜΤ2以及MTlOA到MTlOF相同的工藝中形成金屬層ΜΤ100Α變得可能。即例如，事先在絕緣層IL3中對(duì)布線溝槽進(jìn)行構(gòu)圖以形成金屬層ΜΤ100Α和金屬層ΜΤ1、ΜΤ2以及MTlOA到MT10F，然后使該溝槽經(jīng)過單一或者連續(xù)
18處理，從而使得有可能形成金屬層MT100A和金屬層MTl、MT2以及MTlOA到MT10F。結(jié)果， 在其中金屬層MT100A和金屬層MT1、MT2以及MTlOA到MTlOF布置在相同高度的情況下，通過單一或者連續(xù)處理而形成這些金屬層可以縮短制造時(shí)間。通過使用布局和布線方法ST，變得可以獲得具有更小芯片面積的半導(dǎo)體器件，并且也可以增強(qiáng)對(duì)標(biāo)準(zhǔn)單元進(jìn)行布局的設(shè)計(jì)自由度，另外變得可以實(shí)現(xiàn)標(biāo)準(zhǔn)單元的高度集成。[第四實(shí)施方式中的另一配置]在以上第四實(shí)施方式的步驟ST3中，在第一實(shí)施方式中的標(biāo)準(zhǔn)單元SC2以及在前述第一實(shí)施方式的另一配置中的標(biāo)準(zhǔn)單元SC2A并未包括在由布局和布線系統(tǒng)SYS讀出的標(biāo)準(zhǔn)單元圖形信息中。然而，標(biāo)準(zhǔn)單元SC2和標(biāo)準(zhǔn)單元SC2A可以包括在由布局和布線系統(tǒng) SYS在步驟ST3中讀出的標(biāo)準(zhǔn)單元圖形信息中。在這個(gè)情況下，布局和布線系統(tǒng)SYS將標(biāo)準(zhǔn)單元SC2和標(biāo)準(zhǔn)單元SC2A包括在將要選擇的項(xiàng)目中，并且然后逐單元地布置讀出的關(guān)于多個(gè)標(biāo)準(zhǔn)單元的圖形信息使得與前述的電路耦合信息對(duì)應(yīng)。優(yōu)選地，標(biāo)準(zhǔn)單元SC2和標(biāo)準(zhǔn)單元SC2A例如應(yīng)用到具有4個(gè)或者更多輸入的單元。根據(jù)這個(gè)配置，半導(dǎo)體器件設(shè)計(jì)為處于在其中抑制了前述的布線擁擠區(qū)域的出現(xiàn)的狀態(tài)。參照?qǐng)D11，與以上第四實(shí)施方式的布局和布線方法ST相聯(lián)系，做出了關(guān)于其中在步驟ST4A、步驟ST5到AT7完成之后再次重復(fù)使得所有的布線密度變得不大于預(yù)定值(容限)的模式的描述。然而，布局和布線方法ST可以在步驟ST4A完成時(shí)結(jié)束(步驟ST8)。 優(yōu)選地，是否再次測量布線密度是在接收例如通過指示符IND (參見圖10)輸入的預(yù)定命令
之后確定。雖然已經(jīng)通過本發(fā)明的實(shí)施方式的方式在以上描述了標(biāo)準(zhǔn)單元、具有標(biāo)準(zhǔn)單元的半導(dǎo)體器件以及用于對(duì)標(biāo)準(zhǔn)單元進(jìn)行布局和布線的方法，但是應(yīng)當(dāng)理解以上實(shí)施方式只是示例性的并且在所有點(diǎn)上都不是限制性的。例如，雖然在以上每個(gè)實(shí)施方式中已經(jīng)基于配置具有NOT門功能的CMOS結(jié)構(gòu)的半導(dǎo)體器件進(jìn)行了描述，但是本發(fā)明的實(shí)施方式并不僅限于此。本發(fā)明也可應(yīng)用到配置各種邏輯電路的半導(dǎo)體器件中，該邏輯電路例如具有NOR門功能的多個(gè)晶體管元件或者具有 NAND門功能的多個(gè)晶體管元件。因而，本發(fā)明的范圍由權(quán)利要求的范圍示出，并且應(yīng)當(dāng)預(yù)期，其意義和范圍等同于權(quán)利要求范圍的所有改變都包括在本發(fā)明的范圍內(nèi)。本發(fā)明尤其有利地可應(yīng)用到具有多個(gè)標(biāo)準(zhǔn)單元的半導(dǎo)體器件以及用于對(duì)多個(gè)標(biāo)準(zhǔn)單元進(jìn)行布局和布線的方法。
權(quán)利要求
1.一種半導(dǎo)體器件，包括形成在半導(dǎo)體襯底的表面之上的第一標(biāo)準(zhǔn)單元和第二標(biāo)準(zhǔn)單元，其中所述第一標(biāo)準(zhǔn)單元包括帶狀第一雜質(zhì)擴(kuò)散區(qū)域，形成在所述半導(dǎo)體襯底的表面之上； 第一功能器件區(qū)域，形成在所述半導(dǎo)體襯底的表面之上并且與所述第一雜質(zhì)擴(kuò)散區(qū)域相對(duì)；以及第一金屬層，布置在所述半導(dǎo)體襯底的表面之上，并且包括在所述第一雜質(zhì)擴(kuò)散區(qū)域上方延伸并且沿著所述第一雜質(zhì)擴(kuò)散區(qū)域延伸的第一干線部分以及從所述第一干線部分朝著所述第一功能器件區(qū)域的上方延伸的第一延伸部分， 其中所述第二標(biāo)準(zhǔn)單元包括帶狀第二雜質(zhì)擴(kuò)散區(qū)域，形成在所述半導(dǎo)體襯底的表面之上并且與所述第一雜質(zhì)擴(kuò)散區(qū)域連續(xù)；第二功能器件區(qū)域，形成在所述半導(dǎo)體襯底的表面之上并且與所述第二雜質(zhì)擴(kuò)散區(qū)域相對(duì)；以及用于耦合的雜質(zhì)擴(kuò)散區(qū)域，形成在所述半導(dǎo)體襯底的表面之上的所述第二雜質(zhì)擴(kuò)散區(qū)域與所述第二功能器件區(qū)域之間，以將所述第二雜質(zhì)擴(kuò)散區(qū)域與所述第二功能器件區(qū)域相互電耦合，并且其中所述第一金屬層和所述第二功能器件區(qū)域通過所述第一干線部分、所述第一雜質(zhì)擴(kuò)散區(qū)域、所述第二雜質(zhì)擴(kuò)散區(qū)域以及所述用于耦合的雜質(zhì)擴(kuò)散區(qū)域而電耦合在一起。
2.如權(quán)利要求1的半導(dǎo)體器件，進(jìn)一步包括形成在所述半導(dǎo)體襯底的表面之上的第三標(biāo)準(zhǔn)單元，其中所述第三標(biāo)準(zhǔn)單元包括帶狀第三雜質(zhì)擴(kuò)散區(qū)域，形成在所述半導(dǎo)體襯底的表面之上并且相對(duì)于所述第二雜質(zhì)擴(kuò)散區(qū)域安置在所述第一雜質(zhì)擴(kuò)散區(qū)域的相對(duì)側(cè)上，所述第三雜質(zhì)擴(kuò)散區(qū)域與所述第二雜質(zhì)擴(kuò)散區(qū)域連續(xù)；以及第三功能器件區(qū)域，形成在所述半導(dǎo)體襯底的表面之上，并且與所述第三雜質(zhì)擴(kuò)散區(qū)域相對(duì)，其中第二金屬層布置在所述半導(dǎo)體襯底的表面之上； 其中所述第二金屬層包括第二干線部分，在所述第二雜質(zhì)擴(kuò)散區(qū)域上方延伸并且沿著所述第二雜質(zhì)擴(kuò)散區(qū)域延伸；第二延伸部分，從所述第二干線部分朝著所述第一功能器件區(qū)域的上方延伸；以及第三延伸部分，從所述第二干線部分朝著所述第三功能器件區(qū)域的上方延伸， 其中所述第一功能器件區(qū)域和所述第三功能器件區(qū)域通過所述第二干線部分、所述第二延伸部分以及所述第三延伸部分電耦合在一起，并且其中所述第二金屬層的第二干線部分延伸的平面高度不大于所述第一金屬層的平面尚度。
3.如權(quán)利要求1的半導(dǎo)體器件，進(jìn)一步包括形成在所述半導(dǎo)體襯底的表面之上的第三標(biāo)準(zhǔn)單元，其中所述第三標(biāo)準(zhǔn)單元包括第三功能器件區(qū)域，形成在所述半導(dǎo)體襯底的表面之上，并且相對(duì)于所述第二雜質(zhì)擴(kuò)散區(qū)域安置在所述第二功能器件區(qū)域的相對(duì)側(cè)上，所述第三功能器件區(qū)域與所述第二雜質(zhì)擴(kuò)散區(qū)域相對(duì)，其中第二金屬層延伸使得在所述半導(dǎo)體襯底的表面上方的位置處跨域所述第二雜質(zhì)擴(kuò)散區(qū)域，以將所述第二功能器件區(qū)域與所述第三功能器件區(qū)域相互電耦合，并且其中所述第二金屬層延伸以跨越所述第二雜質(zhì)擴(kuò)散區(qū)域的平面高度不大于所述第一金屬層的平面高度。
4.一種標(biāo)準(zhǔn)單元，包括形成在半導(dǎo)體襯底的表面之上的第一標(biāo)準(zhǔn)單元和第二標(biāo)準(zhǔn)單元，其中所述第一標(biāo)準(zhǔn)單元包括第一功能器件區(qū)域，形成在所述半導(dǎo)體襯底的表面之上；帶狀第一雜質(zhì)擴(kuò)散區(qū)域，形成在所述半導(dǎo)體襯底的表面之上并且夾在所述第一功能器件區(qū)域的兩側(cè)地相互相對(duì)放置；以及金屬層，布置在所述半導(dǎo)體襯底的表面上方，所述金屬層的每一個(gè)都包括干線部分和延伸部分，所述金屬層的干線部分分別在所述第一雜質(zhì)擴(kuò)散區(qū)域上方延伸并且沿著所述第一雜質(zhì)擴(kuò)散區(qū)域延伸，所述金屬層的延伸部分朝著所述第一功能器件區(qū)域的上方延伸， 其中所述第二標(biāo)準(zhǔn)單元包括第二功能器件區(qū)域，形成在所述半導(dǎo)體襯底的表面之上；帶狀第二雜質(zhì)擴(kuò)散區(qū)域，形成在所述半導(dǎo)體襯底的表面之上并且夾在所述第二功能器件區(qū)域的兩側(cè)地相互相對(duì)放置，所述第二雜質(zhì)擴(kuò)散區(qū)域分別與所述第一雜質(zhì)擴(kuò)散區(qū)域連續(xù)；以及用于耦合的雜質(zhì)擴(kuò)散區(qū)域，形成在所述半導(dǎo)體襯底的表面上方以電耦合在所述第二雜質(zhì)擴(kuò)散區(qū)域與所述第二功能器件區(qū)域之間，并且其中所述金屬層與所述第二功能器件區(qū)域通過所述干線部分、所述第一雜質(zhì)擴(kuò)散區(qū)域、所述第二雜質(zhì)擴(kuò)散區(qū)域以及所述用于耦合的雜質(zhì)擴(kuò)散區(qū)域而電耦合在一起。
5.一種用于對(duì)權(quán)利要求4中所描述的標(biāo)準(zhǔn)單元進(jìn)行布局和布線的方法，包括以下步驟提供單元庫，在所述單元庫中存儲(chǔ)有關(guān)于所述第二標(biāo)準(zhǔn)單元的圖形信息； 將預(yù)定的電路耦合信息輸入到布局和布線系統(tǒng)；允許所述布局和布線系統(tǒng)從所述單元庫讀出關(guān)于除了所述第二標(biāo)準(zhǔn)單元以外的預(yù)定標(biāo)準(zhǔn)單元的圖形信息并且對(duì)關(guān)于所述標(biāo)準(zhǔn)單元的圖形信息進(jìn)行布局使得與所述電路耦合信息對(duì)應(yīng)；檢測布線擁擠區(qū)域的出現(xiàn)，在所述布線擁擠區(qū)域中耦合在所述標(biāo)準(zhǔn)單元之間的布線線路的密度超過預(yù)定值；以及允許所述布局和布線系統(tǒng)從所述單元庫讀出關(guān)于所述第二標(biāo)準(zhǔn)單元的圖形信息并且通過所述第二標(biāo)準(zhǔn)單元替代包括在所述布線擁擠區(qū)域中的標(biāo)準(zhǔn)單元。
全文摘要
本發(fā)明提供標(biāo)準(zhǔn)單元、半導(dǎo)體器件以及標(biāo)準(zhǔn)單元的布局和布線方法。將使得具有多個(gè)標(biāo)準(zhǔn)單元的半導(dǎo)體器件的芯片面積更小。半導(dǎo)體器件包括第一標(biāo)準(zhǔn)單元和第二標(biāo)準(zhǔn)單元。第一標(biāo)準(zhǔn)單元包括擴(kuò)散區(qū)域、與擴(kuò)散區(qū)域相對(duì)的功能器件區(qū)域以及金屬層。第二標(biāo)準(zhǔn)單元包括與該擴(kuò)散區(qū)域連續(xù)的另一擴(kuò)散區(qū)域、與該另一擴(kuò)散區(qū)域相對(duì)的另一功能器件區(qū)域以及形成在另一擴(kuò)散區(qū)域與另一功能器件區(qū)域之間的又一擴(kuò)散區(qū)域。金屬層與該另一功能器件區(qū)域通過擴(kuò)散區(qū)域電耦合在一起。
文檔編號(hào)H01L23/528GK102237362SQ201110120289
公開日2011年11月9日 申請(qǐng)日期2011年5月6日 優(yōu)先權(quán)日2010年5月7日
發(fā)明者大村浩史 申請(qǐng)人:瑞薩電子株式會(huì)社