本發(fā)明涉及有源矩陣陣列及其元件。在特定方面，本發(fā)明涉及數(shù)字微流控(digitalmicrofluidics)，更具體地涉及有源矩陣介質(zhì)上電潤(rùn)濕(am-ewod)。介質(zhì)上電潤(rùn)濕(ewod)是用于操縱陣列上的液滴的已知技術(shù)。有源矩陣ewod(am-ewod)是指在包含晶體管的有源矩陣陣列中例如通過(guò)使用薄膜晶體管(tft)實(shí)現(xiàn)ewod。本發(fā)明還涉及驅(qū)動(dòng)這種設(shè)備的方法。

背景技術(shù)：

介質(zhì)上電潤(rùn)濕(ewod)是用于通過(guò)施加電場(chǎng)來(lái)操縱液滴的公知技術(shù)。因此，它是用于芯片實(shí)驗(yàn)室技術(shù)的數(shù)字微流控的候選技術(shù)。對(duì)該技術(shù)的基本原理的介紹可以在以下文獻(xiàn)中找到：“digitalmicrofluidics：isatruelab-on-a-chippossible？”，r.b.fair，microfluidnanofluid(2007)3：245-281.

圖1以截面形式示出了常規(guī)ewod設(shè)備的一部分。該設(shè)備包括下基板72，其最上層由導(dǎo)電材料形成，導(dǎo)電材料被圖案化以便實(shí)現(xiàn)多個(gè)電極38(例如圖1中的38a和38b)。給定陣列元件的電極可以被稱為元件電極38。液滴4由極性材料(其通常也是含水的和/或離子的)組成，并被約束在下基板72和頂基板36之間的平面中?？梢酝ㄟ^(guò)隔離件32實(shí)現(xiàn)這兩個(gè)基板之間的合適的間隙，并且非極性流體34(例如油)可用于占據(jù)未被液滴4占據(jù)的體積。設(shè)置在下基板72上的絕緣體層20將導(dǎo)電元件電極38a、38b與第一疏水涂層16分離，其中，液滴4以用θ表示的接觸角6位于第一疏水涂層16上。疏水涂層由疏水材料(通常是但不一定是含氟聚合物)形成。

第二疏水涂層26在頂基板36上，液滴4可以與第二疏水涂層26接觸。在頂基板36和第二疏水涂層26之間插入?yún)⒖茧姌O28。

接觸角θ6如圖1所示限定，并且由固液(γsl)、液氣(γlg)和非極性流體(γsg)界面之間的表面張力分量的平衡來(lái)確定，并且在沒有施加電壓的情況下滿足楊氏定律，方程由下式給出：

在某些情況下，所涉及的材料的相對(duì)表面張力(即γsl、γlg和γsg的值)可以使得等式(1)的右手側(cè)小于-1。這在非極性流體34是油的情況下通?？赡馨l(fā)生。在這些條件下，液滴4可與疏水涂層16和26失去接觸，并且可以在液滴4與疏水涂層16和26之間形成非極性流體34(油)的薄層。

在操作中，可以將稱為ew驅(qū)動(dòng)電壓(例如，圖1中的vt、v0和v00)的電壓從外部施加到不同的電極(例如，分別施加到元件電極38、38a和38b)。所得到的電力被建立為有效地控制疏水涂層16的疏水性。通過(guò)布置不同的ew驅(qū)動(dòng)電壓(例如，v0和v00)施加到不同的元件電極(例如，38a和38b)，液滴4可以在兩個(gè)基板72和36之間的橫向平面中移動(dòng)。

在下面的描述中，將假設(shè)諸如圖1的設(shè)備的ewod設(shè)備的元件可以接收“數(shù)字”數(shù)據(jù)，使得元件被要求置于“致動(dòng)”狀態(tài)(其中，施加在元件上的電壓足以使元件中的液滴(如果存在于元件中)經(jīng)受顯著的電潤(rùn)濕力)或“非致動(dòng)”狀態(tài)(其中，施加在元件上的電壓不足以使元件中的液滴(如果存在于元件中)經(jīng)受顯著的電潤(rùn)濕力)。可以通過(guò)在ewod元件兩端施加大小等于或大于閾值電壓vew的電壓差而將ewod設(shè)備的元件置于致動(dòng)狀態(tài)，而如果ewod元件兩端的電壓差的大小小于或遠(yuǎn)小于閾值電壓vew，則元件處于其非致動(dòng)狀態(tài)。閾值電壓vew通常被稱為“致動(dòng)電壓”，下面使用該術(shù)語(yǔ)。在實(shí)踐中，閾值電壓通常可以被確定為實(shí)現(xiàn)液滴操作(例如，液滴的移動(dòng)或分裂)所需的最小電壓。在許多情況下，存在一個(gè)閾值電壓使液滴移動(dòng)，并且存在第二(更高)閾值電壓使液滴分裂，在這種情況下，“致動(dòng)電壓”優(yōu)選地設(shè)定在使液滴分裂所需的閾值以上。在實(shí)踐中，非致動(dòng)狀態(tài)通?？梢允橇惴?。

通常，ewod系統(tǒng)可以被認(rèn)為是數(shù)字的，因?yàn)閑wod元件被編程為致動(dòng)狀態(tài)或非致動(dòng)狀態(tài)。然而，由于電潤(rùn)濕引起的致動(dòng)本質(zhì)上基本上是模擬的，因此可以通過(guò)改變電壓(達(dá)到致動(dòng)力飽和的特定最大電壓)來(lái)調(diào)節(jié)致動(dòng)力。一些性能參數(shù)也取決于電壓的模擬方式——例如，液滴的最大移動(dòng)速度大致與所施加的電壓成比例。因此應(yīng)當(dāng)理解，可以備選地通過(guò)提供模擬輸入數(shù)據(jù)而不是數(shù)字?jǐn)?shù)據(jù)來(lái)操作ewod設(shè)備。

us6565727(shenderov，2003年5月20日授權(quán))公開了一種用于通過(guò)陣列移動(dòng)液滴的無(wú)源矩陣ewod設(shè)備。

us6911132(pamula等人，2005年6月28日授權(quán))公開了一種用于控制液滴在兩個(gè)維度上的位置和移動(dòng)的二維ewod陣列。

us6565727還公開了用于其他液滴操作的方法，包括液滴的分裂和合并以及將不同材料的液滴混合在一起。

us7163612(sterling等人，2007年1月16日授權(quán))描述了基于tft的薄膜電子器件如何用于通過(guò)使用與am顯示技術(shù)中采用的電路布置非常相似的電路布置來(lái)控制對(duì)ewod陣列的電壓脈沖的尋址。

us7163612的方法可以被稱為“有源矩陣介質(zhì)上電潤(rùn)濕”(am-ewod)。使用基于tft的薄膜電子器件來(lái)控制ewod陣列有若干優(yōu)點(diǎn)，即：

·電子驅(qū)動(dòng)電路可以集成到下基板72上

·基于tft的薄膜電子器件非常適合于am-ewod應(yīng)用。它們生產(chǎn)便宜，從而可以以相對(duì)低的成本生產(chǎn)相對(duì)大的基板面積

·以標(biāo)準(zhǔn)工藝制造的tft可以被設(shè)計(jì)為在比標(biāo)準(zhǔn)cmos工藝中制造的晶體管高得多的電壓下操作。這是重要的，因?yàn)樵S多ewod技術(shù)需要施加超過(guò)20v的ewod致動(dòng)電壓。

然而，us7163612未公開用于實(shí)現(xiàn)am-ewod的tft背板的任何電路實(shí)施例。

ep2404675(hadwen等人，2012年1月11日公開)描述了用于am-ewod設(shè)備的陣列元件電路。已知有各種方法用于編程并將ewod致動(dòng)電壓施加到ewod元件電極。所描述的編程功能包括例如基于動(dòng)態(tài)ram(dram)或靜態(tài)ram(sram)的標(biāo)準(zhǔn)裝置的存儲(chǔ)器元件和用于對(duì)陣列元件進(jìn)行編程的輸入線。

雖然ewod(和am-ewod)設(shè)備可以使用dc或ac致動(dòng)電壓進(jìn)行操作，但在實(shí)踐中，如先前引用的參考文獻(xiàn)r.b.fair，microfluidnanofluid(2007)3：245-281中所述，存在很多理由優(yōu)選ac驅(qū)動(dòng)方法?？梢宰⒁獾?，對(duì)于范圍通常從幾赫茲到幾千赫茲的寬范圍的ac驅(qū)動(dòng)頻率，可以致動(dòng)和操縱液滴。

在am-ewod設(shè)備中實(shí)現(xiàn)ac驅(qū)動(dòng)方法的一種可能的方法是將地電位施加到參考電極28。陣列中的元件電極被編程為使得存在的任何液滴不被致動(dòng)，由此陣列中的元件電極被編程為地電位。陣列中的陣列元件電極38被編程為使得存在的任何液滴被致動(dòng)，由此陣列中的陣列元件電極38被編程為在vew和＝-vew的電位之間交變。這種驅(qū)動(dòng)方法要求必須由晶體管元件切換的最大電壓為2vew。

us8173000(hadwen等人，2012年5月8日授權(quán))描述了一種具有陣列元件電路的am-ewod設(shè)備和用于向電極提供ac致動(dòng)電壓的方法。該專利描述的ac驅(qū)動(dòng)方案利用了將ac信號(hào)施加到設(shè)備的元件電極38和參考電極28二者。通過(guò)經(jīng)由到與施加到參考電極的電信號(hào)相同的電信號(hào)的低阻抗路徑而連接到元件電極，實(shí)現(xiàn)了未致動(dòng)狀態(tài)。因此，設(shè)備能夠生成在+vew和-vew之間變化的電極之間的電壓差，而陣列元件電路84中的晶體管僅需要以vew的軌至軌電壓操作。

us8653832描述了如何可以將阻抗(電容)感測(cè)功能合并到陣列元件中。阻抗傳感器可以用于確定存在于陣列中的每個(gè)電極處的液滴的存在性和大小。

us8221605描述了一種共面電極布置，其中參考電極從頂基板中省略并且被與驅(qū)動(dòng)電極一起設(shè)置在下基板上的面內(nèi)參考電極代替。us8221605公開了參考電極可以如何包括與驅(qū)動(dòng)電極在電學(xué)上和物理上不同的傳導(dǎo)線的二維柵格。

us8764958描述了一種使用低電壓半導(dǎo)體制造技術(shù)實(shí)現(xiàn)高電壓液滴致動(dòng)的方法。雙態(tài)開關(guān)使得驅(qū)動(dòng)電極能夠被切換在低電壓電平處或者處于高阻抗?fàn)顟B(tài)。ac電壓信號(hào)被提供給參考電極。

技術(shù)實(shí)現(xiàn)要素：

技術(shù)問題

在us8764958中，通過(guò)將元件電極設(shè)置為低電壓(例如，低dc電平)來(lái)實(shí)現(xiàn)致動(dòng)狀態(tài)。因此，致動(dòng)狀態(tài)下的元件兩端達(dá)到的整體電壓大致等于施加到參考電極的ac電壓的幅度。us8764958斷言這允許元件電極總是處于低電壓，與電子器件層中的晶體管的要求相當(dāng)。然而，us8764958沒有認(rèn)識(shí)到，在元件電極處存在液滴的情況下，施加到參考電極的ac信號(hào)將跨越液滴耦合到元件電極上。因此，與us8764958中做出的斷言相反，電子電路仍然受到高電壓的影響。

問題的解決方案

本發(fā)明的第一方面提供了一種驅(qū)動(dòng)有源矩陣介質(zhì)上電潤(rùn)濕(am-ewod)設(shè)備的元件的方法，am-ewod元件具有元件電極和參考電極，所述方法包括：向參考電極施加第一交變電壓；以及通過(guò)以下操作中的任何一個(gè)來(lái)對(duì)元件電極進(jìn)行尋址：向元件電極施加與第一交變電壓具有相同頻率且與第一交變電壓異相的第二交變電壓，以及將元件電極保持在高阻抗?fàn)顟B(tài)。

“高阻抗?fàn)顟B(tài)”可以具有在元件電極和地之間的至少為100兆歐姆量級(jí)的阻抗?！案咦杩?fàn)顟B(tài)”可以具有在元件電極和地之間的至少為1千兆歐姆量級(jí)的阻抗。

當(dāng)將第二交變電壓施加到元件電極時(shí)，元件被置于致動(dòng)狀態(tài)，在致動(dòng)狀態(tài)下元件被配置為致動(dòng)元件中存在的任何液滴，而當(dāng)元件電極保持在高阻抗?fàn)顟B(tài)時(shí)，元件被置于非致動(dòng)狀態(tài)。分別通過(guò)將第二交變電壓施加到元件電極或?qū)⒃姌O保持在高阻抗?fàn)顟B(tài)，可以根據(jù)需要將元件置于致動(dòng)狀態(tài)或非致動(dòng)狀態(tài)。通過(guò)停止向元件電極施加第二交變電壓并將元件電極保持在高阻抗?fàn)顟B(tài)，元件可以在致動(dòng)狀態(tài)和非致動(dòng)狀態(tài)之間切換。通過(guò)停止將元件電極保持在高阻抗?fàn)顟B(tài)并將第二交變電壓施加到元件電極，元件可以在非致動(dòng)狀態(tài)和致動(dòng)狀態(tài)之間切換。

在致動(dòng)狀態(tài)下，元件電極連接到與施加到參考電極的時(shí)變電壓信號(hào)異相的時(shí)變電壓信號(hào)。施加到元件電極的時(shí)變電壓信號(hào)通?？梢跃哂信c施加到參考電極的時(shí)變電壓信號(hào)相同或相似的電壓幅度。在這種情況下，元件兩端的總電壓可以是施加到參考電極的時(shí)變電壓信號(hào)的幅度的大約兩倍。這意味著可以獲得元件兩端的給定大小的致動(dòng)電壓，同時(shí)可以減小施加到電極的時(shí)變電壓信號(hào)的最大幅度，從而降低切換所需的電壓，以將元件從致動(dòng)狀態(tài)改變到非致動(dòng)狀態(tài)，反之亦然。

本文所用的術(shù)語(yǔ)“交變”電壓不限于具有正弦波形的電壓，而是旨在包括在上電壓極限和下電壓極限之間以可預(yù)測(cè)的方式變化的任何電壓波形。此外，為了避免疑問，本文所用的術(shù)語(yǔ)“交變電壓”不排除存在恒定電壓項(xiàng)，使得交變電壓可以具有通式v(t)＝v0+v1(t)，其中v0表示恒定電壓分量，v1(t)是時(shí)變電壓分量(交變分量)。

參考電極和元件電極被配置為向ewod設(shè)備的元件施加電壓。例如，參考電極可以設(shè)置在設(shè)備的一個(gè)基板上，并且元件電極可以設(shè)置在設(shè)備的另一基板上，所述基板彼此面對(duì)，并且液滴(如果存在于元件中)設(shè)置在所述基板之間。備選地，參考電極和元件電極可以以面內(nèi)配置彼此設(shè)置在設(shè)備的相同基板上。

參考電極和元件電極可被彼此獨(dú)立地尋址。

本發(fā)明的第二方面提供了一種用于選擇性地向am-ewod元件電極提供交變電壓的電路，所述電路具有存儲(chǔ)器元件、用于連接到交變電壓的源的輸入節(jié)點(diǎn)、用于連接到am-ewod元件電極的輸出節(jié)點(diǎn)以及第一開關(guān)，所述第一開關(guān)用于根據(jù)存儲(chǔ)在存儲(chǔ)器元件中的數(shù)據(jù)值通過(guò)以下操作中的任何一個(gè)來(lái)對(duì)輸出節(jié)點(diǎn)進(jìn)行尋址：將輸入節(jié)點(diǎn)電連接到輸出節(jié)點(diǎn)，以及將輸入節(jié)點(diǎn)與輸出節(jié)點(diǎn)電隔離。

本發(fā)明的第三方面提供了一種具有多個(gè)am-ewod元件的有源矩陣ewod設(shè)備，每個(gè)元件具有元件電極和參考電極，該設(shè)備包括參考電極驅(qū)動(dòng)電路以及陣列元件電路，所述參考電極驅(qū)動(dòng)電路用于向參考電極施加第一交變電壓，所述陣列元件電路用于通過(guò)以下操作中的任何一個(gè)來(lái)對(duì)相應(yīng)am-ewod元件的元件電極進(jìn)行尋址：向所述相應(yīng)am-ewod元件的元件電極施加第二交變電壓，以及將所述相應(yīng)am-ewod元件的元件電極置于高阻抗?fàn)顟B(tài)，其中第二交變電壓具有與第一交變電壓相同的頻率，并且第二交變電壓與第一交變電壓異相。

本發(fā)明的示例提供了一種具有陣列元件電路的am-ewod設(shè)備和如下的驅(qū)動(dòng)陣列元件的方法：

·向參考電極提供ac電壓信號(hào)

·元件電極被配置為：

1、由與施加到參考電極的ac電壓信號(hào)反相的ac電壓信號(hào)驅(qū)動(dòng)，或

2、布置為處于高阻抗?fàn)顟B(tài)。

配置1限定了致動(dòng)狀態(tài)，由此陣列元件被配置為致動(dòng)在其位置中存在的任何液滴。

配置2限定了非致動(dòng)狀態(tài)，由此陣列元件被配置為不致動(dòng)在其位置中存在的任何液滴。

發(fā)明的有益效果

本發(fā)明的優(yōu)點(diǎn)在于：

·通過(guò)以這種方式驅(qū)動(dòng)am-ewod設(shè)備，實(shí)現(xiàn)了ac電潤(rùn)濕，其中電潤(rùn)濕電壓在+vew和-vew之間切換，而陣列元件電路中的晶體管只需要切換vew的最大電壓。

·這種驅(qū)動(dòng)方法可以在需要最少數(shù)目的晶體管的電路中實(shí)現(xiàn)(所公開的實(shí)施例包括2晶體管陣列元件電路)。小型陣列元件電路的優(yōu)點(diǎn)是：

ο陣列元件的尺寸被最小化。這進(jìn)而便于更大的格式陣列以及對(duì)更小液滴的操縱。

ο更小/更簡(jiǎn)單的電路通常便于更高的制造產(chǎn)量。

ο更小/更簡(jiǎn)單的電路可以便于具有更高光學(xué)透明度的設(shè)備布置，其中薄膜電子器件僅部分透明。光學(xué)透明度在執(zhí)行化學(xué)測(cè)試時(shí)會(huì)是重要的，所述化學(xué)測(cè)試涉及隨后被測(cè)量的液滴的光學(xué)性質(zhì)的變化。

·可以實(shí)現(xiàn)本發(fā)明的實(shí)施例，在陣列元件電路中需要僅n型(或僅p型)晶體管。因此，am-ewod設(shè)備可以用單溝道晶體管制造工藝來(lái)制造。

附圖說(shuō)明

[圖1]圖1是以截面形式描繪常規(guī)ewod設(shè)備的示意圖。

[圖2]圖2是根據(jù)本發(fā)明的第一示例性實(shí)施例的以示意性透視圖描繪am-ewod設(shè)備的示意圖。

[圖3]圖3示出了圖2的示例性am-ewod設(shè)備的一些陣列元件截面圖。

[圖4]圖4a示出了當(dāng)存在液滴時(shí)在元件電極處呈現(xiàn)的電負(fù)載的電路表示，圖4b示出了當(dāng)不存在液滴時(shí)在元件電極處呈現(xiàn)的電負(fù)載的電路表示。

[圖5]圖5是描繪了根據(jù)本發(fā)明的第一實(shí)施例的圖2的示例性am-ewod設(shè)備中的薄膜電子器件的布置的示意圖。

[圖6]圖6示出了根據(jù)本發(fā)明的第一實(shí)施例的陣列元件電路的示意性布置。

[圖7]圖7是描繪了根據(jù)本發(fā)明的第一實(shí)施例的用于圖2的示例性am-ewod設(shè)備的陣列元件中的陣列元件電路的示意圖。

[圖8]圖8是示出了根據(jù)本發(fā)明的第一實(shí)施例的用于驅(qū)動(dòng)圖2的示例性am-ewod設(shè)備的陣列元件的時(shí)序信號(hào)v1和v2的示例性布置的時(shí)序圖。

[圖9]圖9示出了平面圖形式的圖2的示例性am-ewod設(shè)備的一部分以及液滴和元件電極的示例性布置。

[圖10]圖10是示出了根據(jù)本發(fā)明的第一實(shí)施例的施加到am-ewod設(shè)備的陣列元件電路的電壓信號(hào)輸入端的時(shí)序信號(hào)的示例性布置的時(shí)序圖。

[圖11]圖11是示出了根據(jù)本發(fā)明的第二實(shí)施例的施加到am-ewod設(shè)備的陣列元件電路的電壓信號(hào)輸入端的時(shí)序信號(hào)的示例性布置的時(shí)序圖。

[圖12]圖12是描繪了根據(jù)本發(fā)明的第三實(shí)施例的用于圖2的示例性am-ewod設(shè)備的陣列元件中的陣列元件電路的示意圖。

[圖13]圖13是描繪了根據(jù)本發(fā)明的第四實(shí)施例的用于圖2的示例性am-ewod設(shè)備的陣列元件中的陣列元件電路的示意圖。

[圖14]圖14是描繪了根據(jù)本發(fā)明的第五實(shí)施例的用于圖2的示例性am-ewod設(shè)備的陣列元件中的陣列元件電路的示意圖。

[圖15]圖15是描繪了根據(jù)本發(fā)明的第六實(shí)施例的用于圖2的示例性am-ewod設(shè)備的陣列元件中的陣列元件電路的示意圖。

[圖16]圖16示出了本發(fā)明的第六實(shí)施例的陣列元件電路內(nèi)包含的有源電容器件的示例性電容對(duì)電壓特性。

[圖17]圖17是描繪了根據(jù)本發(fā)明的第七實(shí)施例的用于圖2的示例性am-ewod設(shè)備的陣列元件中的陣列元件電路的示意圖。

[圖18]圖18是描繪了根據(jù)本發(fā)明的第八實(shí)施例的用于圖2的示例性am-ewod設(shè)備的陣列元件中的陣列元件電路的示意圖。

[圖19]圖19是描繪了根據(jù)本發(fā)明的第九實(shí)施例的用于圖2的示例性am-ewod設(shè)備的陣列元件中的陣列元件電路的示意圖。

[圖20]圖20是描繪了根據(jù)本發(fā)明的第十實(shí)施例的用于圖2的示例性am-ewod設(shè)備的陣列元件中的陣列元件電路的示意圖。

[圖21]圖21示出了根據(jù)本發(fā)明的第十一實(shí)施例的陣列元件電路的示意性布置。

[圖22]圖22是描繪了根據(jù)本發(fā)明的第十一實(shí)施例的圖2的示例性am-ewod設(shè)備中的薄膜電子器件的布置的示意圖。

[圖23]圖23是描繪了根據(jù)本發(fā)明的第十一實(shí)施例的用于圖2的示例性am-ewod設(shè)備的陣列元件中的陣列元件電路的示意圖。

具體實(shí)施方式

在附圖中，相同的附圖標(biāo)記表示相同的部件或特征。

圖2是描繪了根據(jù)本發(fā)明的示例性實(shí)施例的am-ewod設(shè)備的示意圖。am-ewod設(shè)備具有下基板72，薄膜電子器件74設(shè)置在下基板72上。薄膜電子器件74被布置為驅(qū)動(dòng)陣列元件電極38。多個(gè)陣列元件電極38布置在電極陣列42中，具有x乘以y個(gè)元件，其中x和y可以是任何整數(shù)?？梢杂扇魏螛O性液體組成并且通常本質(zhì)上可以是離子和/或含水的液滴4被封閉在下基板72和頂基板36之間，但是將理解的是，可以存在多個(gè)液滴4。非極性流體34用于填充基板之間的空間，并且可以由油(例如，十二烷、硅油或其他烷烴油)組成，或者可以是空氣。

圖3是描繪了可以在圖3的am-ewod設(shè)備中使用的截面形式的一對(duì)陣列元件38a和38b的示意圖。設(shè)備配置類似于圖1所示的常規(guī)配置，除了am-ewod設(shè)備還包括設(shè)置在下基板72上的薄膜電子器件74。下基板72的最上層(可以被認(rèn)為是薄膜電子器件層74的一部分)被圖案化，從而實(shí)現(xiàn)多個(gè)陣列元件電極38(例如，參考電極的具體示例在圖4中為38a和38b)。這些可以被稱為陣列元件電極38。術(shù)語(yǔ)陣列元件電極38可以在以下內(nèi)容中被理解為指代與特定陣列元件相關(guān)聯(lián)的物理電極結(jié)構(gòu)38，以及也指代直接連接到該物理結(jié)構(gòu)的電路的節(jié)點(diǎn)。圖3中示出了參考電極28，其設(shè)置在頂基板上，但備選地可以設(shè)置在下基板72上以實(shí)現(xiàn)面內(nèi)參考電極28的幾何形狀。術(shù)語(yǔ)參考電極28也可以在以下內(nèi)容中被理解為指代物理電極結(jié)構(gòu)以及直接連接到該物理結(jié)構(gòu)的電路的節(jié)點(diǎn)中的任意一個(gè)或二者。電潤(rùn)濕電壓可以被定義為元件電極38和參考電極28之間的電壓差。

圖4a示出了在存在液滴4的情況下元件電極38和參考電極28之間的電負(fù)載40a的電路表示。液滴4通?？梢员唤椴⒙?lián)的電阻器和電容器。通常，液滴的電阻將相對(duì)較低(例如，如果液滴含有離子)并且液滴的電容將相對(duì)較高(例如，因?yàn)闃O性液體的相對(duì)介電常數(shù)相對(duì)較高，例如，如果液滴是含水的，則為～80)。在許多情況下，液滴電阻相對(duì)較小，所以在用于電潤(rùn)濕的感興趣頻率下，液滴4可以有效地起電短路作用。疏水涂層16和26具有可以被建模為電容器的電特性，并且絕緣體16也可以被建模為電容器。元件電極38和參考電極28之間的總阻抗可以由如下電容器來(lái)近似，該電容器的值通常由絕緣體20的貢獻(xiàn)和疏水涂層16和26的貢獻(xiàn)來(lái)支配，并且對(duì)于典型的層厚度和材料，該電容器在值方面可以是皮法量級(jí)的。

圖4b示出了在不存在液滴4的情況下元件電極38與參考電極28之間的電負(fù)載40b的電路表示。在這種情況下，液滴4組件由對(duì)占據(jù)頂基板和下基板之間的空間的非極性流體34的電容加以表示的電容器代替。在這種情況下，元件電極38和參考電極28之間的總阻抗可以由如下電容器近似，該電容器的值由非極性流體的電容支配，并且通常是小的，毫微微法拉的量級(jí)

為了驅(qū)動(dòng)和感測(cè)的目的，電負(fù)載40總體上在效果方面起電容器的作用，其值取決于在給定元件電極38處是否存在液滴4。在存在液滴的情況下，電容相對(duì)較高(通常為皮法量級(jí))，而如果不存在液滴4，則電容是低的(通常為毫微微法拉的量級(jí))。如果液滴部分地覆蓋給定電極38，則電容可以近似表示液滴4對(duì)元件電極38的覆蓋程度。

圖5是描繪了在下基板72上的薄膜電子器件74的示例性布置的示意圖。電極陣列42的每個(gè)元件包含用于控制相應(yīng)元件電極38的電極電位的陣列元件電路84。集成的行驅(qū)動(dòng)器76和列驅(qū)動(dòng)器78電路也實(shí)現(xiàn)在薄膜電子器件74中，以向陣列元件電路84提供控制信號(hào)。

還可以提供串行接口80來(lái)處理串行輸入數(shù)據(jù)流并且便于將所需電壓編程到陣列42中的元件電極38。這可以例如包括用于向行驅(qū)動(dòng)器76和列驅(qū)動(dòng)器電路提供時(shí)序信號(hào)并向列驅(qū)動(dòng)器電路提供串行輸入數(shù)據(jù)的邏輯電路。該邏輯電路可以例如被配置為布置列驅(qū)動(dòng)器電路的列元件的順序?qū)ぶ?，以便將?shù)據(jù)預(yù)加載到列尋址線上。在對(duì)要被尋址的所有行編程之后，可以激活行驅(qū)動(dòng)器76以將數(shù)據(jù)寫入陣列元件。這都可以使用例如在顯示器和圖像傳感器技術(shù)中非常公知的用于陣列尋址的標(biāo)準(zhǔn)技術(shù)來(lái)實(shí)現(xiàn)。

電壓供應(yīng)接口83提供相應(yīng)的電源電壓、頂基板驅(qū)動(dòng)電壓以及其他必要的電壓輸入，如本文進(jìn)一步描述的。電壓供應(yīng)接口可以例如使用諸如標(biāo)準(zhǔn)裝置的dc-dc轉(zhuǎn)換器、調(diào)節(jié)器和解耦電路之類的公知電路來(lái)提供dc電壓。備選地，所需的dc電壓可以在外部生成并被直接提供給am-ewod設(shè)備。電壓供應(yīng)接口還可以用于使用可具有標(biāo)準(zhǔn)設(shè)計(jì)的電平移位電路來(lái)將輸入信號(hào)電平移位到所需的電壓電平。典型地，時(shí)序信號(hào)可以被輸入到具有標(biāo)準(zhǔn)3.3v或5v幅度的am-ewod設(shè)備，并且通過(guò)并入電壓供應(yīng)接口中的電平移位電路被電平移位到必要的電壓電平。例如，稍后提及的v1和v2信號(hào)可以通過(guò)對(duì)提供給am-ewod設(shè)備的5v參考信號(hào)進(jìn)行電平移位而在am-ewod設(shè)備上生成。備選地，v1和v2可以從外部驅(qū)動(dòng)電子器件直接提供給am-ewod設(shè)備。用于向參考電極提供電壓信號(hào)的參考電極驅(qū)動(dòng)電路85可以被并入tft電子器件中。備選地，這可以由外部驅(qū)動(dòng)電子器件提供。

即使對(duì)于大陣列尺寸，下基板72和外部驅(qū)動(dòng)電子器件、電源等之間的連接線82的數(shù)量也可以相對(duì)較少。可選地，串行數(shù)據(jù)輸入可以被部分并行化，例如，如果使用2條數(shù)據(jù)輸入線，則在對(duì)列驅(qū)動(dòng)器78電路進(jìn)行最小修改的情況下第一條可以為列1至x/2提供數(shù)據(jù)，而第二條可以為列(1+x/2)至m提供數(shù)據(jù)。以這種方式，增加了能夠?qū)?shù)據(jù)編程到陣列的速率，將數(shù)據(jù)編程到陣列是液晶顯示驅(qū)動(dòng)電路中使用的標(biāo)準(zhǔn)技術(shù)。

通常，包括薄膜電子器件74的示例性am-ewod設(shè)備被配置如下。am-ewod設(shè)備包括參考電極28(其可選地可以是面內(nèi)參考電極28)和多個(gè)陣列元件，每個(gè)陣列元件包括陣列元件電極(例如，陣列元件電極38)。

相關(guān)地，am-ewod設(shè)備被配置為執(zhí)行控制要施加到多個(gè)陣列元件的致動(dòng)電壓的方法。am-ewod參考電極28和多個(gè)陣列元件，每個(gè)陣列元件包括陣列元件電極38。每個(gè)陣列元件處的致動(dòng)電壓由陣列元件電極38和參考電極28之間的電位差限定?？刂浦聞?dòng)電壓的方法包括以下步驟：向陣列元件電極38的至少一部分提供電壓，并使用例如參考電極驅(qū)動(dòng)電路向參考電極28提供電壓信號(hào)。

圖6是示出了陣列元件電路84中的薄膜電子器件74的示例布置的示意圖。陣列元件電路84可以包含具有輸入節(jié)點(diǎn)enable(使能)、data(數(shù)據(jù))和actuate(致動(dòng))以及連接到元件電極38的輸出的致動(dòng)電路46。

陣列元件電路84通?？梢詧?zhí)行以下功能：

(i)將數(shù)據(jù)編程到致動(dòng)器電路內(nèi)包含的存儲(chǔ)器元件并存儲(chǔ)數(shù)據(jù)。要編程的數(shù)據(jù)通常通過(guò)尋址線data輸入，該尋址線data對(duì)于陣列的同一列內(nèi)的所有元件可以是共同的。數(shù)據(jù)的編程通常可以由尋址線enable來(lái)控制，該尋址線enable通常對(duì)于陣列的同一行內(nèi)的所有元件可以是共同的

(ii)向陣列元件電極38提供電壓信號(hào)，所述電壓信號(hào)例如由提供給輸入actuate的輸入信號(hào)v1提供，或者備選地將元件電極38切換到高阻抗?fàn)顟B(tài)。

圖7示出了根據(jù)本發(fā)明的第一實(shí)施例的陣列元件電路84的設(shè)計(jì)。電負(fù)載40和參考電極28在電路的操作中起作用，并且也在圖7中示出。陣列元件電路84包含晶體管52和54以及電容器56。陣列元件電路84進(jìn)行如下連接。晶體管52的漏極連接到data輸入，所述data輸入對(duì)于陣列的同一列中的所有陣列元件可以是共同的。晶體管52的控制端子(即柵極)連接到enable線，所述enable線對(duì)于陣列的同一行中的所有元件可以是共同的。晶體管52的源極連接到晶體管54的控制端子(即柵極)。電容器56連接在晶體管54的柵極和dc偏置電壓vdd之間。晶體管54的漏極連接到電壓輸入actuate，所述電壓輸入actuate對(duì)于陣列內(nèi)的所有元件是共同的。晶體管54的源極連接到陣列元件電路84的輸出節(jié)點(diǎn)，該輸出節(jié)點(diǎn)進(jìn)而連接到元件電極38。

陣列元件電路84的操作如下所述。該電路執(zhí)行兩個(gè)功能，即存儲(chǔ)器功能和致動(dòng)功能。存儲(chǔ)器功能解釋如下。晶體管52和它們之間的電容器56用作存儲(chǔ)器元件，在該示例中是能夠在陣列元件電路84內(nèi)編程和存儲(chǔ)數(shù)據(jù)的動(dòng)態(tài)ram(dram)存儲(chǔ)器元件。為了對(duì)數(shù)據(jù)進(jìn)行編程，將電壓編程到列尋址線data上。然后enable線被取為高，以使晶體管52導(dǎo)通。然后data上的電壓被編程到電容器56上，并且一旦enable被取為低就被保持，而與輸入電壓data無(wú)關(guān)。在典型操作中，編程電壓可以是數(shù)字的，大約為0.5xvew(用于編程“1”)或-0.5xvew伏(用于編程“0”)。

致動(dòng)功能解釋如下。元件電極38連接到陣列元件電路84的輸出節(jié)點(diǎn)。陣列元件電路84具有根據(jù)存儲(chǔ)在電路的存儲(chǔ)器元件中的數(shù)據(jù)值的開關(guān)(在該示例中實(shí)施為晶體管54)，其將輸入節(jié)點(diǎn)(actuate節(jié)點(diǎn))電連接到輸出節(jié)點(diǎn)(使得施加到電路的輸入節(jié)點(diǎn)(actuate節(jié)點(diǎn))的電壓被提供給元件電極)或?qū)⑤斎牍?jié)點(diǎn)(actuate節(jié)點(diǎn))與輸出節(jié)點(diǎn)電隔離。

ac電壓信號(hào)v1(對(duì)應(yīng)于權(quán)利要求1的“第二交變電壓”)被施加到作為電路84的輸入節(jié)點(diǎn)的actuate節(jié)點(diǎn)，并且ac電壓信號(hào)v2(對(duì)應(yīng)于權(quán)利要求1的“第一交變電壓”)被施加到參考電極28。v1和v2被布置為彼此異相，并且可選地且有利地基本上是反相的。當(dāng)開關(guān)(晶體管54)將輸入節(jié)點(diǎn)(actuate節(jié)點(diǎn))連接到輸出節(jié)點(diǎn)時(shí)，actuate節(jié)點(diǎn)處的ac電壓信號(hào)v1被提供給元件電極38。v1和v2之間的相位差以及它們的電壓幅度將確定液滴所經(jīng)受的致動(dòng)力，因?yàn)橐旱蝺啥说碾妷菏鞘┘拥皆姌O38的電壓與施加到參考電極28的電壓之間的差，即v1-v2。例如考慮以下兩種情況：

(1)v1和v2相位相差180度：

在該示例中，根據(jù)v1為高還是v2為高，v1-v2在+vew和-vew之間切換。因此，在該示例性情況下，致動(dòng)力被最大化

(2)v1和v2相位相差90度(或270度)：

在該示例中，對(duì)于25％的時(shí)間，v1和v2二者都為高，v1-v2＝0伏，并且沒有致動(dòng)，對(duì)于25％的時(shí)間，v1和v2二者都為低，且v1-v2＝0伏，并且沒有致動(dòng)，對(duì)于25％的時(shí)間，v1-v2＝+vew，并且對(duì)于25％的時(shí)間，v1-v2＝-vew。因此，在該示例性情況下，致動(dòng)是最大的50％。

因此可以看出，期望v1和v2相位彼此相差近180度(即，基本上彼此反相)，以便最大化致動(dòng)力，但是這不是必需的，因?yàn)榧词箆1和v2相位彼此相差僅90度，也提供非零致動(dòng)力。v1和v2可以例如彼此異相在90度和270度之間，它們可以彼此異相在135度和225度之間，或者它們可以彼此異相在157.5度和202.5度之間。

類似地，如果v1和v2彼此不具有相同的頻率，則致動(dòng)力將會(huì)減小，因?yàn)関1和v2之間的相位差隨后在v1被施加到一個(gè)電極且v2被施加到第二電極的時(shí)間段上將會(huì)變化。在許多實(shí)現(xiàn)中，v1和v2將從相同的源得出，并且因此可以被假設(shè)為彼此具有相同的頻率。然而，v1和v2彼此具有相同的頻率并不是必需的，因?yàn)榧词箆1和v2具有變化的相位差，也可以提供非零致動(dòng)力。

電壓信號(hào)v1和v2的示例布置如圖8所示。v1和v2中的每一個(gè)在-0.5xvew伏的低電平和0.5xvew的高電平之間切換，當(dāng)v2為低時(shí)，v1為高，反之亦然。當(dāng)“1”被編程到存儲(chǔ)器時(shí)(編程到晶體管54的柵極的0.5xvew的電壓)，元件電極38被致動(dòng)。在這種情況下，晶體管54導(dǎo)通，因此電壓信號(hào)v1被傳送到元件電極38。電負(fù)載40兩端產(chǎn)生的電壓(電潤(rùn)濕電壓)因此是v1-v2，它是在-vew和+vew之間隨時(shí)間變化的ac電壓波形。通常，為了通過(guò)電潤(rùn)濕來(lái)致動(dòng)液滴，ac波形的頻率可以在1hz和10khz之間，或在10hz和1khz之間或?yàn)榇蠹s100hz。可選地，也可以以更高頻率致動(dòng)液滴，例如在10khz和10mhz之間。在這種情況下，電場(chǎng)通過(guò)液滴4的主體下降，并且致動(dòng)機(jī)制是通過(guò)介電電泳而不是電潤(rùn)濕。除了v1和v2的頻率以外，設(shè)備的構(gòu)造和操作的基本原理針對(duì)介電電泳致動(dòng)與針對(duì)通過(guò)電潤(rùn)濕的致動(dòng)是相同的。在該實(shí)施例和其他實(shí)施例的描述中，ewod設(shè)備可以被認(rèn)為是能夠通過(guò)電潤(rùn)濕力或介電電泳力來(lái)致動(dòng)液滴4的設(shè)備。

當(dāng)“0”被編程到存儲(chǔ)器時(shí)(編程到晶體管54的柵極的-0.5xvew的電壓)，元件電極38不被致動(dòng)。在這種情況下，晶體管54截止，從而將電路84的輸出節(jié)點(diǎn)并且因此將元件電極38與輸入節(jié)點(diǎn)(actuate節(jié)點(diǎn))隔離。因此元件電極38以高阻抗?fàn)顟B(tài)存在。例如，在元件電極38處呈現(xiàn)的阻抗包括：

(a)由通過(guò)(截止的)晶體管54的泄漏電流組成的實(shí)部；

(b)由寄生電容(例如，晶體管54的源極至柵極電容)組成的虛部。

阻抗的實(shí)部和虛部二者都是大的，例如通常為千兆歐姆或更大。因此，電極38的電位基本上不受電路其他節(jié)點(diǎn)處的電位(例如，晶體管54的漏極處的信號(hào)actuate)的后續(xù)變化的影響，同時(shí)晶體管54保持截止并且電極38保持在高阻抗?fàn)顟B(tài)。

我們必須考慮不同的情況：(1)液滴存在于元件電極38處(電負(fù)載40a如圖4a所示)；和(2)沒有液滴存在于元件電極38處(電負(fù)載40b如圖4b所示)。

情況1-液滴存在：在存在液滴的地方，元件電極38主要通過(guò)電負(fù)載40電耦合到參考電極28。如前所述，這種情況下的電負(fù)載40a可以由值為皮法量級(jí)的電容器近似。然后，電負(fù)載40a的電容將遠(yuǎn)大于(例如，與晶體管54的源極-柵極電容相關(guān)聯(lián)的)電路中的其他寄生阻抗。因此，元件電極38的電位將跟隨參考電極28的電位，并因此將對(duì)應(yīng)于對(duì)電壓信號(hào)v2的良好近似。在這種情況下，在元件電極38和參考電極28之間產(chǎn)生的電位將近似為零。因此，液滴4將處于非致動(dòng)狀態(tài)，液滴4與疏水涂層16的接觸將不會(huì)被接通，并且液滴4將不會(huì)經(jīng)受電潤(rùn)濕力。

情況2-無(wú)液滴存在：當(dāng)不存在液滴4時(shí)，如前所述，元件電極38和參考電極28之間的電容非常小。因此，元件電極38現(xiàn)在處于高阻抗?fàn)顟B(tài)，并且其有效電位僅被不良地限定，這取決于電路內(nèi)的多個(gè)小的寄生電容和電阻(例如，至參考電極28的小的電負(fù)載40b電容、晶體管54的小的源極至柵極寄生電容、以及晶體管54的大的截止電阻)。因此，可能不清楚元件電極38的有效電位是什么以及因此元件電極38有效地保持非致動(dòng)的程度。

然而，仔細(xì)考慮之后，發(fā)明人已經(jīng)認(rèn)識(shí)到的情況是，即使在情況2中元件電極38的電位被不良地限定，該設(shè)備仍可以支持液滴4的正確輸送?？紤]圖9所示的情況，其中示出了平面圖形式的am-ewod設(shè)備的一部分。考慮元件電極38a被編程以被致動(dòng)并且元件電極38b被編程以不被致動(dòng)的情況。液滴4駐留在陣列元件電極38a附近。與電極38b相關(guān)聯(lián)的陣列元件處于上述情況2所述的情況。為了論證，假設(shè)電極38b的不良限定的電位將導(dǎo)致一些電潤(rùn)濕致動(dòng)，并且液滴4因此被吸引并開始朝元件電極38b移動(dòng)。在這種情況下，隨著液滴4更接近元件電極38b(或開始與元件電極38b重疊)，由液滴4的電容耦合效應(yīng)引起的可估電容開始在參考電極28和元件電極38b之間產(chǎn)生，這導(dǎo)致元件電極38b處的負(fù)載電路40的電容增大。隨著參考電極28和元件電極38b之間的電容的顯著增大，元件電極38b的電位通過(guò)電容耦合而近似于參考電極28的電位。換句話說(shuō)，與情況2相比，情況開始更類似于情況1?？傮w效果是液滴現(xiàn)在被從元件電極38b排出并且將朝元件38a移回。

因此，發(fā)明人已經(jīng)認(rèn)識(shí)到由此存在與該驅(qū)動(dòng)方法相關(guān)聯(lián)的內(nèi)置校正機(jī)制。不重要的是，在不存在液滴4的情況下，一陣列元件的非致動(dòng)狀態(tài)被不良地限定，因?yàn)楫?dāng)液滴到達(dá)該陣列元件的位置時(shí)，非致動(dòng)狀態(tài)再次變得被良好限定，并且，通過(guò)使相鄰的陣列元件被致動(dòng)，任何液滴將通過(guò)電潤(rùn)濕效應(yīng)而遠(yuǎn)離非致動(dòng)狀態(tài)。

為了使情況2中的陣列元件電路84操作，優(yōu)選的是，元件電極38的電位在晶體管54截止且元件電極38進(jìn)入高阻抗?fàn)顟B(tài)的時(shí)刻與參考電極28的電位基本上相同。因此，元件電極38應(yīng)優(yōu)選地在切換到高阻抗?fàn)顟B(tài)之前被預(yù)充電到與v2相同的電位(或基本上相同的電位)。在陣列元件被致動(dòng)的情況下，由于晶體管54變?yōu)閷?dǎo)通并且陣列元件電極連接到被施加到actuate的信號(hào)v1，所以該預(yù)充電沒有效果。在陣列元件未被致動(dòng)的情況下，預(yù)充電是有利的，因?yàn)槠涫沟媚軌蚩刂圃姌O38的開始dc電位。通過(guò)以這種方式對(duì)元件電極38進(jìn)行預(yù)充電，確保在操作期間在參考電極28的電位和高阻抗元件電極38的電位之間不存在dc偏移。避免任何dc偏移電壓會(huì)是重要的和有利的，以用于避免通過(guò)任何dc偏移電壓所引起的寄生電潤(rùn)濕效應(yīng)而不希望地將液滴4吸引到陣列元件上，并且還用于避免利用跨越絕緣體20和疏水涂層16的dc偏壓進(jìn)行操作。眾所周知的是，具有dc偏移電壓可能會(huì)犧牲設(shè)備可靠性，例如通過(guò)激勵(lì)離子遷移通過(guò)絕緣體20或者通過(guò)捕獲疏水涂層16中的電荷。因此，有利的是，避免利用任何dc偏移電壓操作設(shè)備。

為了將元件電極38預(yù)充電到與如所述的v2相同的電位，施加到actuate的電壓信號(hào)v1應(yīng)當(dāng)在晶體管54截止的時(shí)刻與v2處的電壓相同。該條件確保在元件電極38進(jìn)入高阻抗?fàn)顟B(tài)的時(shí)間，在元件電極38和參考電極28之間沒有編程dc偏移電位。在圖10中示出了施加到參考電極28(v2)、輸入actuate(v1)和陣列的不同行的示例尋址線enable的時(shí)序的示例布置。v2是在一些時(shí)間為-0.5xvew且在一些時(shí)間為+0.5xvew的ac波形，且其周期可以被調(diào)整。為了在致動(dòng)狀態(tài)下實(shí)現(xiàn)電潤(rùn)濕，actuate是v2的邏輯逆。然而，在將數(shù)據(jù)編程到陣列時(shí)是例外，以滿足在晶體管54截止的時(shí)刻(在“0”被編程到陣列元件的情況下)actuate必須處于與v2相同的電位的要求。如圖10所示，在enable上升沿的時(shí)間周圍，對(duì)應(yīng)于電容器56被充電/放電并且晶體管54的柵極處的電位被確定的時(shí)間，actuate被取為與v2相同的狀態(tài)。

在該實(shí)施例中描述的陣列元件電路84和驅(qū)動(dòng)方法的優(yōu)點(diǎn)是在致動(dòng)狀態(tài)下電潤(rùn)濕電壓在+yew和-vew之間切換。因此實(shí)現(xiàn)了ac電潤(rùn)濕。這被實(shí)現(xiàn)，同時(shí)僅需要陣列元件電路84在電路中的任何晶體管的端子之間切換大約vew(對(duì)于為什么這只可是近似的原因，參見下面的討論)。這是本發(fā)明的重要優(yōu)點(diǎn)，因?yàn)橥ǔｋ姖?rùn)濕需要相對(duì)高的電壓來(lái)致動(dòng)液滴，同時(shí)用于實(shí)現(xiàn)薄膜電子器件74的典型電子技術(shù)對(duì)施加到晶體管的最大電壓施加限制(例如，由于可靠性問題)。

應(yīng)該注意的是，在actuate輸入端和參考電極28上施加ac電壓波形對(duì)于實(shí)現(xiàn)這個(gè)優(yōu)點(diǎn)是至關(guān)重要的。還可以注意到，如現(xiàn)在所描述的，在僅將ac電壓施加到參考電極28的情況下，將不會(huì)實(shí)現(xiàn)上述優(yōu)點(diǎn)。因此，這種驅(qū)動(dòng)方法將不適于最大電壓約為vew的薄膜電子器件工藝。

通過(guò)解釋，考慮v2是在-vew和+vew之間變化的ac電壓且v1是dc電源(例如，0伏)的示例性情況。雖然可以這種方式驅(qū)動(dòng)設(shè)備，但是施加到晶體管54的最大電壓仍將為2vew。這可以是針對(duì)陣列元件不被致動(dòng)并且在給定的陣列元件處存在液滴4的情況而示出的。這里，v2通過(guò)電負(fù)載40a耦合，并因此元件電極38的電位也基本上等于信號(hào)v2，即在-vew和+vew之間變化。為了在這些條件下操作電路，需要在非致動(dòng)狀態(tài)下，使晶體管54保持截止，而不管元件電極38處的電位如何。為了實(shí)現(xiàn)這一點(diǎn)，由dram存儲(chǔ)器元件存儲(chǔ)(以及因此在晶體管54的柵極處)的電位將必須被編程為不大于-vew。在這種情況下，我們因此看到，當(dāng)v2處于高電平(+vew)時(shí)，在晶體管54兩端產(chǎn)生2vew的柵極至源極電壓。雖然可以這種方式驅(qū)動(dòng)設(shè)備，但是施加到晶體管54的最大電壓仍將為2vew。因此，這種驅(qū)動(dòng)方法將不適合于低電壓tft電子器件工藝。

該實(shí)施例的另外優(yōu)點(diǎn)是陣列元件電路84僅利用兩個(gè)晶體管和一個(gè)電容器來(lái)實(shí)現(xiàn)。因此，這種2-晶體管設(shè)計(jì)比現(xiàn)有技術(shù)中的(例如，在us8173000中所公開的)陣列元件電路簡(jiǎn)單得多，所述現(xiàn)有技術(shù)中的陣列元件電路通常在陣列元件電路84內(nèi)需要更多的晶體管，并且通常還可以具有更大數(shù)量的行或列尋址線。由于若干原因，降低陣列元件電路84中的晶體管的復(fù)雜度和數(shù)量是有利的

·可以實(shí)現(xiàn)更小的陣列元件/元件電極。通常情況下，最小可實(shí)現(xiàn)的陣列元件尺寸通過(guò)薄膜電子器件的限制和用于規(guī)定薄膜電子器件中的陣列元件電路84的布局的制造要求(設(shè)計(jì)規(guī)則)的設(shè)計(jì)來(lái)設(shè)置。因此，更簡(jiǎn)單的電路(更少的晶體管)使得能夠設(shè)計(jì)和制造更小的陣列元件。由于至少三個(gè)原因，更小的陣列元件會(huì)是有利的。首先，可以操縱更小的液滴。這對(duì)于涉及單細(xì)胞或單分子的操縱或分析的應(yīng)用尤其重要。其次，如果使用較大的液滴，則可以實(shí)現(xiàn)致動(dòng)的亞液滴分辨率。這可以提高設(shè)備的能力，例如，實(shí)現(xiàn)更精確的分裂或更快的混合。第三，更小的陣列元件尺寸便于設(shè)計(jì)和制造非常大的格式陣列，其可以具有總數(shù)超過(guò)100萬(wàn)的陣列元件，并且其可能夠同時(shí)且獨(dú)立地操縱數(shù)十至數(shù)十萬(wàn)個(gè)液滴

·陣列元件電路84的更小和更簡(jiǎn)單的設(shè)計(jì)可以便于增加制造產(chǎn)量，從而降低設(shè)備的成本

·陣列元件電路84的更小和更簡(jiǎn)單的設(shè)計(jì)可以便于增加設(shè)備的光學(xué)透明度。這會(huì)是重要的，例如，在設(shè)備用于實(shí)現(xiàn)化學(xué)或生物化學(xué)測(cè)試的情況下，其中所述化學(xué)或生物化學(xué)測(cè)試導(dǎo)致一個(gè)或多個(gè)液滴的光學(xué)性質(zhì)(例如熒光、吸光度)的變化，并且通過(guò)測(cè)量光學(xué)性質(zhì)的這種變化，可以對(duì)設(shè)備進(jìn)行讀出

·陣列元件電路84的更小和更簡(jiǎn)單的設(shè)計(jì)可以釋放陣列元件內(nèi)的空間，以將其他電子功能實(shí)現(xiàn)在陣列元件中，例如，溫度感測(cè)、生物感測(cè)等

·該實(shí)施例的陣列元件電路84可以僅用n型晶體管實(shí)現(xiàn)。由于已知行和列尋址電路也可以僅用n型晶體管實(shí)現(xiàn)，所以可以在單溝道工藝(僅n型)中制造am-ewod設(shè)備。與互補(bǔ)工藝(其具有n型和p型晶體管兩者)相比，單溝道工藝可以顯著降低成本。利用單溝道工藝，也可以在僅支持單溝道晶體管的制造工藝中制造am-ewod設(shè)備，例如，用于制造非晶硅(a-si)、氧化鋅(zno)或銦鎵鋅氧化物工藝的標(biāo)準(zhǔn)顯示工藝。

該實(shí)施例的另外優(yōu)點(diǎn)是尋址信號(hào)actuate對(duì)陣列內(nèi)的所有元件是共同的。這具有簡(jiǎn)化驅(qū)動(dòng)actuate所需的電路的優(yōu)點(diǎn)，所述電路可以在am-ewod設(shè)備的外部，或者可選地在薄膜電子器件中實(shí)現(xiàn)。另外的優(yōu)點(diǎn)是通過(guò)使actuate成為全局信號(hào)，可以在陣列的相鄰行或相鄰列之間共享尋址線。這可以簡(jiǎn)化電路布局并仍進(jìn)一步減小陣列元件的物理尺寸。

如先前在說(shuō)明書中指出的，根據(jù)這種驅(qū)動(dòng)設(shè)備的方法，任何晶體管進(jìn)行切換所需的最大電壓大約等于vew。在某些情況下，由于晶體管通?？赡芫哂蟹橇銓?dǎo)通電位(閾值電壓)，所以可能有必要的是，由晶體管進(jìn)行切換的電壓稍微超過(guò)vew。例如，考慮到如上所述的實(shí)施例的操作，如果晶體管54的閾值電壓為vth，則為了確保晶體管54在致動(dòng)狀態(tài)下完全導(dǎo)通，有必要的是，將晶體管54的柵極處的電位編程為0.5xvew+vth。同樣地，當(dāng)通過(guò)激活enable信號(hào)對(duì)dram電路進(jìn)行編程時(shí)，必需將0.5xvew+vth的電壓加載到輸入線data上。由于晶體管52的閾值電壓也可以是vth，所以施加到enable的電壓高電平必須為0.5xvew+2vth。因此，我們總體看到，薄膜電子器件的最大電壓處理能力必須為vew+2vth。通常，vth可以為～2伏，而vew為20伏量級(jí)。因此，實(shí)現(xiàn)需要最大電壓為vew+2vth而不是2vew的方法仍然是非常有利的。

在根據(jù)本實(shí)施例的設(shè)備的操作的描述中，ac電壓脈沖v1和v2被描述為具有相等幅度的方波，而不是彼此偏移一dc電位。將認(rèn)識(shí)到，在不脫離本發(fā)明的精神和范圍的情況下，可以對(duì)此進(jìn)行修改，例如，v1和v2可以是正弦波形或三角波形，v1可以具有與v2不同的幅度，和/或v1或v2中的一個(gè)或另一個(gè)可以彼此偏移一dc電位。

本發(fā)明的特別有利的實(shí)現(xiàn)可以是將晶體管54設(shè)計(jì)為具有低泄漏(截止)電流。低泄漏晶體管架構(gòu)的示例實(shí)現(xiàn)是輕摻雜漏極(ldd)設(shè)計(jì)。ldd是公知的技術(shù)，由此可以降低晶體管的泄漏(截止)特性和/或柵極至源極的寄生電容，盡管在器件遷移率/切換速度方面有一定的代價(jià)。在本發(fā)明的該實(shí)施例的情況下，ldd的優(yōu)點(diǎn)可以對(duì)電路的操作非常有益，特別是對(duì)于限定非致動(dòng)狀態(tài)。通過(guò)最小化通過(guò)晶體管54的dc泄漏電流以及晶體管54的源極和柵極之間的電容二者，與和陣列元件電路84的其余部分的寄生相互作用相比，元件電極38更多地受到參考電極28的控制(如所期望的)。類似地，由于晶體管52還用作開關(guān)設(shè)備，所以將該晶體管實(shí)現(xiàn)為輕摻雜漏極器件也會(huì)是有利的，從而利用低泄漏特性，使得編程到晶體管54的柵極上的電壓在晶體管52截止之后被良好地維持，因?yàn)橥ㄟ^(guò)晶體管52的泄漏被最小化。

根據(jù)本發(fā)明的第二實(shí)施例的am-ewod設(shè)備如同第一實(shí)施例，除了施加到actuate的尋址信號(hào)v1不再是全局信號(hào)，而是對(duì)陣列的每一行是獨(dú)立的。

根據(jù)該實(shí)施例的設(shè)備的操作與前述相同，除了信號(hào)v1的時(shí)序是逐行確定的。在下面的描述中，符號(hào)v1<n>用于描述針對(duì)陣列的第n行施加到actuate的尋址信號(hào)。

圖11示出了該實(shí)施例的示例時(shí)序信號(hào)。這些如同第一實(shí)施例，除了針對(duì)陣列的每一行(例如，v1<1>、v1<2>)不同地驅(qū)動(dòng)尋址線actuate。根據(jù)該實(shí)施例，將actuate的電壓切換至與v2相同的要求僅對(duì)被尋址的特定行的v1信號(hào)是必需的。這與第一實(shí)施例相比的優(yōu)點(diǎn)在于(當(dāng)v1被切換至與v2相同的電位時(shí)發(fā)生的)電潤(rùn)濕致動(dòng)下的中斷被最小化，因?yàn)樵谠撎囟〞r(shí)間在未被尋址的陣列的行上致動(dòng)未被中斷。

根據(jù)本發(fā)明的第三實(shí)施例的am-ewod設(shè)備在具有如圖12所示的陣列元件電路84的備選設(shè)計(jì)的情況下如同第一或第二實(shí)施例。陣列元件電路84包含附加晶體管90，其源極連接到元件電極38，其漏極連接到actuated，且其柵極連接到輸入線pre。輸入線pre可以對(duì)陣列內(nèi)的所有元件是共同的，或者對(duì)陣列的同一行中的所有元件是共同的，或者對(duì)陣列的同一列中的所有元素是共同的。

在將元件電極38編程為致動(dòng)狀態(tài)或非致動(dòng)狀態(tài)之前，附加晶體管90的功能是便于元件電極38的預(yù)充電。可以通過(guò)在短時(shí)間內(nèi)將輸入pre取為高來(lái)實(shí)現(xiàn)預(yù)充電。晶體管90實(shí)際上被連接為二極管，并且將pre取為高電壓電平將使二極管正向偏置，使得元件電極38被預(yù)充電到輸入actuate的電壓電平。為了預(yù)充電，使得沒有dc偏移電壓被編程在元件電極38和參考電極28之間，如前所述，在預(yù)充電時(shí)，信號(hào)actuate應(yīng)當(dāng)處于與v2相同的電位。

該實(shí)施例與第一實(shí)施例相比的優(yōu)點(diǎn)在于：(恰在元件電極38被切換到高阻抗?fàn)顟B(tài)之前的時(shí)間設(shè)置的)情況2中的元件電極38的dc電位可以獨(dú)立于陣列元件電路84內(nèi)的dram存儲(chǔ)器的操作而被限定，因?yàn)轭A(yù)充電操作不取決于時(shí)序。因此，在第二實(shí)施例的情況下，在陣列元件被編程時(shí)，actuate處的信號(hào)是高電平還是低電平都無(wú)關(guān)緊要。如果元件電極38處的電容小，則這種預(yù)充電方式會(huì)是有效的，將如同通常在陣列元件附近沒有液滴時(shí)的情況。由于預(yù)充電可以獨(dú)立于將數(shù)據(jù)編程到陣列而被實(shí)現(xiàn)，所以可以更頻繁地執(zhí)行預(yù)充電操作。因此，當(dāng)晶體管90和54截止時(shí)，電路不太容易受到元件電極38的電荷的寄生泄漏的影響。

有利地，這還可以促進(jìn)用于actuate的時(shí)序信號(hào)的更大的靈活性，如果actuate對(duì)于陣列的同一行內(nèi)的每個(gè)元件是共同的，則這會(huì)是特別有利的。

該實(shí)施例的另外優(yōu)點(diǎn)是通過(guò)電路中的僅一個(gè)附加晶體管來(lái)實(shí)現(xiàn)預(yù)充電功能的執(zhí)行。另外的優(yōu)點(diǎn)是可以逐條線地實(shí)現(xiàn)預(yù)充電操作。

已經(jīng)針對(duì)連接到晶體管90的漏極的輸入信號(hào)是輸入線actuate的情況描述了第三實(shí)施例。該實(shí)現(xiàn)是有利的，因?yàn)椴恍枰獑为?dú)的尋址線，并且陣列元件電路84的尺寸可以較小。然而，將認(rèn)識(shí)到，第三實(shí)施例的構(gòu)思可以同樣地利用施加到晶體管90的漏極的不同信號(hào)來(lái)實(shí)現(xiàn)。這可以可選地是輸入信號(hào)pre或另一個(gè)獨(dú)立的輸入信號(hào)。

本發(fā)明的第四實(shí)施例在具有如圖13所示的備選陣列元件電路84的情況下如同第一實(shí)施例。陣列元件電路84如同第一實(shí)施例，除了它還包含連接在元件電極38和dc電源vdd之間的附加電容器108。電容器108的目的是確保即使在可能存在通過(guò)晶體管54的顯著泄漏電流的情況下，編程到元件電極38上的dc電壓電平也得到良好維持。通過(guò)晶體管54的電荷泄漏可能對(duì)電路操作是有害的，因?yàn)樗梢詫?dǎo)致元件電極38的dc電位的變化。這進(jìn)而可以導(dǎo)致在元件電極38和參考電極28之間產(chǎn)生dc電位，由于先前解釋的原因這是不期望的。電路中附加電容器108的存在有助于通過(guò)在該節(jié)點(diǎn)處存儲(chǔ)預(yù)充電的電位來(lái)在元件電極38被切換到高阻抗?fàn)顟B(tài)時(shí)維持元件電極38的dc電位。

根據(jù)本發(fā)明的第五實(shí)施例的am-ewod設(shè)備在具有如圖14所示的陣列元件電路84的備選設(shè)計(jì)的情況下如同前述實(shí)施例中的任何一個(gè)。陣列元件電路84如同第一實(shí)施例，但還包含連接在晶體管54的柵極和輸入actuate之間的附加電容器94。電容器94的目的是提供在晶體管54的柵極處編程的電壓的提升。陣列元件電路84的操作與前述類似，且如下所述：

·在將數(shù)據(jù)編程到陣列元件期間，v1和v2二者都必須被取為低電平

·將數(shù)據(jù)編程到陣列元件中的dram存儲(chǔ)器。首先將要編程的輸入信號(hào)預(yù)先編程到線data上。然后將enable取為高，并將data上的信號(hào)編程到晶體管54的柵極且存儲(chǔ)在電容器56上。然后使晶體管52截止

·在“0”被編程的情況下，晶體管54截止，元件電極38被切換到高阻抗?fàn)顟B(tài)

·在“1”被編程的情況下，晶體管54導(dǎo)通，輸入信號(hào)v1連接通過(guò)到元件電極38。當(dāng)信號(hào)v1變?yōu)楦邥r(shí)，actuate和晶體管54的柵極之間的電容耦合導(dǎo)致晶體管54的柵極處的電壓信號(hào)通過(guò)在電容器94兩端注入電荷而得以提升。

在電路和升壓操作中包含電容器94的效果和優(yōu)點(diǎn)在于為了對(duì)“1”狀態(tài)進(jìn)行編程，不再需要將晶體管54的柵極處的電壓編程為高于actuate的高電平電壓信號(hào)的閾值電壓(即，為0.5xvew+vth)，這是因?yàn)樯龎翰僮鲗⒕w管54的柵極的電位提升了附加量，其可以被布置(例如，通過(guò)仔細(xì)設(shè)計(jì)電容器94的尺寸)為大約vth。這足以確保當(dāng)v1被取為+0.5xvew時(shí)晶體管54保持導(dǎo)通。取決于電路電容的尺寸，即使在最初編程到晶體管54的柵極的電壓為0.5xvew或更小的情況下，由于升壓效應(yīng)，這也可能是真的。

通過(guò)電容器94的值的仔細(xì)設(shè)計(jì)選擇，編程到晶體管柵極的用于編程“1”狀態(tài)的電壓可以小于0.5xvew，例如為0.5xvew-vth或甚至更小。這樣的布置可以是有利的，因?yàn)閑nable脈沖的幅度現(xiàn)在僅需要是vew(而不是如通常編程vew所需要的vew+vth)。這是有利的，因?yàn)樗鼫p小了用于驅(qū)動(dòng)enable和data線的電壓信號(hào)的幅度。這樣的減小可以有利于減小功耗并且還有利于減小集成到薄膜電路中并用于驅(qū)動(dòng)enable和data線的電平移位器和緩沖器的物理尺寸。減小物理尺寸可以減小設(shè)備的整體邊框尺寸以及提高制造產(chǎn)量。

該實(shí)施例的潛在缺點(diǎn)在于：在將“0”(例如，-0.5xvew的電位)編程到晶體管54的柵極以不致動(dòng)元件電極38的情況下，也發(fā)生升壓效應(yīng)，這次是有害的。當(dāng)actuate被取為高時(shí)，在晶體管54的柵極處的電壓以與前述相同的方式升壓，以達(dá)到大約-0.5xvew+vth的電位。這具有輕微導(dǎo)通晶體管54的效果，結(jié)果是元件電極38處的電壓輕微增加。因?yàn)殡S著元件電極38的電位上升，晶體管54的柵極至源極電壓相應(yīng)地減小并且該晶體管開始再次截止，所以元件電極38的電位的增加可以僅是小的并且是自限制的。在這種情況下的整體效果是在元件電極38未被致動(dòng)的情況下元件電極38和參考電極28之間的電位可以是vth量級(jí)的小dc電壓，而不是零伏。由于vth相對(duì)于電潤(rùn)濕電壓是小的，因此這個(gè)缺點(diǎn)對(duì)于損害設(shè)備操縱陣列上的液滴4的能力通常不是那么重要。

本發(fā)明的第六實(shí)施例在具有如圖15所示的陣列元件電路的備選設(shè)計(jì)的情況下如同第五實(shí)施例。電容器94被有源電容器110替代，有源電容器110是其電容為其端子之間的電壓的函數(shù)的器件(即，電容器110具有依賴于電壓的電容)。電容器94可以例如利用作為正極端子的導(dǎo)電柵極并且使用用于負(fù)極端子的n型半導(dǎo)體材料而形成。正極端子和負(fù)極端子之間的電壓可以表示為v+-。示出了該器件的示例性電容對(duì)電壓特性的曲線圖在圖16中示出。當(dāng)v+-為負(fù)時(shí)，半導(dǎo)體處于耗盡中并且?guī)缀醪话苿?dòng)電荷。因此，電容器的電容較小。當(dāng)v+-為正時(shí)，半導(dǎo)體材料處于累積中并且包含許多移動(dòng)電荷。因此，電容器的電容較大。

電容器94被連接為負(fù)極端子連接到晶體管54的柵極且正極端子連接到信號(hào)actuate。電容器94可以例如利用作為正極端子的導(dǎo)電柵極并且使用用于負(fù)極端子的n型半導(dǎo)體材料而形成。

電路的操作如針對(duì)第五實(shí)施例所述，但是通過(guò)使用有源電容器110作為升壓電容器，電路被布置成使得當(dāng)期望時(shí)晶體管54的柵極處的電位被升壓并且當(dāng)不期望時(shí)其不被升壓。首先考慮晶體管54的柵極處的電壓被編程為～+0.5xvew(即，“1”被編程)的情況。在這種情況下，當(dāng)v1為低時(shí)，v+-大約為+vew，并且當(dāng)輸入actuate處的電壓信號(hào)v1轉(zhuǎn)變?yōu)楦邥r(shí)，對(duì)于大多數(shù)轉(zhuǎn)變，電壓v+-保持超過(guò)vth。因此，如針對(duì)第五實(shí)施例所述并且如所期望的，電容器110的電容為高并且發(fā)生升壓效應(yīng)，從而提升晶體管54的柵極處的電壓。接下來(lái)考慮晶體管54的柵極被編程為-vew(“0”被編程)的情況。在這種情況下，當(dāng)致動(dòng)為低時(shí)，v+-大約為0伏，并且隨著actuate處的電壓信號(hào)v1轉(zhuǎn)變?yōu)楦?，v+-變?yōu)樨?fù)。在這種情況下，v+-是負(fù)電壓，并且電容器110的電容保持為低。因此，該實(shí)施例具有第五實(shí)施例的優(yōu)點(diǎn)，附加優(yōu)點(diǎn)是不發(fā)生不想要的升壓(在“0”被編程的情況下)。

本發(fā)明的第七實(shí)施例在具有如圖17所示的陣列元件電路84的備選設(shè)計(jì)的情況下是第五實(shí)施例的變型。在該布置中，電容器94連接在晶體管54的柵極和晶體管54的源極之間。電容器94的目的是以與針對(duì)第五實(shí)施例所述相似的方式提供編程到晶體管54的柵極上的電壓信號(hào)的提升。

陣列元件電路84的操作如下所述：

·在將數(shù)據(jù)編程到陣列元件期間，v1和v2二者都必須取為低電平

·將數(shù)據(jù)編程到陣列元件中的dram存儲(chǔ)器。將要編程的輸入信號(hào)預(yù)先編程到線data上。然后將enable取為高，并將data上的電壓編程到晶體管54的柵極且存儲(chǔ)在電容器56上。然后使晶體管52截止

·在“0”被編程的情況下，晶體管54截止，元件電極38被切換到高阻抗?fàn)顟B(tài)

·在“1”被編程的情況下，晶體管54導(dǎo)通，驅(qū)動(dòng)actuate的輸入信號(hào)v1連接通過(guò)到元件電極38。當(dāng)信號(hào)v1變?yōu)楦邥r(shí)，晶體管54開始導(dǎo)通，元件電極38處的電位開始上升。結(jié)果，元件電極38和晶體管54的柵極之間的電容耦合致使晶體管54的柵極處的電壓信號(hào)通過(guò)在電容器94兩端注入電荷而得以提升。

在電路內(nèi)包含電容器94以實(shí)現(xiàn)升壓操作的效果以及優(yōu)點(diǎn)如同第五實(shí)施例，即，不再需要將晶體管54的柵極處的電壓編程為高于v1的高電平電壓信號(hào)的閾值電壓，原因與如前所述相同。針對(duì)第五實(shí)施例描述的其他優(yōu)點(diǎn)(減小data和enable上的驅(qū)動(dòng)信號(hào)的幅度)也適用于本實(shí)施例。

與第五實(shí)施例相比，第七實(shí)施例的附加優(yōu)點(diǎn)在于它組合了第五實(shí)施例的優(yōu)點(diǎn)和第四實(shí)施例的優(yōu)點(diǎn)，即，在元件電極38處添加了附加電容。在將“0”編程到陣列元件并且晶體管54截止使得元件電極38處于高阻抗?fàn)顟B(tài)的情況下，該附加電容有益于幫助維持元件電極38電位的dc電平，如前所述。

與第五實(shí)施例相比，第七實(shí)施例的另外的附加優(yōu)點(diǎn)在于通過(guò)在元件電極38和晶體管54的柵極之間連接升壓電容器94，減小了在actuate輸入端子處呈現(xiàn)的負(fù)載總電容。在將“0”最大程度地編程到陣列中的元件的情況下，負(fù)載電容的這種減小是特別可觀的，通常在設(shè)備操作中是這種情況。

由于若干原因，actuate輸入電容的這種減少是有利的；首先，它減小了與施加到actuate的ac電壓信號(hào)相關(guān)聯(lián)的功耗；其次，它增大了可以驅(qū)動(dòng)信號(hào)actuate的最大頻率，從而增大了與設(shè)備的操作相關(guān)聯(lián)的最大電潤(rùn)濕ac頻率；再次，在施加到actuate信號(hào)的電壓信號(hào)v1被布置為對(duì)于陣列的每一行分別驅(qū)動(dòng)的情況下(如本發(fā)明的第二實(shí)施例所述)，還減小了緩沖actuate信號(hào)所需的薄膜電子器件電路的物理尺寸和功耗。

第七實(shí)施例的潛在缺點(diǎn)在于：在將“0”(例如，-0.5xvew的電位)編程到晶體管54的柵極以便將元件電極38設(shè)置在非致動(dòng)狀態(tài)中的情況下，也發(fā)生升壓效應(yīng)，這次是有害的。在這種情況下，不想要的ac耦合與施加到參考電極28的信號(hào)v2的上升沿相關(guān)聯(lián)，該參考電極28跨越液滴4(在存在的地方)耦合到元件電極38。這進(jìn)而導(dǎo)致電容器94兩端的擾動(dòng)與晶體管54的柵極的進(jìn)一步耦合，其中它引起不想要的升壓信號(hào)。然而，這個(gè)缺點(diǎn)可能只在液滴4存在于元件電極38處的情況下是重要的。這是因?yàn)樵跊]有液滴4存在的情況下，沒有與負(fù)載電路40相關(guān)聯(lián)的實(shí)質(zhì)電容。因此，v2與元件電極38的耦合可以不是很重要的。

本發(fā)明的第八實(shí)施例在具有如圖18所示的陣列元件電路84的備選設(shè)計(jì)的情況下如同第七實(shí)施例。電容器94被有源電容器110代替，該有源電容器具有如前所述的構(gòu)造。第八實(shí)施例的操作如同第七實(shí)施例，除了有源電容器110現(xiàn)在僅選擇性地并根據(jù)其上的電壓的符號(hào)來(lái)提升晶體管54的柵極處的電壓。該有源電容器被布置為使得當(dāng)將“1”編程到陣列元件電路84時(shí)，有源電容器110兩端的電壓的符號(hào)和幅度導(dǎo)致其保持顯著的電容，使得晶體管54的柵極處的電壓被提升。這具有相同的效果，并且實(shí)現(xiàn)了與先前針對(duì)第七實(shí)施例所描述的相同的優(yōu)點(diǎn)。相反，當(dāng)將“0”編程到陣列元件時(shí)，有源電容器110兩端的電壓的符號(hào)和大小使得其電容只有很小。在這種情況下，施加到晶體管54的柵極處的電壓(由元件電極38的電位的任何變化所引起的)的任何升壓被最小化。因此，與第七實(shí)施例相比，第八實(shí)施例有利地避免了第七實(shí)施例的指定缺點(diǎn)，具體地說(shuō)，當(dāng)“0”被編程并且晶體管54處于高阻抗?fàn)顟B(tài)時(shí)，對(duì)晶體管54的柵極處的電位的不想要的升壓不再發(fā)生(或非常小)。

本發(fā)明的第九實(shí)施例如同第一實(shí)施例，除了具有如圖19所示的備選陣列元件電路84。在該實(shí)施例中，包括晶體管52和電容器56的dram存儲(chǔ)器元件被sram存儲(chǔ)器元件替代，sram存儲(chǔ)器元件可以具有標(biāo)準(zhǔn)構(gòu)造，例如us8173000中所述。

第九實(shí)施例的操作與前面描述的類似，晶體管54的柵極可以被編程為+0.5xvew以將陣列元件設(shè)置為致動(dòng)狀態(tài)，或者被編程為-0.5xvew以將陣列元件設(shè)置為非致動(dòng)狀態(tài)。以與先前針對(duì)具有dram存儲(chǔ)器元件的先前實(shí)施例描述的類似的方式將數(shù)據(jù)編程并存儲(chǔ)在sram存儲(chǔ)器元件中。第九實(shí)施例的優(yōu)點(diǎn)在于通過(guò)使用sram存儲(chǔ)器元件96，不需要定期地刷新編程到sram元件的數(shù)據(jù)。這可以降低設(shè)備的總體功耗。

本發(fā)明的第十實(shí)施例如同第一實(shí)施例，除了具有如圖20所示的備選陣列元件電路84。除了去除電容器56之外，陣列元件電路84如同第一實(shí)施例。第十實(shí)施例的陣列元件電路84被簡(jiǎn)化為它不包含存儲(chǔ)器元件或具有任何存儲(chǔ)能力?？刹僮鞯?，晶體管52用作尋址設(shè)備，使得當(dāng)enable信號(hào)被取為高使得晶體管52導(dǎo)通時(shí)，輸入線data處的電壓連接通過(guò)到晶體管54的柵極。因此，在該實(shí)施例中，唯一的驅(qū)動(dòng)信號(hào)只能以每列為基礎(chǔ)被施加到陣列中的元件，即，陣列中的所有行必須以相同的方式在任何一個(gè)時(shí)間被驅(qū)動(dòng)。然后，陣列元件電路84的其余部分如前所述地起作用。第十一實(shí)施例的優(yōu)點(diǎn)在于通過(guò)從電路中去除電容器56和尋址線vdd二者，陣列元件電路84的物理布局變得小得多，僅具有兩個(gè)晶體管和三條尋址線。這進(jìn)而可以促進(jìn)具有較小陣列元件的設(shè)備實(shí)現(xiàn)為具有如前所述的所有優(yōu)點(diǎn)。

根據(jù)本發(fā)明的第十一實(shí)施例，該設(shè)備還可以包含集成到每個(gè)陣列元件中的傳感器功能。陣列元件電路84的總體布置如圖21所示。致動(dòng)電路46連接到元件電極38，并且可以具有如先前實(shí)施例中的任一個(gè)實(shí)施例所述的設(shè)計(jì)，例如具有輸入data、enable和actuate。陣列元件電路84還包含用于感測(cè)元件電極38的性質(zhì)的傳感器電路48，通常是在元件電極38處呈現(xiàn)的電阻抗。傳感器電路48可以包含一個(gè)或多個(gè)輸入，例如rw，并具有一個(gè)或多個(gè)輸出，例如out，如圖21所示。圖22示出了根據(jù)本實(shí)施例的薄膜電子器件74的示例布置。與第一實(shí)施例相比，薄膜電子器件還可以附加地包含傳感器行尋址電路88和列檢測(cè)電路86，所述行尋址電路88用于向陣列元件電路84的傳感器電路輸入端(例如，rw)提供控制信號(hào)，所述列檢測(cè)電路86用于處理和讀出來(lái)自陣列元件電路84的傳感器電路部分的輸出信號(hào)。傳感器電路48和適當(dāng)讀出電路的示例構(gòu)造的詳細(xì)描述包含在美國(guó)申請(qǐng)2012/0007608中，其可以被認(rèn)為通過(guò)引用并入本發(fā)明中。

例如，傳感器可以被配置為感測(cè)電容(阻抗)，并且因此執(zhí)行檢測(cè)電極陣列42中每個(gè)陣列元件位置處的液滴4的存在和尺寸的操作。

圖23中詳細(xì)示出了根據(jù)本發(fā)明的第十一實(shí)施例的示例陣列元件電路84。陣列元件電路84將第一實(shí)施例的布置與us8653832中描述的傳感器電路組合。

根據(jù)本實(shí)施例的陣列元件電路如下連接。晶體管52的漏極連接到輸入data，該輸入data可以對(duì)陣列的同一列中的所有元件是共同的。晶體管52的柵極連接到輸入enable，該輸入enable可以對(duì)陣列的同一行中的所有元件是共同的。晶體管52的源極連接到晶體管54的柵極。電容器56連接在晶體管54的柵極和dc電壓源vdd之間。晶體管54的漏極連接到輸入信號(hào)actuate，該輸入信號(hào)actuate可以對(duì)陣列中的所有元件是共同的。晶體管98連接在晶體管54的源極和元件電極38之間。晶體管98的柵極連接到輸入sen，該輸入sen可以對(duì)陣列的同一行中的所有元件是共同的。電容器106連接在元件電極38和輸入信號(hào)rws之間，該信號(hào)rws可以對(duì)陣列的同一行中的所有元件是共同的。電容器104連接在元件電極38和晶體管102的柵極之間。晶體管102的漏極連接到dc電壓源vdd。晶體管102的源極連接到輸出out，該輸出out可以對(duì)陣列的同一列中的所有元件是共同的。晶體管100連接在晶體管102的柵極和電壓源vrst之間，該電壓源vrst可以對(duì)陣列中的所有元件是共同的。晶體管100的柵極連接到輸入信號(hào)rst，該輸入信號(hào)rst可以對(duì)陣列的同一行中的所有元件是共同的。致動(dòng)器電路包括晶體管52、晶體管54和電容器56以及輸入data、enable和actuate。傳感器電路包括電容器106、電容器104、晶體管100、晶體管102和端子連接rws、rst、vrst和col。晶體管98、元件電極38、電極負(fù)載40和參考電極28形成致動(dòng)器電路和傳感器電路二者的一部分。

根據(jù)本實(shí)施例的陣列元件電路的操作組合了本發(fā)明的第一實(shí)施例的操作的描述和us8653832對(duì)傳感器電路的描述。

致動(dòng)器電路的操作如下所述。在致動(dòng)器電路的操作期間，輸入sen被取為電壓高電平，因此晶體管98導(dǎo)通。元件電極38因此連接到晶體管54的源極。然后，致動(dòng)器電路如前所述起作用，ac電壓信號(hào)被施加到actuate和v2并且晶體管54被編程為使元件電極38致動(dòng)，否則晶體管54被編程為高阻抗?fàn)顟B(tài)以使元件電極38解致動(dòng)。

傳感器電路的操作如下所述。輸入sen被取為電壓低電平，并且致動(dòng)電路(晶體管52和54、電容器56以及輸入信號(hào)data、enable和actuate)實(shí)際上與電路的其余部分?jǐn)嚅_連接。阻抗被如下感測(cè)：

·v2在感測(cè)操作的時(shí)段內(nèi)被保持在靜態(tài)

·輸入信號(hào)rst被短暫地取為高。結(jié)果，晶體管100導(dǎo)通，并且晶體管102的柵極處的電位被充電/放電到輸入電源vrst的電位

·輸入信號(hào)rws被取為高。結(jié)果，元件電極38處的電位受到擾動(dòng)。電容器106形成電位分壓器的一部分。主要由電容器106的電容與負(fù)載電路40的有效電容之比確定元件電極38的電位受到擾動(dòng)的程度，如在us8653832中完全描述的

·由于通過(guò)電容器104的電容耦合，在元件電極38處的電位的擾動(dòng)也導(dǎo)致晶體管102的柵極處的電位的擾動(dòng)。因此，晶體管102的柵極處的電位被擾動(dòng)了依賴于在元件電極38處呈現(xiàn)的電負(fù)載電路40的量

·晶體管102的柵極處的擾動(dòng)導(dǎo)致晶體管102在一定程度上導(dǎo)通。晶體管102可以被偏置，以便用作源極跟隨器的輸入設(shè)備，其中負(fù)載設(shè)備例如形成為列檢測(cè)電路86的一部分。因此，電流被布置為流過(guò)晶體管102，并且該電流可以由列檢測(cè)電路86測(cè)量。

第十一實(shí)施例的優(yōu)點(diǎn)在于將附加傳感器功能并入到am-ewod設(shè)備中。傳感器可以執(zhí)行各種功能，例如測(cè)量陣列上液滴的位置、尺寸和性質(zhì)，如us8653832中完全所述。

盡管在前述實(shí)施例中，已經(jīng)在使用薄膜電子器件74以薄膜晶體管(tft)技術(shù)實(shí)現(xiàn)陣列元件電路和驅(qū)動(dòng)器系統(tǒng)的am-ewod設(shè)備方面描述了本發(fā)明，但是本發(fā)明可以同樣地使用其他標(biāo)準(zhǔn)電子制造工藝(例如，互補(bǔ)金屬氧化物半導(dǎo)體(cmos)、雙極結(jié)型晶體管(bjt)等)來(lái)實(shí)現(xiàn)。

雖然已經(jīng)關(guān)于特定實(shí)施例示出并描述了本發(fā)明，但在閱讀和理解本說(shuō)明書和附圖后本領(lǐng)域技術(shù)人員可以想到等同替換和修改。具體地，關(guān)于由以上描述的元件(組件、裝配件、設(shè)備、組成等)執(zhí)行的各種功能，除非另外指示，否則用于描述這些元件的術(shù)語(yǔ)(包括對(duì)“裝置”的引用)意在與執(zhí)行所描述的元件的指定功能的任何元件相對(duì)應(yīng)(即，功能上等同)，即使結(jié)構(gòu)上與執(zhí)行本文中本發(fā)明的一個(gè)或多個(gè)示例性實(shí)施例的功能的所公開結(jié)構(gòu)不等同。另外，雖然上文可能已經(jīng)僅針對(duì)若干實(shí)施例中的一個(gè)或多個(gè)實(shí)施例描述了本發(fā)明的具體特征，但是這種特征可以與其他實(shí)施例中的一個(gè)或多個(gè)其他特征相組合，這對(duì)于任何給定或具體應(yīng)用而言可以是期望的和有利的。

可選地，設(shè)備也可以被布置成使得本發(fā)明的實(shí)施例可以僅用于整個(gè)設(shè)備的一部分或子陣列。可選地，多個(gè)不同實(shí)施例中的一些或全部可以用于設(shè)備的不同行列或區(qū)域。

在第一方面的方法中，第一交變電壓和第二交變電壓可以具有彼此相同的波形形狀。例如，第一交變電壓和第二交變電壓均可以具有正弦波形、三角波形或方波形。

該方法可以包括將第一交變電壓和第二交變電壓施加為基本上彼此反相。

第一交變電壓和第二交變電壓可以具有彼此相同的峰值幅度。

第一交變電壓和第二交變電壓中的至少一個(gè)可以包括dc偏移分量。

將第二交變電壓施加到元件電極可以包括將元件電極連接到第二交變電壓的源，并且其中將元件電極保持在高阻抗?fàn)顟B(tài)包括將元件電極與第二交變電壓的源隔離。

該方法可以包括將第二交變電壓的瞬時(shí)值布置為等于將元件電極置于高阻抗?fàn)顟B(tài)時(shí)的第一交變電壓的瞬時(shí)值。

am-ewod設(shè)備可以包括以行和列的矩陣布置的多個(gè)am-ewod元件，并且其中該方法可以包括將施加到am-ewod元件的行的第二交變電壓的瞬時(shí)值布置為等于在將該行的am-ewod元件的元件電極置于高阻抗?fàn)顟B(tài)時(shí)的第一交變電壓的瞬時(shí)值。

在第二方面的電路中，第一開關(guān)可以連接在輸入節(jié)點(diǎn)和輸出節(jié)點(diǎn)之間，第一開關(guān)的控制端子連接到存儲(chǔ)器元件的輸出。

第一開關(guān)可以是第一晶體管。第一晶體管可以具有低泄漏設(shè)計(jì)，例如輕摻雜漏極(ldd)晶體管。

存儲(chǔ)器元件可以包括：

連接在第一開關(guān)的數(shù)據(jù)輸入和控制端子之間的第二開關(guān)，第二開關(guān)的控制端子連接到第一控制輸入；以及

連接在第一開關(guān)的控制端子和偏置電壓之間的第一電容器。

第二開關(guān)可以是第二晶體管。

第一晶體管和第二晶體管可以是具有彼此相同的溝道類型的晶體管。

該電路可以包括連接在第二交變電壓的源和輸出節(jié)點(diǎn)之間的第三開關(guān)，并且第三開關(guān)的控制端子可以連接到第二控制輸入。

該電路可以包括連接在輸出節(jié)點(diǎn)和偏置電壓的源之間的第二電容器。

該電路可以包括連接在第一開關(guān)的控制端子和輸入節(jié)點(diǎn)之間的第三電容器。

第三電容器可以具有依賴于電壓的電容。

備選地，存儲(chǔ)器元件可以包括靜態(tài)只讀存儲(chǔ)器(sram)。

該電路還可以包括連接在輸出節(jié)點(diǎn)和感測(cè)輸出節(jié)點(diǎn)之間的傳感器電路。

在第三方面的設(shè)備中，陣列元件電路中的至少一個(gè)可以是第二方面的陣列元件電路。

為了更全面地了解本發(fā)明的性質(zhì)和優(yōu)點(diǎn)，應(yīng)參考結(jié)合附圖進(jìn)行的隨后的詳細(xì)描述。

這樣描述了本發(fā)明，明顯的是，相同的方式可以以許多方式變化。這樣的變化不應(yīng)被認(rèn)為是偏離本發(fā)明的精神和范圍，并且對(duì)于本領(lǐng)域技術(shù)人員顯然的所有這些修改旨在被包括在以下權(quán)利要求的范圍內(nèi)。

工業(yè)實(shí)用性

所描述的實(shí)施例可以用于提供增強(qiáng)的am-ewod設(shè)備。am-ewod設(shè)備可以形成片上實(shí)驗(yàn)室系統(tǒng)的一部分。這樣的設(shè)備可以用于操縱、反應(yīng)和感測(cè)化學(xué)、生化或生理材料。應(yīng)用包括健康護(hù)理診斷測(cè)試、材料測(cè)試、化學(xué)或生化材料合成、蛋白質(zhì)組學(xué)、生命科學(xué)和法醫(yī)學(xué)研究工具。

附圖標(biāo)記列表

4液滴

6接觸角θ

16第一疏水涂層

20絕緣體層

26第二疏水涂層

28參考電極

32隔離件

34非極性流體

36頂基板

38/38a和38b陣列元件電極

40電負(fù)載

42電極陣列

46致動(dòng)電路

48傳感器電路

52晶體管

54晶體管

56電容器

72下基板

74薄膜電子器件

76行驅(qū)動(dòng)電路

78列驅(qū)動(dòng)電路

80串行接口

82連接線

83電源接口

84陣列元件電路

85參考電極驅(qū)動(dòng)電路

86列檢測(cè)電路

88傳感器行尋址

90晶體管

94電容器

96sram

98晶體管

100晶體管

102晶體管

104電容器

106電容器

108電容器

110有源電容器