專利名稱：半導體器件及其制造方法
技術領域：
本發(fā)明一般涉及一種半導體器件及其制造方法，特別涉及一種帶有雙層導電布線結構且互連的不同類型導電布線無接觸點的半導體器件，因此，有利用半導體器件的高集成化。本發(fā)明還涉及制造該半導體器件的方法，以改進其產(chǎn)額。
半導器件的高集成化必然伴隨將器件一個個連接起來的復雜導電布線。這種復雜的布線一般做成多層結構，其中，形成許多接觸點以使每層布線相互連接起來，這嚴重地影響了最終半導體器件整個結構的形貌。這種構形導致產(chǎn)額的下降，并成為阻礙進一步提高半導體器件集成化的主要障礙。
半導體器件的高集成化迫使MOSFET的溝道長度要縮短。為盡量縮短溝道長度，P型MOSFET利用摻P型雜質的多硅柵。對于N型MOSFET利用摻N型雜質多硅柵。在此情況下，為了一個把P型多硅與N型多硅連接的柵線，要制備額外的連接線。此外，因為這種連線會在具有不同雜質類型的多硅之間的邊界區(qū)域接觸，那么在設計的半導體器件時必須將用于該接觸的面積去除。
另外，只有在進行各雜質兩次注入工藝和接觸工藝之后，才能使不同類型柵線相互電連接。因此，這種已有技術的工藝過程是復雜的，由此技術所制得的半導體器件難以高集成化，因為接觸區(qū)占去了大面積。
所以，本發(fā)明的主要目的在于提供一種帶有雙層導電布線結構且沒有布線接點的半導體器件，因此，改善了器件的形貌，以及制造該器件的方法。
本發(fā)明的另一目的在于提供一種帶有雙多硅柵結構的半導體器件，其中雙層導電布線結構使P型多硅柵與N型多硅柵連接且無接點，因而對高集成化有明顯的貢獻，以及制造該器件的方法。
本發(fā)明的又一目的在于提供一種帶有雙多硅柵結構的半導體器件，其中通過選擇性的鎢或硅化物使P型多硅柵與N型多硅柵連接且無接點，因而對高集成化有明顯的貢獻，以及制造該器件的方法。
根據(jù)本發(fā)明的一種方案，提供一種在半導體器件內(nèi)形成導電布線的方法，該方法包括以下各步驟在一絕緣層上形成第一導電層；在第一導電層上形成腐蝕阻擋層；利用第一導電布線掩模選擇蝕刻腐蝕阻擋層，形成腐蝕阻擋層圖形；在所得結構上形成第二鋪墊導電層；用其布局與所說的腐蝕阻擋圖形重疊的第二導電布線掩模形成光敏膜圖；用第二導電布線掩模刻蝕第二導電層，形成第二導電布線；用光敏膜圖形與腐蝕阻擋層圖形的結合作掩?？涛g第一導電層，形成第一導電布線；以及去掉光刻膜圖形，獲得一雙層導電布線結構，其中的第二導電布線疊置在第一導電布線的一部分之上。
根據(jù)本發(fā)明的另一方案，提供制造一種具有雙多硅柵結構的半導體器件的方法，該法包括以下各步驟在半導體基片內(nèi)形成P阱和N阱并在包括P阱和N阱邊界的預定區(qū)域上形成元件隔離膜；依次形成柵氧化膜、第一導電層和腐蝕阻擋層；利用由兩個分離區(qū)域構成的柵極掩膜刻蝕腐蝕阻擋層，形成包括兩個分離區(qū)域的腐蝕阻擋層圖形；淀積一鋪墊第二導電層并使用第二導電布線掩模對其蝕刻，形成第二導電布線層圖形，所說的第二導電布線掩模的放置是使它與腐蝕阻擋層圖形的兩個分離區(qū)域都重疊；用第二導電布線掩模和腐蝕阻擋層的結合作掩?？涛g第一導電布線層，形成第一導電布線層圖形；用P型離子注入掩模將P型雜質注入到N阱和第一導電層圖形的一部分，形成P型源/漏極及P型柵極，所說的P型離子注入掩模的放置是掩蔽包括第一導電層圖形另一部分的P阱區(qū)域；以及用N型離子注入掩模將N型雜質注入到P阱和第一導電層圖形的另一部分內(nèi)，以形成N型源/漏極及N型柵極，所說的N型離子注入掩模的放置是掩蔽包括第一導電層圖形前一部分的N阱區(qū)域。
根據(jù)本發(fā)明的再一個方案，提供一種半導體器件，該器件包括在半導體基片內(nèi)的一P阱及一相鄰的N阱；在包括P阱和N阱之間的邊界的預定區(qū)域上所形成的元件隔離膜；在P阱和N阱上所形成的柵氧化層；一從P阱的一部分通過元件隔離膜伸展到N阱的一部分的雙多硅柵結構，所說的雙多硅柵由各自位于P阱區(qū)和N阱區(qū)上的P型柵極及N型柵極構成，以及在雙多硅柵結構上所形成的用于P型柵極和N型柵極互連的導電層。
參照附圖通過對本發(fā)明優(yōu)選實施例的詳細說明會更加明了本發(fā)明的上述目的和其它優(yōu)點。


圖1是表示根據(jù)本發(fā)明第一實施例的雙層導電布線結構的掩模排列的布局圖；圖2～4是表示根據(jù)本發(fā)明的第一實施例形成雙層導電層結構的方法的示意剖面圖；圖5是表示根據(jù)本發(fā)明的第二實施例用于具有雙多硅柵結構的半導體器件的掩模排列的布局圖；圖6～9是表示根據(jù)本發(fā)明第二實施例制作具有雙多硅柵結構的半導體器件的方法的示意剖面圖，其中的P型多硅柵與N型多硅柵是無接點的電連接的。
圖10是表示根據(jù)本發(fā)明第三實施例用于具有雙多硅柵結構的半導體器件的掩模排列的布局圖；圖11～15是表示根據(jù)本發(fā)明第三實施例，制作具有雙多硅柵結構的半導體器件的方法的意示剖面圖，其中的P型多硅柵與N型多硅柵是無接點的電連接的。
參照附圖會更好地了解本發(fā)明的優(yōu)選實施例應用，其中相同的標號分別用于相同或相應的部件。
參照圖1，圖中是根據(jù)本發(fā)明第一實施例的導電布線掩模的布局圖。如布局圖所示，第一導電布線掩模7與第二導電布線掩模8的排列是使它們相互部分重疊。
現(xiàn)在參照圖2～4，以取自沿圖1I—I線的剖面圖來解說形成導電布線的優(yōu)選工藝步驟。
如圖2所示，本發(fā)明第一實施例從在一絕緣體1，如層間絕緣膜或平面化層上形成的將成為下層導電布線的第一導電層2開始。然后，在第一導電層2上形成腐蝕阻擋層3，接著用圖1的第一導電布線掩模7，在腐蝕阻擋層3的預定區(qū)域上形成第一光敏膜圖形4。腐蝕阻擋層是由一種對于后面步驟形成的第二導電布線顯示出大的腐蝕選擇比的材料，如氧化物制成。
現(xiàn)在參照圖3，采用第一光敏膜圖形4作腐蝕掩膜選擇刻蝕腐蝕阻擋層3，形成腐蝕阻擋層圖形3′，去掉第一光敏膜圖形4后，淀積一鋪墊的第二導電層5，接著用圖1的第二導電布線掩膜8，在第二導電層5上形成第二光敏膜圖形6。該第二光敏膜圖形6與腐蝕阻擋層圖3′重疊，這是由于第二導電布線掩膜8與第一導電布線掩模7的重疊之故，如圖1所示。在物質上第一導電層2不同于第二導電層5。例如，倘如第一導電層2由硅制成，則第二導電層5可由硅化物或鎢形成。此外，第一導電層2可由鋁制成，而第二導電層5可由鎢或TiN制成。
圖4是經(jīng)兩次蝕刻步驟后的形成在某些部分為雙層結構而在其余部分為單層結構的復合導電布線的剖面圖。在第一蝕刻步驟中，用第二光敏膜6作為掩膜去掉第二導電層5，形成第二導電布線5′。第二腐蝕步驟是按下述方式進行的，用第二光敏膜圖形6和腐蝕阻擋層圖形3′同時作為掩模，去掉所說的第一導電層2的裸露區(qū)域，形成第一導電布圖形2′。其結果，形成由第一導電布線2′和第二導電布線5′構成的雙層結構以及單獨由第一導電布線2′構成單層結構。單層結構可用來作普通的導電布線，如電阻較高的布線或作為耐銹蝕性和/或耐擦傷性不良的導電區(qū)域，而雙層結構可以用來作為耐銹蝕性和/或電學性能優(yōu)良的導電區(qū)域。
參照圖5，它是根據(jù)本發(fā)明第二實施例的在半導體器件上形成雙多硅柵結構的布線掩模的布局圖，其中的P型多硅柵與N型多硅柵是電連接的。在此布局圖中，有源掩模A是有規(guī)則地分隔開的。對于雙多硅柵結構，P型離子注入掩模C設置成與N型離子注入掩模D分隔開，其中，P型離子注入掩模C導致一個有源掩模C的形成，N型離子注入掩模D導致另一個相鄰的有源掩模的形成。在P型離子注入掩模C和N型離子掩模D之間是一第二導電布線掩模F。柵電極掩模E從一個第二導電布線掩模F穿過每個離子注入掩模到另一掩模，復蓋第二導電布線掩模F。
圖6～9是說明制作具有P型和N型雙多硅柵結構的半導體器件的優(yōu)選工藝步驟的取自圖5的II—II線的剖面圖。
現(xiàn)在參照圖6，首先，在半導體基片11內(nèi)形成N阱50和P阱60，在以N阱50和P阱60之間邊界為中心的預定的元件隔離區(qū)上通過氧化技術用圖5的有源掩模形成元件隔離膜12。此后，在半導體基片的裸露區(qū)域上形成一柵氧化膜13，接著，在所得結構上形成鋪墊的第一導電層14，然后在導電層14上形成鋪墊的腐蝕阻擋層15。第一導電層14最好用多晶硅或非晶硅制作，而腐蝕阻擋層15最好用一種氧化物制成。在該腐蝕阻擋層15上涂敷厚的光敏膜，采用圖5的柵極掩模進行曝光，然后進行顯影，形成第一光敏膜圖形6。
參照圖7，利用第一光敏膜圖形16作腐蝕掩模，選擇蝕刻腐蝕阻擋層15，形成腐蝕阻擋圖形15′，每個距阱間邊界連線有一段距離，在去掉第一光敏膜圖形16后淀積一鋪墊的第二導電層17。在第二導電層17上涂敷一厚的第二光敏膜后，在圖5的第二導電布線掩膜F掩蔽下曝光，顯影，形成第二光敏膜圖形18。第二光敏膜圖形18與兩個腐蝕阻擋層圖形15′重疊，這是由于第二導電布線掩膜F與第一導電布線掩膜E重疊之故，如圖5所示。
圖8是經(jīng)過兩次腐蝕步驟之后，形成在某些部分為雙層結構，在其余部分為單層結構的復合導電布線的剖面圖。在第一腐蝕步驟中，用第二光敏膜18作為掩膜去掉第二導電層17，以便形成第二導電布線17′。按以下方式進行第二腐蝕步驟，以第二光敏膜18和腐蝕阻擋層圖形15″同時作掩模，去掉所說的第一導電層14的裸露部分，形成第一導電布線14′。結果是，獲得了由第一導電布線14′和第二導電布線17′兩部分構成的導電布線結構。實際上，第一導電布線17從一個元件隔離膜伸展至另一個，如圖5的柵極掩膜E所示。
圖9是在與雙多硅結構一起形成一P型MOSFET和一N型MOSFET后的剖面圖。為這兩種MOSFET進行了兩種雜質注入工藝。在第一雜質注入工藝中，用圖5的P型離子注掩模C在N阱50和第一導電布線14′的一側注入高濃度的P型雜質，例如，硼離子，以便分別形成P型源/漏極20和P型柵極19A。第二雜質注入工藝與第一步相同。即，利用圖5的N型離子注入掩模D，在P阱60和第一導電布線14′的另一邊注入N型雜質，例如砷離子，以分別形成N型源/漏極21和N型柵極19B。由第二導電布線17′達到N型柵極19B和P型柵極19A之間的電連接。
參照圖10，該圖是用于根據(jù)本發(fā)明第三實施例在半導體器件上形成雙多硅柵結構的布線掩模的布局圖，其中的P型多硅柵與N型多硅柵是電連接。在此布局圖中，矩形有源掩模A被有規(guī)則地隔開。柵極掩模B穿過有源掩模A而進一步延展。對于雙多硅柵結構，P型離子注入掩模C設置成與N型離子注入掩模D分開，其中，P型離子注入掩模C導致一有源掩模A的形成，N型離子注入掩模D導致另一相鄰的有源掩模的形成。
圖11～15說明制造具有P型和N型多硅柵的雙多硅柵結構的半導體器件的優(yōu)選工藝步驟取自圖10的III—III線的剖面圖。
現(xiàn)在參照圖11，雙多硅結構從在半導體基片31上形成N阱70和P阱80開始，在以N阱70和P阱80邊界為中心的預定元件隔離區(qū)上，用圖10的有源掩模A，通過氧化技術，形成一元件絕緣膜32。此后，在半導體基片31裸露的區(qū)域上形成一柵氧化膜33，接著在所得結構上形成鋪墊的第一導電層，然后再在第一導電層上形成鋪墊的氧化阻擋層。采用圖10的柵極掩模B，蝕刻氧化阻擋層和導電層，形成氧化阻擋層圖形35和柵極34。該氧化阻擋層最好由氮化物制成。然后，在N阱70和P阱80注入低濃度的雜質，形成輕摻雜漏區(qū)37和38。將絕緣膜襯墊36加在柵極34的側壁。在所得結構上形成厚的鋪墊的光敏膜，在圖10的P型離子注入掩模C的作用下經(jīng)曝光和顯影，以便形成第一光敏膜圖形40，它覆蓋了包括一部分氧化阻擋層35的P阱區(qū)，但露出了包括氧化阻擋層35的P阱區(qū)，但露出了包括氧化阻擋層35其余部分的N阱區(qū)。
現(xiàn)在轉到圖12，通過刻蝕去掉氧化阻擋層35的裸露部分，形成第一氧化阻擋圖形35′，露出一部分柵極34，在柵極34的裸露部分和N阱70內(nèi)注入高濃度的P型雜質，例如硼離子，形成一P型柵極41和一P型源/漏極39。在去掉第一光敏膜圖形40后，在所得結構上涂敷一新的厚的鋪墊光敏膜。同樣，在圖10的N型離子注入掩模P的掩蔽下曝光，然后顯影，形成第二光敏膜圖形42，它覆蓋包括第一氧化阻擋層圖形35′的N阱區(qū)，但露出了包括第一氧化阻擋層圖形35′其余部分的P阱區(qū)。
照圖13，通過腐蝕去掉第一氧化阻擋層圖形35′，形成一第二氧化阻擋層圖形35″，露出一部分柵極34，在柵極34的裸露部分和P阱80內(nèi)注入高濃度的N型雜質，例如磷離子，形成N型柵極44及N型源/漏極43。去掉第二光敏膜圖形42。如該圖所示，第二氧化阻擋圖形35″近似地位于柵極34的中部，并與P型柵極41和N型柵極44兩者都重疊。
圖14是在柵極裸露部分上和半導體基片31的阱區(qū)上生長厚約200～700A的熱氧化層45，接著去掉第二氧化阻擋層35″之后的剖面圖。熱氧化層45是用第二氧化阻擋層圖形35″作掩模，通過進行熱氧化工藝而得到的。
圖15是在柵極的中心區(qū)，去掉與P型柵極41和N型柵極44相重疊的第二氧化阻擋層圖形35″得到的裸露區(qū)，形成第二導電層46，使P型柵極41和N型柵極44互連后的剖面圖。第二導電層46可以通過各種普通工藝形成，例如，可以僅在由多硅制成的柵極上選擇生長厚500～1,500的鎢而形成。另一普通工藝包括在整個表面上淀積金屬材料如鈦，然后退火。以在柵極的裸露區(qū)域上形成厚300～1,000的硅化物層，對留下的金屬材料，例如用NH4OH/H2O2/H2混合液作濕法腐蝕。此外，在整個所得結構上形成導電層后，可以使用光刻工藝。
綜上所述，根據(jù)本發(fā)明第一和第二實施例的方法，同時實現(xiàn)了P—MOSFET和N—MOSFET的形成及以雙多硅柵結構使P型和N型多硅柵的連接，于是它不需要額外的任何接觸點工藝，而簡單化，因而改善了產(chǎn)額。此外，無接觸點大大有助于此器件的高集成化。
根據(jù)本發(fā)明的第三實施例，雙多硅柵極結構的P型柵極和N型柵極是通過其上所形成的導電層而互連的。因此，無需接觸區(qū)域，而改善了此器件的高集成化。使工藝過程變得簡單，而增加了產(chǎn)額。
對于本領域的技術人員，在閱讀前面的說明之后，應更容易明了本文所公開的發(fā)明的其它特性、優(yōu)點及實施方案。在這種意義上講，雖然非常詳細地描述了本發(fā)明的具體實施例，但在不脫離說明書的記載和權利要求所請求保護的本發(fā)明的精神和范疇前提下，可以對這些實施例做出各種變化和改型。
權利要求
1.一種形成半導體器件中的導電布線的方法，該方法包括以下各步驟在一絕緣層上形成第一導電層；在第一導電層上形成腐蝕阻擋層；利用第一導電布線掩模選擇蝕刻該腐蝕阻擋層，形成腐蝕阻擋層圖形；在所得結構上形成第二鋪墊導電層；利用第二導電布線掩模形成光敏膜圖形，該掩模具有與所說的腐蝕阻擋圖形重疊的布局；用第二導電布線掩模蝕刻第二導電層，形成第二導電布線；用光敏膜圖形和腐蝕阻擋層圖形的結合作腐蝕掩?？涛g第一導電層，形成第一導電布線；以及去掉光敏膜圖形，獲得一雙層導電布線結構，其中的第二導電布線疊置于一部分第一導電布線之上。
2.一種根據(jù)權利要求1的方法，其中所說的第一導電層是一層硅，而所說的第二導電層是一層硅化物。
3.一種根據(jù)權利要求1的方法，其中所說的第一導電層是一層鋁，而所說的第二導電層是一層鎢或TiN。
4.一種根據(jù)權利要求1的方法，其中所說的腐蝕阻擋層是由氧化物形成的。
5.一種制造具有雙多硅柵結構的半導體器件的方法，該方法包括以下各步驟在半導體基片上形成P阱和N阱，并在包括P阱和N阱邊界的預定區(qū)域上形成元件隔離膜；依次形成一柵氧化膜、第一導電層及腐蝕阻擋層；利用由兩個分開的區(qū)域構成的柵極掩模蝕刻該腐蝕阻擋層，形成由兩個分開的區(qū)域構成的腐蝕阻擋層圖形；淀積一鋪墊的第二導電層，并用第二導電布線掩?？涛g它，形成第二導電層圖形，所說的第二導電布線掩模的放置是使它與腐蝕阻擋層圖形的兩個分開的區(qū)域都重疊；用第二導電布線掩模和腐蝕阻擋層的結合作腐蝕掩模蝕刻第一導電層，形成第一導電層圖形；使用P型離子注入掩模將P型雜質注入到N阱和第一導電層圖形的一部分內(nèi)，形成P型源/漏極和P型柵極，所說的P型離子注入掩模的放置是為掩蔽包括第一導電層圖形其余部分的P阱區(qū)域；以及使用N型離子注入掩模將N型雜質注入到P阱和第一導電層圖形的其余部分內(nèi)，形成N型源/漏極和N型柵極，所說的N型離子注入掩模的放置是為掩蔽包括第一導電層圖形一部分的N阱區(qū)域。
6.一種根據(jù)權利要求5的方法，其中所說的柵極掩模的分開區(qū)域距P型柵極和N型柵極之間的邊界各有一定距離。
7.一種制造具有雙多硅柵結構的半導體器件的方法，該方法包括以下各步驟在一半導體基片內(nèi)形成一P阱和一N阱，并在包括P阱和N阱的邊界的預定區(qū)域上形成元件隔離膜；依次形成一柵氧化膜、第一導電層及氧化阻擋層；使用N型離子注入掩模蝕刻一部分氧化阻擋層，將P型雜質注入到P型離子注入掩模下方的N阱和第一導電層圖形的一部分，形成P型源/漏極及P型柵極，所說的P型離子注入掩模的放置是為掩蔽包括第一導電層圖形其余部分的P阱區(qū)域；使用P型離子注入掩模蝕刻另一部分氧化阻擋層，形成一氧化阻擋層圖形，將N型雜質注入到N型離子注入掩模下方的P阱和另一部分第一導電層圖形內(nèi)，形成N型源/漏極和N型柵極，所說的N型離子注入掩模的放置是為掩蔽包括一部分第一導電層圖形的N阱區(qū)域并與N型離子注入掩模重疊；在P型和N型柵極及柵氧化膜的裸露表面熱生長預定厚度的氧化物；去掉氧化阻擋層圖形，露出柵極的一部分；在柵極的裸露部分上選擇形成第二導電層，以使N型柵極與P型柵極互連。
8.一種根據(jù)權利要求7的方法，其中所說的熱氧化物的厚度約為200～700。
9.一種根據(jù)權利要求7的方法，其中所說的第二導電層由選擇的鎢制成，其厚度約在500～1.500的范圍。
10.一種根據(jù)權利要求7的方法，其中所說的第二導電層是以自對準方式，通過在所得結構上淀積一層鈦而形成的的，經(jīng)退火，在柵極的裸露部分形成一層硅化物，再去掉剩下的鈦層。
11.一種半導體器件，該器件包括在半導體基片上的一P阱和一相近的N阱；在包括P阱和N阱之間邊界的預定區(qū)域上所形成的一元件隔離膜；在P阱和N阱上所形成的柵氧化層；從P阱的一部分通過元件隔離膜延展至N阱的一部分的雙多硅柵結構，所說的雙多硅柵由各自形成在P阱區(qū)和P阱區(qū)之上的P型柵極和N型柵極構成；以及在雙多硅柵極上所形成的用于P型柵極和N型柵極互連的一導電層。
12.一種根據(jù)權利要求11的半導體器件，其中所說的導電層是由選擇的鎢或Ti的硅化物制成的。
全文摘要
一種半導體器件，包括一雙多硅柵結構，其中的P型多硅柵與N型多硅柵是無接觸點雙層導電布線結構連接的，因而對高集成化有顯著的貢獻，以及一種改善產(chǎn)額的制造半導體器件的方法。
文檔編號B60N3/10GK1119346SQ9510632
公開日1996年3月27日 申請日期1995年6月8日 優(yōu)先權日1994年6月8日
發(fā)明者金載甲 申請人:現(xiàn)代電子產(chǎn)業(yè)株式會社