專利名稱：一種可提高拋光性能的多晶硅拋光方法
技術領域：
本發(fā)明涉及化學機械拋光工藝，尤其涉及一種可提高拋光性能的多晶硅拋 光方法。
背景技術：
在制作非易失性存儲器(包括EPR0M、 EEPR0M和Flash )時，除制作用于存 儲數據的存儲陣列區(qū)外，還在鄰近存儲陣列區(qū)的區(qū)域上制作用于控制存儲陣列 的外圍控制電路區(qū)，該存儲陣列區(qū)和外圍控制電路區(qū)通過淺槽隔離結構分隔開，
圍控制電路區(qū)與單個的存儲單元的面積比值通常為幾十或幾百)。在制作該存 儲陣列區(qū)和外圍控制電路區(qū)時，先制作淺槽隔離結構；然后再制作用于充當存 儲陣列區(qū)的浮柵的多晶硅；之后對多晶硅進行化學機械拋光(CMP )粗拋工藝以 形成浮柵，其中，粗拋工藝的拋光速度為40至80轉/分鐘，拋光壓力為13至 28千帕斯卡，研磨劑為低選擇比研磨劑；最后再制作外圍控制電路區(qū)和存儲陣 列區(qū)的其他構件(例如源漏等)。
但是完成上述CMP工藝后，外圍控制電路區(qū)的多晶硅上出現了過拋光的凹 陷缺陷(在一面積為幾十平方微米的外圍控制電路區(qū)上可具有上千個凹陷缺 陷)，該凹陷缺陷會造成外圍控制電路上的多晶硅凹凸不平，對后續(xù)工藝造成 不利影響(影響刻蝕均勻性)；另外，該淺槽隔離結構或存儲陣列區(qū)上還會殘 留有未拋光千凈的多晶硅，該殘留的多晶硅會影響非易失性存儲器的性能和后 續(xù)其他構件的制作。
因此，如何在增大工藝窗口并且改善拋光性能的前提下提供一種多晶硅拋 光方法，已成為業(yè)界亟待解決的技術問題
發(fā)明內容
本發(fā)明的目的在于提供一種可提高拋光性能的多晶硅拋光方法，通過所述 拋光方法可增大工藝窗口，并大大提高多晶硅拋光和非易失性存儲器的性能。
本發(fā)明的目的是這樣實現的 一種可提高拋光性能的多晶硅拋光方法，該
多晶硅淀積在用于制作非易失性存儲器的硅襯底上，該硅襯底包含淺槽隔離結 構以及通過該淺槽隔離結構分隔開的存儲陣列區(qū)和外圍控制電路區(qū)，該多晶硅
分別用于充當存儲陣列區(qū)的浮柵，該多晶拋光方法包括以下步驟a、在該多晶 硅上淀積輔助氧化層；b、進行化學機械拋光粗拋工藝；c、進行化學才幾械拋光 細拋工藝。
在上述的可提高拋光性能的多晶硅拋光方法中，在步驟b中，化學機械拋 光粗拋工藝的拋光速度為40至80轉/分鐘，拋光壓力為13至28千帕斯卡，研 磨劑為低選擇比研磨劑。
在上述的可提高拋光性能的多晶硅拋光方法中，在步驟c中，化學機械拋 光細拋工藝的拋光速度為2G至50轉/分鐘，拋光壓力為6至20千帕斯卡，研 磨劑為高選擇比研磨劑。
在上述的可提高拋光性能的多晶硅拋光方法中，在步驟a中，通過高密度 等離子體化學氣相淀積工藝淀積該輔助氧化層。
在上述的可提高拋光性能的多晶硅拋光方法中，該存儲陣列區(qū)通過淺槽隔 離結構分隔為多個存儲單元。
在上述的可提高拋光性能的多晶硅拋光方法中，該外圍控制電路區(qū)的面積 為該存儲單元的面積的幾十或幾百倍。
在上述的可提高拋光性能的多晶硅拋光方法中，該非易失性存儲器為可擦 除可編程只讀存儲器、電可擦除可編程只讀存儲器或閃存。
與現有技術中僅通過化學機械拋光粗拋工藝來拋光多晶硅以在存儲陣列區(qū) 形成浮柵，而易在外圍控制電路區(qū)的多晶硅上產生凹陷缺陷，且易在存儲陣列 區(qū)和淺槽隔離結構上產生多晶硅殘留相比，本發(fā)明先在多晶硅上淀積輔助氧化 層，然后再分別使用低、高選擇比研磨劑進行粗拋和細拋，如此將大大增加工 藝窗口且可將存儲陣列區(qū)和淺槽隔離結構上的多晶硅徹底去除，并避免了在外 圍控制電路區(qū)的多晶硅上產生凹陷缺陷，相應地可大大提高非易失性存儲器的 性能。


本發(fā)明由以下的實施例及附圖給出。 圖1為本發(fā)明的流程圖。
具體實施例方式
以下將對可提高拋光性能的本發(fā)明作進一步的詳細描述。
本發(fā)明中所述多晶硅淀積在用于制作非易失性存儲器的硅襯底上，其中， 所述非易失性存儲器為可擦除可編程只讀存^器、電可擦除可編程只讀存儲器 或閃存。所述硅襯底上具有淺槽隔離結構以及通過所述淺槽隔離結構分隔開的 存儲陣列區(qū)和外圍控制電路區(qū)，所述存儲陣列區(qū)通過淺槽隔離結構分隔為多個 存儲單元，所述外圍控制電路區(qū)的面積為所述存儲單元的面積的幾十或幾百倍， 所述多晶硅用于充當存儲陣列區(qū)的浮柵。在本發(fā)明的第一至第三實施例中，所 述非易失性存儲器為閃存，所述有源控制電路區(qū)的面積為幾十平方微米，所述 存儲單元的面積小于一平方微米。
參見圖1,本發(fā)明的可提高拋光性能的多晶硅拋光方法先進行步驟SIO,在
所述多晶硅上淀積輔助氧化層。在本發(fā)明的第一至第三實施例中，通過高密度
等離子體化學氣相淀積工藝(HDP CVD)制作所述輔助氧化層。
接著繼續(xù)步驟Sll,進行化學機械拋光粗拋工藝，其中，粗拋工藝的拋光速 度為40至80轉/分鐘，拋光壓力為13至28千帕斯卡，研磨劑為低選擇比研磨 劑。在本發(fā)明的第一實施例中，所述粗拋拋光速度為50轉/分鐘，拋光壓力為 20千帕斯卡。在本發(fā)明的第二實施例中，所述粗拋拋光速度為80轉/分鐘，拋 光壓力為13千帕斯卡。在本發(fā)明的第三實施例中，所述粗拋拋光速度為40轉/ 分鐘，拋光壓力為28千帕斯卡。
接著繼續(xù)步驟S12,進行化學機械拋光細拋工藝，其中，細拋工藝的拋光速 度為20至50轉/分鐘，拋光壓力為6至20千帕斯卡，研磨劑為高選擇比研磨 劑。在本發(fā)明的第一實施例中，所述細拋拋光速度為30轉/分鐘，拋光壓力為 IO千帕斯卡。在本發(fā)明的第二實施例中，所述細拋拋光速度為50轉/分鐘，拋 光壓力為6千帕斯卡。在本發(fā)明的第三實施例中，所述細拋拋光速度為20轉/分鐘，拋光壓力為28千帕斯卡。
試驗證明，通過本發(fā)明的第一至第三實施例拋光后，面積為幾十平方微米
的外圍控制電路區(qū)上的凹陷缺陷可降至500個以下，有時甚至完全沒有凹陷缺陷。
綜上所述，本發(fā)明的可提高拋光性能的多晶硅拋光方法先在多晶硅上淀積 輔助氧化層，然后再分別使用低、高選擇比研磨劑進行粗拋和細拋，如此將大 大增加了工藝窗口且可將存儲陣列區(qū)和淺槽隔離結構上的多晶硅徹底去除，并 避免了在外圍控制電路區(qū)的多晶硅上產生凹陷缺陷，如此可大大提高非易失性 存儲器的性能。
權利要求
1、一種可提高拋光性能的多晶硅拋光方法，該多晶硅淀積在用于制作非易失性存儲器的硅襯底上，該硅襯底包含淺槽隔離結構以及通過該淺槽隔離結構分隔開的存儲陣列區(qū)和外圍控制電路區(qū)，該多晶硅用于充當存儲陣列區(qū)的浮柵，其特征在于，該多晶拋光方法包括以下步驟a、在該多晶硅上淀積輔助氧化層；b、進行化學機械拋光粗拋工藝；c、進行化學機械拋光細拋工藝。
2、 如權利要求1所述的可提高拋光性能的多晶硅拋光方法，其特征在于， 在步驟b中，化學機械拋光粗拋工藝的拋光速度為40至80轉/分鐘，拋光壓力 為13至28千帕斯卡，研磨劑為低選擇比研磨劑。
3、 如權利要求1所述的可提高拋光性能的多晶硅拋光方法，其特征在于， 在步驟c中，化學機械拋光細拋工藝的拋光速度為20至50轉/分鐘，拋光壓力 為6至20千帕斯卡，研磨劑為高選擇比研磨劑。
4、 如權利要求1所述的可提高拋光性能的多晶硅拋光方法，其特征在于， 在步驟a中，通過高密度等離子體化學氣相淀積工藝淀積該輔助氧化層。
5、 如權利要求1所述的可提高拋光性能的多晶硅拋光方法，其特征在于， 該存儲陣列區(qū)通過淺槽隔離結構分隔為多個存儲單元。
6、 如權利要求5所述的可提高拋光性能的多晶硅拋光方法，其特征在于， 該外圍控制電路區(qū)的面積為該存儲單元的面積的幾十或幾百倍。
7、 如權利要求1所述的可提高拋光性能的多晶硅拋光方法，其特征在于， 該非易失性存儲器為可擦除可編程只讀存儲器、電可擦除可編程只讀存儲器或 閃存。
全文摘要
本發(fā)明提供了一種可提高拋光性能的多晶硅拋光方法，該多晶硅淀積在用于制作非易失性存儲器的硅襯底上，該硅襯底包含淺槽隔離結構以及通過該淺槽隔離結構分隔開的存儲陣列區(qū)和外圍控制電路區(qū)，該多晶硅用于充當存儲陣列區(qū)的浮柵?，F有技術中僅通過化學機械拋光粗拋工藝拋光多晶硅以在存儲陣列區(qū)形成浮柵，而易在外圍控制電路區(qū)的多晶硅上產生凹陷缺陷且在存儲陣列區(qū)和淺槽隔離結構上產生多晶硅殘留。可提高拋光性能的本發(fā)明首先在該多晶硅上淀積輔助氧化層；接著依次進行化學機械拋光的粗拋工藝和細拋工藝。采用本發(fā)明可大大提高多晶硅的拋光性能，進而大大提高非易失性存儲器的性能。
文檔編號B24B37/04GK101439492SQ20071017074
公開日2009年5月27日 申請日期2007年11月21日 優(yōu)先權日2007年11月21日
發(fā)明者莉 蔣, 穎 邵, 鄒陸軍, 黎銘琦 申請人:中芯國際集成電路制造(上海)有限公司