專利名稱：Cmp研磨方法和半導體器件制造方法
技術領域：
本發(fā)明涉及用于借助于CMP研磨來研磨基片的方法，其中，在所述基片上，在具有2或以下的介電常數(shù)的材料之間形成布線圖，以及使用這種方法的半導體器件制造方法。
背景技術：
隨著半導體集成電路變得更加精細并且更加高度地集成，半導體制造工藝中的臺階變得更加眾多且復雜。因此，半導體器件的表面并非總是平坦的。半導體器件的表面中的臺階的存在導致布線中的臺階斷路、電阻的局部增加等等，并且可能導致斷線、電容下降等等。進而，在絕緣膜中，這可能導致耐壓惡化、發(fā)生泄漏等等。
同時，隨著半導體集成電路變得更加精細并且更加高度地集成，光刻法中的光源波長變得更短，并且數(shù)值孔徑或所謂的NA變得更大。結果，半導體曝光設備的聚焦深度變得實質上更淺。為了處理這樣的淺聚焦深度，存在比過去更大程度地平整半導體器件的表面的需要。
CMP研磨技術(化學機械研磨或化學機械平面化)已作為用于滿足這樣的需要的高精度平整技術被投入實際使用。
在圖5中顯示了CMP設備的基本構造。11是在支持構成研磨的目的的晶片12的同時進行旋轉的頭部；該頭部具有旋轉驅動機械裝置13。粘貼有研磨墊14的旋轉壓盤15和用于該壓盤15的旋轉驅動機械裝置16面對該頭部11存在。研磨墊14、旋轉壓盤15以及旋轉驅動機械裝置16受到旋轉擺動臂17的擺動，并且還在垂直方向上被驅動。
當使用這樣的CMP研磨設備進行研磨時，使得晶片12和研磨墊14以高速旋轉，并且通過垂直驅動機械裝置(圖中未顯示)降低旋轉擺動臂17，以便研磨墊14將壓力施加到晶片12。然后，在研磨墊14和晶片12之間施加構成研磨劑的稀漿。進而，借助于擺動驅動機械裝置(圖中未顯示)使得旋轉擺動臂17如虛線箭頭指示的那樣擺動。然后，作為研磨墊14和晶片12的相對旋轉和擺動的結果，晶片12被研磨，并且表面被平整。特別地，由研磨墊14和晶片12的相對運動造成的機械研磨和由稀漿導致的化學研磨相互協(xié)作，所以進行了滿意的研磨。
半導體器件中需要的構圖的線寬正變得日益精細，并且具有大約50nm的線寬的構圖最近已投入實際使用。然而，當線寬變得如此更加精細時，半導體器件中的延遲增加了由布線圖的電阻(R)和絕緣體的電容(C)的乘積確定的布線延遲；結果，問題出現(xiàn)了不能獲得由小型化帶來的速度增加的好處。因此，使用了具有2或以下(超低k)的介電常數(shù)的絕緣體。通常，構成晶片上形成的絕緣體的SiO2的介電常數(shù)大約為3.9到4.5，這嚴重偏大。因此，用于使SiO2多孔的方法已用作當使用SiO2作為絕緣體時降低介電常數(shù)的方法。
然而，如果使SiO2多孔，則機械強度相應地減弱，所以下面的問題發(fā)生了即，當進行CMP研磨時，斷裂發(fā)生了，并且不能進行滿意的研磨。因此，希望開發(fā)一種方法，用于以滿意的方式研磨具有超低k絕緣材料的基片。

發(fā)明內容
根據這樣的環(huán)境設計了本發(fā)明，并且本發(fā)明的目的是提供一種方法，用于甚至在介電常數(shù)為2或以下的尤其是多孔材料的超低k材料被用作絕緣材料的情況下進行滿意的研磨，并且還提供使用這種研磨方法的半導體器件制造方法。
用于達到上述目的的第一發(fā)明是CMP研磨方法，其中，用設置為0.01到0.2psi的研磨壓強來研磨具有布線圖的基片，所述布線圖在具有2或以下的介電常數(shù)的材料之間形成。
用于達到上述目的的第二發(fā)明是第一發(fā)明，其中，用設置為0.01到0.1psi的研磨壓強來進行研磨。
用于達到上述目的的第三發(fā)明是第一發(fā)明或第二發(fā)明，其中，具有2或以下的介電常數(shù)的材料是多孔絕緣材料，并且在研磨墊的表面的宏觀平坦度維持在5μm或以下、基片的表面的宏觀平坦度維持在3μm或以下的狀態(tài)下，使用直徑小于基片直徑的研磨墊研磨基片。
作為對用于滿意地研磨超低k材料的方法進行研究的結果，發(fā)明人發(fā)現(xiàn)，使用這樣的易碎材料，重要的條件是，將研磨墊的表面的宏觀平坦度和構成研磨的目標的基片的宏觀平坦度兩者都維持在特定的值以下，這在傳統(tǒng)的CMP設備中不是很大的問題。這里，宏觀平坦度不是指細微的不規(guī)則，而是指在從平均水平上來看這樣的細微的不規(guī)則的情況下，表面高度方向上的最大值和最小值之間的差。需要這樣的量度的原因并非總是清楚的；然而，可以認為，如果平坦度不足，則在研磨期間壓強無法一致地運作。進而，發(fā)現(xiàn)除非研磨墊的表面的宏觀平坦度為5μm或以下，并且基片的表面的宏觀平坦度為3μm或以下，否則不能進行滿意的研磨。
此外，發(fā)現(xiàn)在這樣的條件下，研磨壓強需要設置在0.01到0.2psi。如果研磨壓強小于0.01psi，則在研磨期間變得難以一致地控制壓強。進而，如果研磨壓強超過0.2psi，則在絕緣材料中生成了斷裂，所以不能進行滿意的研磨。這個壓強范圍相當?shù)停幌駛鹘y(tǒng)上使用的范圍。尤其希望研磨壓強設置在0.1psi或以下。
用于達到上述目的的第四發(fā)明是第三發(fā)明，其中，用設置為6.5m/sec或以下的研磨墊和基片之間的相對速度進行研磨。
方程(1)中顯示的Preston方程被廣泛地認為是確定研磨目標的研磨量的方程。
＝k·V·P·t…(1)這里，k為常數(shù)，V為研磨主體和研磨目標的相對速度，P為將研磨目標壓向研磨主體的壓強，而t為研磨時間。
因此，如果減少研磨壓強P，則研磨量減少，所以需要的研磨時間增加。為了防止這一點，有必要增加研磨主體和構成研磨目標的基片的相對速度V。然而，當這個相對速度V增加到超過一定的水平時，研磨墊和基片之間存在的稀漿造成打滑現(xiàn)象，所以研磨量變得飽和。因此，將相對速度V增加到任何高于這個水平是沒有意義的。這樣一來，基于試驗的結果，研磨墊和基片之間的相對速度被限制為6.5m/sec以下。
盡管傳統(tǒng)上這不是已知的，但是如果以如上所述那樣的低研磨壓強進行研磨，并且研磨速度被增加到如上所述由于打滑現(xiàn)象而導致研磨量飽和的水平，那么研磨率根據基片的位置而變化，所以不能獲得一致的研磨。因此，優(yōu)選地將研磨墊和基片之間的實際相對速度抑制到較低的恰當水平。發(fā)明人發(fā)現(xiàn)，只要研磨墊和基片之間的相對速度在6.5m/sec以下，研磨率的變化就不會呈現(xiàn)實際的問題。進而，如果研磨率太低的話，則研磨時間增加；因此，希望研磨墊和基片之間的相對速度被設置在3.0m/sec或以上。
用于達到上述目的的第五發(fā)明是半導體器件制造方法，其中，這種方法具有借助于根據第一到第四發(fā)明中的任何一個的CMP研磨方法來研磨晶片的步驟。
在這個發(fā)明中，由于這種方法具有借助于根據第一到第四發(fā)明中的任何一個的CMP研磨方法來研磨晶片的步驟，所以能夠以滿意的方式研磨具有超低k絕緣材料的晶片。因此，可以用好的成品率制造具有高密度構圖的半導體器件，所述高密度構圖具有非常精細的線寬。


圖1是顯示構成本發(fā)明的實施例的研磨方法中的研磨墊的旋轉速度(rpm)、研磨速度(研磨墊和晶片的相對速度)和研磨率之間的關系的示圖；圖2是顯示在取研磨墊的旋轉速度(rpm)作為參數(shù)的條件下構成本發(fā)明的實施例的研磨方法中的研磨率在晶片半徑方向上的分布的示圖；圖3是顯示構成本發(fā)明的實施例的研磨方法中的表示晶片半徑方向上的研磨率的另一個試驗數(shù)據的示圖；圖4是顯示構成本發(fā)明的工作構造的半導體器件制造工藝的流程圖；圖5是顯示CMP設備的基本構造的示圖。
具體實施例方式
下面將參考附圖來說明本發(fā)明的實施例和工作構造。
在具有300mm直徑的晶片上進行CMP研磨，其中，在所述晶片的一個表面上形成25mm見方的IC區(qū)，同時每個IC區(qū)具有構圖，所述構圖具有在其上形成的0.1μm的線路和間隔。線路由Cu形成，而間隔的部分由具有2或以下的介電常數(shù)的多孔SiO2形成。研磨墊由Rodel公司的IC1000(商品名稱)組成，并且使用具有266mm直徑的環(huán)形墊片，其中，在所述環(huán)形墊片中，在中央部分形成具有84mm直徑的孔。Fujimi公司的PL7102(商品名稱)用作具有150ml/min供應量的稀漿。晶片的rpm為251rpm，同時在從研磨墊的旋轉方向相反的方向上取向這個旋轉，并且研磨墊的擺動速度被設置為40mm/sec。擺動范圍在從晶片的中央的30到80mm的范圍之內。
圖1是顯示研磨墊的旋轉速度(rpm)、研磨速度(研磨墊和晶片的相對速度)以及研磨率之間的關系的示圖。在這種情況下的研磨壓強為0.01psi。隨著研磨墊的rpm增加，研磨速度也增加，所以研磨率也增加。然而，當研磨速度到達6.5m/sec(研磨墊的rpm550rpm)時，研磨率到達飽和。這是由于打滑現(xiàn)象。進而，由于研磨速度還根據研磨墊的擺動的位置而變化，所以使用平均值。
圖2是顯示晶片半徑方向上的研磨率的分布的示圖，其中，這個分布是在和圖1相同的條件下調查的，并且取研磨墊的旋轉速度(rpm)作為參數(shù)。從此附圖中可以看出，在研磨墊的rpm為551rpm的情況和該rpm為601rpm的情況之間，在研磨率中幾乎不存在差異，并且當研磨墊的rpm達到如上所述的550rpm以上時，亦即，當研磨速度達到6.5m/sec以上時，研磨率變得飽和。
進而，可以看出，即使研磨率比這要低，直到401rpm的研磨墊的rpm，整個晶片之上的研磨率也存在較小的差異，但是在超過了這個速度的451rpm，整個晶片之上的研磨率的差異增加了。當對應于圖1來看這一點時，當研磨墊的rpm為401rpm(近似400rpm)時，研磨速度對應于大約5.5m/sec。從圖2來看很明顯，隨著研磨速度降低，研磨率通常在晶片的不同部分維持得更加一致。
此外，在圖2顯示的數(shù)據范圍中，盡管存在著超低k的多孔SiO2用作絕緣材料的事實，但是不存在絕緣材料的破碎、脫落等等，并且可以進行滿意的研磨。
圖3是顯示在和如上所述同樣的條件下，在研磨墊的rpm被設置在301rpm亦即研磨速度被設置在4.4m/sec的情況下，表示晶片半徑方向上的研磨率的另一個試驗數(shù)據的示圖?？梢钥闯?，在晶片的整個區(qū)域之上獲得了基本上一致的研磨率。
使用類似的方法，使研磨壓強改變?yōu)?.05psi和0.1psi，但是保持其他條件相同，進行研磨；不存在超低k的多孔絕緣材料的破碎、脫落等等，所以進行了滿意的研磨。然而，當研磨壓強被設置到超過0.2psi的壓強時，生成了絕緣材料的破碎，并且研磨狀態(tài)惡化了。
圖4是顯示構成本發(fā)明的工作構造的半導體器件制造工藝的流程圖。當開始半導體器件制造工藝時，在步驟S100中首先從隨后的步驟S101到S104中選擇適當?shù)奶幚砉に嚒Ｈ缓?，工藝過程根據這個選擇進入步驟S101到S104中的一個。
步驟S101是對硅晶片表面進行氧化的氧化工藝。步驟S102是通過CVD等等在硅晶片的表面上形成絕緣膜的CVD工藝。步驟S103是通過諸如真空蒸發(fā)之類的工藝在硅晶片上形成電極的電極形成工藝。步驟S104是將離子注入硅晶片的離子注入工藝。
在CVD工藝或電極形成工藝之后，工藝過程進入步驟S105。在步驟S105中，進行關于是否進行CMP工藝的判斷。在將要進行這樣的工藝的情況下，工藝過程進入步驟S106中的CMP工藝。在不進行CMP工藝的情況下，工藝過程繞過步驟S106。在CMP工藝中，使用執(zhí)行本發(fā)明的研磨方法的研磨設備來進行層間絕緣膜的平整、通過在半導體器件的表面研磨金屬膜形成金屬鑲嵌等等。
在CMP工藝或氧化工藝之后，工藝過程進入步驟S107。步驟S107是光刻工藝。在光刻工藝中，進行用抗蝕層涂敷硅晶片、通過使用曝光設備的曝光將電路構圖燒制到硅晶片上以及顯影曝光的硅晶片。進而，隨后的步驟S108是蝕刻工藝，其中，除了顯影的抗蝕層圖像之外的部分通過蝕刻被去除，然后剝離抗蝕層，并且在完成蝕刻之后去除不必要的抗蝕層。
下一步，在步驟S109中，進行關于是否所有需要的工藝都已完成的判斷。如果工藝尚未完成，則工藝過程返回到步驟S100，并且重復前述步驟，以便在硅晶片上形成電路構圖。如果在步驟S109中判斷所有的工藝都已完成，則工藝過程結束。
權利要求
1.一種CMP研磨方法，其中，用設置為0.01到0.2psi的研磨壓強來研磨具有布線圖的基片，所述布線圖在具有2或以下的介電常數(shù)的材料之間形成。
2.根據權利要求1的CMP研磨方法，其中，用設置為0.01到0.1psi的研磨壓強來進行研磨。
3.根據權利要求1的CMP研磨方法，其中，具有2或以下的介電常數(shù)的材料是多孔絕緣材料，并且在研磨墊的表面的宏觀平坦度維持在5μm或以下、基片的表面的宏觀平坦度維持在3μm或以下的狀態(tài)下，使用直徑小于基片直徑的研磨墊研磨基片。
4.根據權利要求3的CMP研磨方法，其中，用設置為6.5m/sec或以下的研磨墊和基片之間的相對速度進行研磨。
5.根據權利要求2的CMP研磨方法，其中，具有2或以下的介電常數(shù)的材料是多孔絕緣材料，并且在研磨墊的表面的宏觀平坦度維持在5μm或以下、基片的表面的宏觀平坦度維持在3μm或以下的狀態(tài)下，使用直徑小于基片直徑的研磨墊研磨基片。
6.根據權利要求5的CMP研磨方法，其中，用設置為6.5m/sec或以下的研磨墊和基片之間的相對速度進行研磨。
7.一種半導體器件制造方法，其中，所述方法具有借助于根據權利要求1到6中的任何一個的CMP研磨方法來研磨晶片的步驟。
全文摘要
用設置為0.01到0.2psi的研磨壓強來研磨具有布線圖的基片，所述布線圖在具有2或以下的介電常數(shù)的材料之間形成。結果，甚至在具有2或以下的介電常數(shù)的超低k材料用作絕緣材料的情況下，也能夠進行滿意的研磨。
文檔編號B24B37/005GK1777979SQ20048001067
公開日2006年5月24日 申請日期2004年4月14日 優(yōu)先權日2003年4月23日
發(fā)明者星野進, 北出裕子, 吉田典夫 申請人:株式會社尼康