技術(shù)編號：3281504
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及用于借助于CMP研磨來研磨基片的方法，其中，在所述基片上，在具有2或以下的介電常數(shù)的材料之間形成布線圖，以及使用這種方法的半導(dǎo)體器件制造方法。背景技術(shù) 隨著半導(dǎo)體集成電路變得更加精細(xì)并且更加高度地集成，半導(dǎo)體制造工藝中的臺階變得更加眾多且復(fù)雜。因此，半導(dǎo)體器件的表面并非總是平坦的。半導(dǎo)體器件的表面中的臺階的存在導(dǎo)致布線中的臺階斷路、電阻的局部增加等等，并且可能導(dǎo)致斷線、電容下降等等。進(jìn)而，在絕緣膜中，這可能導(dǎo)致耐壓惡化、發(fā)生泄漏等等。同時(shí)，隨著半...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。