專利名稱：具有嵌入式元件的電路板及制造方法
技術(shù)領(lǐng)域：
本發(fā)明主要涉及電路板，更具體地，涉及具有嵌入式元件的電路板。
背景技術(shù)：
精細(xì)間距球柵陣列(BGA)、芯片尺寸封裝(CSP)和其它演進(jìn)技術(shù)規(guī)格日益廣泛的使用意味著必須使用新制造技術(shù)生產(chǎn)印刷電路板(PCB)和在其上布置元件的結(jié)構(gòu)。此外，降低成本的努力還包括與正在演進(jìn)的更小、更密集、更輕、和更快速系統(tǒng)相關(guān)聯(lián)的問題。
隨著集成不斷縮小在電子裝置內(nèi)安裝元件所需的空間，伴隨的無源元件的布線密度和安裝密度變得越來越成問題。芯片元件布局中的電容器和電阻器實(shí)際上比有源電路元件占據(jù)更多的空間，并在電路設(shè)計(jì)方面導(dǎo)致極大的困難。許多這些無源元件用于集成電路輸入和輸出上的噪聲保護(hù)和接地分流。理想地，它們應(yīng)盡可能近地位于實(shí)際的IC引腳線路。由于目前許多IC以球柵陣列形式封裝，因而有可能將芯片元件直接與其將要連接的引線相鄰定位。
提出的一個(gè)解決方案是將無源元件集成至集成電路上的硅。由于集成至硅通常不是非?？尚?，因而設(shè)計(jì)人員已經(jīng)尋求將這些無源元件集成至襯底。該最為成本有效的襯底通常是有機(jī)印刷線路板。將電容器集成至這些類型的結(jié)構(gòu)導(dǎo)致明顯的尺寸問題?？捎每臻g和分層僅允許使用標(biāo)準(zhǔn)的有機(jī)層結(jié)構(gòu)集成少量的非常低值的電容器。
存在幾種方法用于集成電阻器。電阻薄膜層(ohmega-ply)和真空淀積電阻器法的每一個(gè)都帶來成本和結(jié)構(gòu)的障礙。聚合物厚膜電阻器極為不可靠并且易變，帶來了實(shí)現(xiàn)緊密公差的問題。
從而，希望一種可靠的方法和組件，用于在例如多層板的電路板上集成元件，其克服至少一些上述損害。

發(fā)明內(nèi)容
遵照本發(fā)明的實(shí)施例實(shí)現(xiàn)了一種在PCB中集成元件的方法，例如集成分離的電阻器、電感和電容器元件或其它適當(dāng)?shù)脑Ｒ粋€(gè)方面，這些實(shí)施例能夠使用在Z軸組件中以新穎方式布置的現(xiàn)有的表面安裝芯片元件。通過以基本垂直的方位將分離的元件埋入襯底，此技術(shù)允許旁路器件的真Z軸組件穿過襯底。該方法便利了非常簡潔的自屏蔽設(shè)計(jì)，但本發(fā)明當(dāng)然不是僅限于這樣的布置。Z軸方位和列出的元件僅僅作為示例結(jié)構(gòu)列出，并不是要限制本發(fā)明的范圍。
通常，遵照本發(fā)明的實(shí)施例可在電路板上埋孔中包括單個(gè)或多個(gè)元件，并且該板的封裝包括在施加的介電層內(nèi)的元件。然后可制造開孔，使用孔和電鍍技術(shù)以允許這些元件與所需的電子電路相連。
在遵照本發(fā)明實(shí)施例的第一方面中，在襯底組件中形成嵌入式元件的方法可包括以下步驟在第一載體上施加第一附著層，在該附著層上放置具有至少一個(gè)孔的襯底，在該孔中放置具有至少兩個(gè)傳導(dǎo)端子的嵌入式元件，在至少部分預(yù)處理的襯底上和至少部分嵌入式元件上施加第二附著層，在該第二傳導(dǎo)層上放置第二載體，并且彼此相對偏置該第一和第二載體，以在第一和第二附著層間生成具有嵌入式元件的襯底組件。附著層優(yōu)選地由介質(zhì)材料制成，例如環(huán)氧樹脂和其它熱固性有機(jī)材料，或PTFE以及其它熱成形有機(jī)材料，但這里當(dāng)然可預(yù)見其它用于電路板的可想得到的材料。
第二方面，一種在襯底組件中形成嵌入式元件的方法包括以下步驟在第一載體上施加第一傳導(dǎo)層，在該第一傳導(dǎo)層上施加第一附著層，在該附著層上放置預(yù)處理的襯底，其中該預(yù)處理的襯底可包括至少一個(gè)孔(和在該預(yù)處理的襯底的任一面上的可選的傳導(dǎo)圖案)，以及在該孔中放置具有至少兩個(gè)傳導(dǎo)端子的嵌入式元件。該方法還可包括以下步驟在至少一部分該預(yù)處理的襯底和至少一部分該嵌入式元件上施加第二附著層，在該第二附著層上施加第二傳導(dǎo)層，在該第二傳導(dǎo)層上放置第二載體，以及彼此相對偏置第一和第二載體，以在第一和第二傳導(dǎo)層間生成具有嵌入式元件的襯底組件。該方法進(jìn)一步包括以下步驟去除第一載體和第二載體中的至少一個(gè)，形成穿過由第一傳導(dǎo)層和第一附著層形成的第一對和由第二傳導(dǎo)層和第二附著層形成的第二對中的至少一個(gè)對層的開孔，以暴露該嵌入式元件的至少一個(gè)傳導(dǎo)表面，以及在該嵌入式元件傳導(dǎo)表面和具有開孔的第一傳導(dǎo)層和第二傳導(dǎo)中的至少一個(gè)間形成互連。該第一傳導(dǎo)層和/或第二傳導(dǎo)層可具有在其上形成的傳導(dǎo)圖案?；ミB還可在該嵌入式元件、該第一或第二傳導(dǎo)層表面和該襯底核上一部分傳導(dǎo)圖案間形成。
在本發(fā)明的第三方面，在襯底核的孔中具有至少一個(gè)嵌入式元件的襯底組件可包括與該襯底核底部表面相連的第一附著層、該孔中的嵌入式元件以及在至少一部分該襯底核頂面和至少一部分該嵌入式元件上的第二附著層，其中第一附著層和第二附著層中的至少一個(gè)至少部分地填充該孔。該襯底組件可進(jìn)一步包括使用第一附著層附著至該襯底核底面的第一傳導(dǎo)層和第二附著層上的第二傳導(dǎo)層。該襯底組件可進(jìn)一步包括該嵌入式元件傳導(dǎo)表面和第一傳導(dǎo)層與第二傳導(dǎo)層中至少一個(gè)間的互連。該互連可通過開孔形成，該開孔至少臨時(shí)地暴露該嵌入式元件的至少一個(gè)傳導(dǎo)表面。如上面提到的，也可在該第一或第二傳導(dǎo)層，該嵌入式元件的傳導(dǎo)表面和該襯底核上的一部分傳導(dǎo)圖案間形成互連。


圖1為具有暴露的傳導(dǎo)層的襯底組件的俯視圖，其遵照本發(fā)明。
圖2為襯底組件的剖視圖，其遵照本發(fā)明。
圖2A為在襯底組件中具有鉆孔的襯底核的剖視圖，其遵照本發(fā)明。
圖2B為襯底核傳導(dǎo)層成像之后，圖2A的襯底核的剖視圖，其遵照本發(fā)明。
圖3為包括具有孔的預(yù)處理襯底核的一部分襯底組件的剖視圖。
圖4為圖3的部分襯底組件的剖視圖，進(jìn)一步包括嵌入式元件，其遵照本發(fā)明。
圖5為圖4的部分襯底組件的剖視圖，進(jìn)一步包括嵌入式元件和襯底核上的附著層，其遵照本發(fā)明。
圖6為圖5的部分襯底組件的剖視圖，進(jìn)一步說明在迭片工藝期間在孔中的一部分附著層，其遵照本發(fā)明。
圖7為圖6的部分襯底組件的剖視圖，進(jìn)一步說明孔的產(chǎn)生，以暴露嵌入式元件的傳導(dǎo)表面，其遵照本發(fā)明。
圖8為圖7的部分襯底組件的剖視圖，進(jìn)一步說明電鍍步驟，其遵照本發(fā)明。
圖8A或8B為圖7的部分襯底組件的剖視圖，進(jìn)一步說明電鍍和蝕刻(或圖案)步驟，其遵照本發(fā)明。
圖9為球柵陣列(BGA)載體的剖視圖。
圖10為圖8的襯底組件的剖視圖，進(jìn)一步說明幾個(gè)BGA載體的連接，其遵照本發(fā)明。
具體實(shí)施例方式
通常，根據(jù)本發(fā)明的實(shí)施例采取不同的方法集成多層板中的元件。在幾個(gè)實(shí)施例中，襯底組件及其制造方法采用最普通的制造高密度互連(HDI)結(jié)構(gòu)和印刷電路板的方法。在詳細(xì)說明制造過程之前，在圖1和2中示出的結(jié)構(gòu)中的元件的簡要說明將利于對制造過程的描述。
包括引腳對齊系統(tǒng)的部分襯底組件10的俯視圖示于圖1，其包括第一或底部載體12，以及引腳14和16。此例中的俯視圖表示，例如，當(dāng)?shù)诙蝽敳枯d體30移去時(shí)(并且沒有傳導(dǎo)層(28))，附著層(adhesive layer)26作為頂層。第一和第二載體12和30可作為迭片工藝中的夾具(press)，如下進(jìn)一步的討論。襯底組件10的更為完整的視圖以剖視圖的形式示于圖2。該組件10從下至上可包括第一載體12和主要用于對齊目的的引腳14與16，通過附著層20與預(yù)處理襯底核21相連的可選的第一傳導(dǎo)層18。該預(yù)處理的襯底核21可包括在襯底22任一面上具有傳導(dǎo)圖案27且具有孔24的襯底22。該孔可為鉆孔或以其它方式形成的通孔。應(yīng)當(dāng)理解，在本發(fā)明的構(gòu)思中，該預(yù)處理的襯底核21還可為裸襯底，在任一面上沒有任何傳導(dǎo)圖案，或僅在襯底22的一面上具有傳導(dǎo)圖案。單個(gè)或多個(gè)元件25可放置于單個(gè)或多個(gè)孔24中。盡管在Z軸方位示出單個(gè)元件，但應(yīng)當(dāng)理解，可在孔24中放置多個(gè)元件，并且可采用其它方位，只要該元件的傳導(dǎo)表面相繼暴露，參考圖7的說明，這將變得更加顯而易見。第二附著層26施加在該元件的頂部和至少部分預(yù)處理的襯底核21之上。第二可選傳導(dǎo)層28可使用附著層26連接至預(yù)處理襯底核21。在該傳導(dǎo)層28的頂部具備第二載體或夾具板30。
實(shí)際上，在圖2，2A和2B中示出的大多數(shù)實(shí)施例中，可在盡可能靠近IC引腳的優(yōu)化位置鉆通襯底22和傳導(dǎo)表面27(其形成襯底核板21)形成一系列孔或通孔24。通過HDI結(jié)構(gòu)，這通常意味著直接在該IC引腳焊盤之下的孔(參見圖10)。然后可在孔24中布置芯片元件(25)，其長度達(dá)到基本上等于核心PCB(21)的厚度。接下來，在襯底核21的兩面上施加HDI層，例如附著層或介質(zhì)層(20與26)，封裝該核及其無源芯片元件。然后按照需要生成該HDI孔，以完成該電路，并且使該無源元件的兩端從該襯底的相對側(cè)面接觸。最后，電鍍該孔并完成該電路。下面使用簡單的1-2-1HDI電路板的示例，利用最普通的HDI工藝，其涉及使用具有激光孔的涂覆有樹脂的箔片外層，進(jìn)一步詳細(xì)說明制造這種組件的工藝。該涂覆有樹脂的箔片層作為此例中的第一和第二附著層，以及第一和第二傳導(dǎo)層。應(yīng)當(dāng)理解，本發(fā)明并不限制于此，可使用其它附著層，例如環(huán)氧樹脂涂層、環(huán)氧和其它熱固性有機(jī)材料，和PTFE以及熱成形有機(jī)材料、玻璃纖維增強(qiáng)浸漬層、熱塑介質(zhì)層、漿料介質(zhì)和液體介質(zhì)。傳導(dǎo)層通常為銅，但可使用其它導(dǎo)體，這也在本發(fā)明的考慮中。
參考圖2A和2B，該工藝可從襯底核21開始，其可為合適厚度的銅包層。優(yōu)選地，該合適的厚度基本上等于要集成的元件(例如芯片元件)的長度。可對該襯底核21鉆孔，穿過該銅包層或傳導(dǎo)圖案27和襯底22，該襯底中設(shè)計(jì)有圖案，以容納在單個(gè)和多個(gè)孔24中以希望的位置或方位施加的元件。在此實(shí)例中，選擇鉆頭大小以允許該芯片元件在孔中垂直朝向，使得該芯片元件的金屬化端在可預(yù)見的位置。在此步驟中，還要鉆所有所需的迭片加工孔(未示出)。這些迭片加工孔將容納在圖2中示出的引腳14和16。
接下來，參考圖2B，可使用標(biāo)準(zhǔn)的光刻和蝕刻技術(shù)與本領(lǐng)域任何技術(shù)人員公知的材料形成內(nèi)層電路圖案或傳導(dǎo)圖案。優(yōu)選地，然后清洗該形成圖案的核心板(21)，并用還原的氧化物或一些其它粗加工技術(shù)涂覆，用于在后面的迭片步驟中促進(jìn)附著。
參考圖3和4，一旦完成該襯底核21，下一步可包括元件的放置。但是首先，利用用于HDI迭片步驟的加工板或載體12和對齊引腳14與16制備襯底核21。該具有適當(dāng)加工引腳的加工板放置在迭片層疊工作站上。第一傳導(dǎo)層18可施加至載體12，然后是附著(介質(zhì))層20。第一傳導(dǎo)層18可由銅薄片形成，能夠可選地增加該層，以允許加熱期間各層的相對移動。該第一傳導(dǎo)層18還可通過涂覆有樹脂的銅箔中的銅箔形成，其可置于加工板之上，并使用加工引腳定位，環(huán)氧樹脂側(cè)向上。該附著層20可在涂覆有樹脂的銅箔上由環(huán)氧樹脂形成。圖2B的完整的襯底核21可置于涂覆有樹脂的箔片頂部上的加工引腳14和16之上的適當(dāng)位置，以形成圖3中所示的襯底。元件25可放置在孔24中，如圖4所示?？赏ㄟ^利用取放機(jī)將芯片元件放置在洞或孔24中處理圖3的整個(gè)組件，來完成將元件25放置在孔24中的處理。這些芯片元件可放置在連續(xù)豎直排列的孔中。例如，修改的Nitto聯(lián)合置放機(jī)可將這些芯片元件放置在鉆孔內(nèi)垂直定位的位置中，并檢查丟失的器件。
隨著按照需要將元件25置于所有洞或孔中，圖4的組件可放回至迭片層疊站，用于放置第二附著層(介質(zhì))層26和第二傳導(dǎo)層28，如圖5中所示。層26和28可為第二涂覆樹脂的銅箔層，其置于該堆疊的頂部，環(huán)氧樹脂側(cè)對著該襯底核21?？蛇x地，可在上面放置另一銅薄片(形成部分傳導(dǎo)層28)和另一加工板或第二載體30。參考圖6，可按照標(biāo)準(zhǔn)的工業(yè)處理在真空壓合機(jī)中偏置或擠壓和固化圖5所示的整個(gè)堆疊。在擠壓期間，形式上為涂覆在銅箔上的環(huán)氧樹脂的附著層26和/或20將在元件25周圍流動填充前述孔24，如圖6所示。在流動時(shí)間后，該環(huán)氧樹脂將凝結(jié)并固化，在該襯底核的頂面和底面將該箔片粘附到該襯底核21。從而在適當(dāng)?shù)牡胤焦潭ㄔ摕o源元件，并將其集成至板中。在擠壓操作后，圖6中的組件在外觀上類似于圖5的組件，除了粘合劑現(xiàn)在圍繞該元件的主要部分。
參考圖7，可將圖6的組件從載體12和30與引腳14和16中去除，但通過每次僅去除一個(gè)載體和處理對應(yīng)側(cè)，還可能進(jìn)行另外的處理。在任何情況下，此時(shí)，圖6的組件可形成通孔44，例如按照標(biāo)準(zhǔn)方法鉆的孔，以按照需要形成前后或?qū)娱g通孔連接。也是在這時(shí)，可使用激光或其它技術(shù)形成開孔或孔34，暴露元件25的傳導(dǎo)表面32。理想地，激光器可在埋于核心襯底中的芯片元件的端部上精確地形成開孔。存在幾種普通方法用于制作激光孔，但本發(fā)明當(dāng)然并不限于這些技術(shù)。這些示例方法包括1)利用紫外線(UV)激光器切割銅箔和介質(zhì)；2)利用UV激光器切割銅，然后用紅外線激光器去除暴露的介質(zhì)；以及3)利用本領(lǐng)域技術(shù)人員公知的光刻和蝕刻工藝蝕刻該銅箔中的孔，并且然后使用紅外線激光器去除因此而暴露的介質(zhì)。
在產(chǎn)生孔34和孔44之后，包括通向元件傳導(dǎo)表面或該芯片元件焊盤端部的開孔，可使用本領(lǐng)域任何技術(shù)人員熟知的標(biāo)準(zhǔn)電鍍、光刻和蝕刻技術(shù)進(jìn)一步處理圖7的組件并將其完成，以形成圖8所示的組件52。鍍層36形成鍍孔38，并形成嵌入式元件25的傳導(dǎo)表面32和第一傳導(dǎo)層20與第二傳導(dǎo)層28中至少一個(gè)間的互連。還可在第一或第二傳導(dǎo)層(20或28)，嵌入式元件25的傳導(dǎo)表面32以及襯底核上的一部分傳導(dǎo)圖案27間形成互連。在一個(gè)實(shí)施例中，這些互連可以用作有效的屏蔽。如果需要，如圖8A所示，可通過選擇性電鍍、或光刻和蝕刻或其它手段，由鍍層36形成圖案19。類似地，可在鍍層36和傳導(dǎo)層(20和28)中按照需要形成圖8B中所示的圖案39。該第一傳導(dǎo)層20和/或第二傳導(dǎo)層28在圖7中開始的形成孔的處理前還可在其上具有傳導(dǎo)圖案。
此工藝的改動是可能的，這對于本領(lǐng)域的任何技術(shù)人員是顯而易見的，但此處公開的實(shí)施例預(yù)見到在HDI結(jié)構(gòu)內(nèi)的埋孔中垂直(或以其它方位)安裝芯片元件(或其它元件)，然后利用HDI孔使掩埋的芯片元件端部接觸的任何工藝。這些改動包括，但不限于，使用光孔或等離子孔替代激光器，或使用液體或漿料替代涂覆樹脂的箔片，或使用任何集成電路或具有至少兩個(gè)用于嵌入式元件的傳導(dǎo)端子的其它元件，而不僅是芯片元件。例如，針對諸如壓控振蕩器、RF前端電路和功率放大器(僅列舉這幾種)的小型、壓縮模塊構(gòu)思實(shí)施例。隨著更為復(fù)雜的電路或器件變得越小，這些器件就越有可能作為此處的嵌入式元件。還可預(yù)見到增加嵌入式元件另外的層或其它級，如通過順序迭片技術(shù)。
根據(jù)本發(fā)明的實(shí)施例還可用于制造任何PCB，但有可能特別適用于細(xì)線高密度互連設(shè)計(jì)。最直接的好處是應(yīng)用至高引腳數(shù)集成電路封裝上的旁路器件。參考圖9和10，球柵陣列(BGA)封裝60是示例高引腳數(shù)集成電路封裝。最簡單形式的BGA封裝60可包括襯底62和焊球64陣列。如圖10中所示，一個(gè)或多個(gè)BGA封裝可連接至襯底組件52的任一側(cè)。這種結(jié)構(gòu)在每個(gè)引線插腳(或此例中的焊球)都需要經(jīng)由電容器分路至地的情況下有用。從而，該嵌入式元件(25)可為電容器，并且襯底核上的所有或部分鍍層36、第一傳導(dǎo)層20、第二傳導(dǎo)層28和傳導(dǎo)層27能夠作為地。
此外，上述說明僅作為示例，并不是在任何方面限制本發(fā)明，除了所附權(quán)利要求中列出的。
權(quán)利要求
1.一種在襯底組件中形成嵌入式元件的方法，包括以下步驟在第一載體上施加第一傳導(dǎo)層；在所述第一傳導(dǎo)層上施加第一附著層；在所述第一附著層上放置預(yù)處理襯底，其中，所述預(yù)處理襯底包括至少一個(gè)孔；在所述孔中放置嵌入式元件，其中，所述嵌入式元件包括至少兩個(gè)傳導(dǎo)端子；在至少部分所述預(yù)處理襯底上和至少部分所述嵌入式元件上施加第二附著層；在所述第二附著層上施加第二傳導(dǎo)層；在所述第二傳導(dǎo)層上放置第二載體；以及彼此相對地偏置所述第一與第二載體，以在所述第一和第一傳導(dǎo)層間產(chǎn)生具有所述嵌入式元件的襯底組件。
2.權(quán)利要求1所述的方法，其中，所述方法還包括以下步驟去除所述第一載體和所述第二載體中的至少一個(gè)；形成穿過由第一傳導(dǎo)層和第一附著層形成的第一層對以及由第二傳導(dǎo)層和第二附著層形成的第二層對中的至少一個(gè)層對的開孔，以暴露所述嵌入式元件的至少一個(gè)傳導(dǎo)表面；以及在所述嵌入式元件的傳導(dǎo)表面與具有開孔的所述第一傳導(dǎo)層和所述第二傳到層中的至少一個(gè)間形成互連。
3.權(quán)利要求2所述的方法，其中，所述方法還包括在第一傳導(dǎo)層和第二傳導(dǎo)層中的至少一個(gè)上產(chǎn)生傳導(dǎo)圖案的步驟。
4.權(quán)利要求1所述的方法，其中，所述的放置嵌入式元件的步驟包括在孔中以垂直方位放置所述嵌入式元件的步驟。
5.權(quán)利要求1所述的方法，其中，所述的放置嵌入式元件的步驟包括利用取放機(jī)將所述嵌入式元件放置在孔中的步驟，并且所述方法還包括為檢查所述嵌入式元件的存在而檢查所述孔的步驟。
6.一種襯底組件，其在襯底核的孔內(nèi)具有至少一個(gè)嵌入式元件，所述襯底組件包括第一傳導(dǎo)層上的第一附著層，其中，所述第一附著層將所述第一傳導(dǎo)層連接至所述襯底核的底部表面；所述孔中的嵌入式元件，其中，所述嵌入式元件包括至少兩個(gè)傳導(dǎo)端子；在至少部分所述襯底核的頂部表面上和至少部分所述嵌入式元件之上的第二附著層，其中，所述第一附著層和所述第二附著層中的至少一個(gè)至少部分地填充所述孔；以及在所述第二附著層上的第二傳導(dǎo)層。
7.權(quán)利要求6所述的襯底組件，其中，所述襯底組件還包括所述嵌入式元件的傳導(dǎo)表面與所述第一傳導(dǎo)層和所述第二傳導(dǎo)層中的至少一個(gè)間的互連。
8.權(quán)利要求7所述的襯底組件，其中，所述互連是通過至少臨時(shí)暴露所述嵌入式組件至少一個(gè)傳導(dǎo)表面的開孔而形成的，并且其中所述開孔穿過由第一傳導(dǎo)層和第一附著層形成的第一層對以及由第二傳導(dǎo)層和第二附著層形成的第二層對中的至少一個(gè)層對。
9.權(quán)利要求6所述的襯底組件，其中，所述襯底組件還包括所述嵌入式元件第一傳導(dǎo)端子與所述第一傳導(dǎo)層間的第一互連以及所述嵌入式元件第二傳導(dǎo)端子與所述第二傳導(dǎo)層間的第二互連。
10.權(quán)利要求9所述的襯底組件，其中，所述第一互連是通過第一傳導(dǎo)層和第一附著層中的開孔而形成的，并且所述第二互連是通過第二傳導(dǎo)層和第二附著層中的開孔而形成的。
全文摘要
一種襯底組件(10)及其制造方法，具有至少一個(gè)在襯底核(22)的孔(24)中的嵌入式元件(25)，并且包括連接至該襯底核的第一附著層(20)，和在該襯底核的至少部分頂部表面上和部分該嵌入式元件上的第二附著層(26)。該襯底組件還可包括附著至該襯底核底部表面的第一傳導(dǎo)層(18)和在該第二附著層上的第二傳導(dǎo)層(28)。該襯底組件還可包括該嵌入式元件傳導(dǎo)表面和該第一傳導(dǎo)層與該第二傳導(dǎo)層中至少一個(gè)間的互連(36)。該互連可通過至少臨時(shí)暴露該嵌入式元件的至少一個(gè)傳導(dǎo)表面(32)的開孔(34)而形成。
文檔編號H01K3/10GK1823555SQ200480020331
公開日2006年8月23日 申請日期2004年7月20日 優(yōu)先權(quán)日2003年7月24日
發(fā)明者詹姆士·A·佐洛, 約翰·K·阿利奇, 約翰·C·巴龍, 加里·R·布爾漢斯, 約翰·霍利, 亨利·F·利布曼 申請人:摩托羅拉公司