本發(fā)明涉及多媒體技術(shù)領(lǐng)域，尤其涉及一種音頻處理方法、裝置及系統(tǒng)。

背景技術(shù)：

在語音應(yīng)用系統(tǒng)中，隨著語音識(shí)別應(yīng)用的發(fā)展，對麥克風(fēng)同時(shí)輸入的路數(shù)要求比較多，但是后端處理系統(tǒng)基本沒有支持麥克風(fēng)多路同時(shí)輸入的接口。如在當(dāng)前應(yīng)用系統(tǒng)中，要有8路麥克風(fēng)再加3路音頻采集信號(hào)同時(shí)輸入到后端處理系統(tǒng)中，但后端處理系統(tǒng)只有一路IIS接口或PCM接口，無法滿足上述多路信號(hào)同時(shí)輸入的需求。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的主要目的在于提供一種音頻處理方法，旨在解決現(xiàn)有語音應(yīng)用的后端處理系統(tǒng)無法滿足多路信號(hào)同時(shí)輸入的技術(shù)問題。

為實(shí)現(xiàn)上述目的，本發(fā)明提出的音頻處理方法，包括以下步驟：

將麥克風(fēng)陣列拾取的語音信號(hào)轉(zhuǎn)換成多路數(shù)字信號(hào)；

接收所述多路數(shù)字信號(hào)中的左通道數(shù)據(jù)和右通道數(shù)據(jù)的依次輸入；

將所述左通道數(shù)據(jù)和右通道數(shù)據(jù)分別緩存預(yù)設(shè)時(shí)間后，輸出帶有同步識(shí)別信號(hào)的單路數(shù)字信號(hào)；

依據(jù)所述同步識(shí)別信號(hào)將所述單路數(shù)字信號(hào)還原至各通道進(jìn)行音頻處理。

進(jìn)一步地，所述接收所述多路數(shù)字信號(hào)中的左通道數(shù)據(jù)和右通道數(shù)據(jù)的依次輸入的步驟，具體包括：

以第一采樣率同步接收經(jīng)IIS輸入的所述多路數(shù)字信號(hào)；

判斷所述多路數(shù)字信號(hào)的幀時(shí)鐘是否為預(yù)設(shè)電平，若是，則接收的多路數(shù)字信號(hào)為左通道數(shù)據(jù)，若否，則接收的多路數(shù)字信號(hào)為右通道數(shù)據(jù)；

在預(yù)設(shè)間隔之后，切換接收的多路數(shù)字信號(hào)的通道數(shù)據(jù)類型。

進(jìn)一步地，所述將左通道數(shù)據(jù)和右通道數(shù)據(jù)分別緩存預(yù)設(shè)時(shí)間后，輸出帶有同步識(shí)別信號(hào)的單路數(shù)字信號(hào)的步驟，具體包括：

依據(jù)接收的左通道數(shù)據(jù)或右通道數(shù)據(jù)的通道數(shù)量，設(shè)定第二采樣率；

將依次接收到的左通道數(shù)據(jù)和右通道數(shù)據(jù)按照順序分別緩存，并對最后一組通道數(shù)據(jù)作同步識(shí)別處理；

在預(yù)設(shè)時(shí)間之后，按照左通道數(shù)據(jù)和右通道數(shù)據(jù)的緩存順序，以所述第二采樣率單路輸出。

進(jìn)一步地，所述第一采樣率設(shè)為f₁，所述第二采樣率設(shè)為f₂，所述通道數(shù)量設(shè)為n，則f₂＝n*f₁。

本發(fā)明的另一目的在于提出一種音頻處理裝置，該音頻處理裝置包括：

模數(shù)轉(zhuǎn)換模塊，將麥克風(fēng)陣列拾取的語音信號(hào)轉(zhuǎn)換成多路數(shù)字信號(hào)；

音頻合并模塊，接收所述多路數(shù)字信號(hào)中的左通道數(shù)據(jù)和右通道數(shù)據(jù)的依次輸入，將所述左通道數(shù)據(jù)和右通道數(shù)據(jù)分別緩存預(yù)設(shè)時(shí)間后輸出為帶有同步識(shí)別信號(hào)的單路數(shù)字信號(hào)；

音頻處理模塊，依據(jù)所述同步識(shí)別信號(hào)將所述單路數(shù)字信號(hào)還原至各通道進(jìn)行音頻處理。

進(jìn)一步地，所述音頻合并模塊包括：

接收單元，以第一采樣率同步接收經(jīng)IIS輸入的所述多路數(shù)字信號(hào)；

判斷單元，判斷所述多路數(shù)字信號(hào)的幀時(shí)鐘是否為預(yù)設(shè)電平，若是，則接收的多路數(shù)字信號(hào)為左通道數(shù)據(jù)，若否，則接收的多路數(shù)字信號(hào)為右通道數(shù)據(jù)；

切換單元，在預(yù)設(shè)間隔之后，切換接收的多路數(shù)字信號(hào)的通道數(shù)據(jù)類型。

進(jìn)一步地，所述音頻合并模塊還包括：

設(shè)定單元，依據(jù)接收的左通道數(shù)據(jù)或右通道數(shù)據(jù)的通道數(shù)量，設(shè)定第二采樣率；

緩存單元，將依次接收到的左通道數(shù)據(jù)和右通道數(shù)據(jù)按照順序分別緩存，并對最后一組通道數(shù)據(jù)作同步識(shí)別處理；

輸出單元，在預(yù)設(shè)時(shí)間之后，按照左通道數(shù)據(jù)和右通道數(shù)據(jù)的緩存順序，以所述第二采樣率單路輸出。

進(jìn)一步地，所述第一采樣率設(shè)為f₁，所述第二采樣率設(shè)為f₂，所述通道數(shù)量設(shè)為n，則f₂＝n*f₁。

進(jìn)一步地，所述音頻合并模塊為FPGA芯片或MCU芯片。

本發(fā)明還提出一種音頻處理系統(tǒng)，該音頻處理系統(tǒng)包括模數(shù)轉(zhuǎn)換器、音頻處理器、及如上所述的音頻處理裝置，所述音頻處理裝置連接所述模數(shù)轉(zhuǎn)換器和音頻處理器，接收多個(gè)模數(shù)轉(zhuǎn)換器輸入的多路數(shù)字信號(hào)，輸出單路數(shù)字信號(hào)至音頻處理器。

本發(fā)明的音頻處理方法，首先將麥克風(fēng)陣列拾取的語音信號(hào)經(jīng)ADC轉(zhuǎn)換成多路數(shù)字信號(hào)，然后依據(jù)所述多路數(shù)字信號(hào)的時(shí)鐘的電平值接收左通道數(shù)據(jù)和右通道數(shù)據(jù)的依次輸入，再將所述左通道數(shù)據(jù)和右通道數(shù)據(jù)分別緩存預(yù)設(shè)時(shí)間后，輸出帶有同步識(shí)別信號(hào)的單路數(shù)字信號(hào)，最后依據(jù)所述同步識(shí)別信號(hào)將所述單路數(shù)字信號(hào)還原至各通道進(jìn)行音頻處理。本發(fā)明的音頻處理方法通過軟件或硬件方式將前端輸入的多路數(shù)字信號(hào)處理為單路數(shù)字信號(hào)后輸出至后端處理系統(tǒng)，提高了系統(tǒng)設(shè)計(jì)的兼容性，節(jié)省了開發(fā)周期和成本。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖示出的結(jié)構(gòu)獲得其他的附圖。

圖1為本發(fā)明音頻處理方法一實(shí)施例的流程圖；

圖2為圖1中步驟S20的具體流程圖；

圖3為圖1中步驟S30的具體流程圖；

圖4為本發(fā)明音頻處理裝置一實(shí)施例的功能模塊圖。

附圖標(biāo)號(hào)說明：

本發(fā)明目的的實(shí)現(xiàn)、功能特點(diǎn)及優(yōu)點(diǎn)將結(jié)合實(shí)施例，參照附圖做進(jìn)一步說明。

具體實(shí)施方式

應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。

本發(fā)明提出一種音頻處理方法。

參照圖1，圖1為本發(fā)明的音頻處理方法一實(shí)施例的流程圖。

在本實(shí)施例中，該音頻處理方法包括以下步驟：

S10：將麥克風(fēng)陣列拾取的語音信號(hào)轉(zhuǎn)換成多路數(shù)字信號(hào)；

S20：接收所述多路數(shù)字信號(hào)中的左通道數(shù)據(jù)和右通道數(shù)據(jù)的依次輸入；

S30：將所述左通道數(shù)據(jù)和右通道數(shù)據(jù)分別緩存預(yù)設(shè)時(shí)間后，輸出帶有同步識(shí)別信號(hào)的單路數(shù)字信號(hào)；

S40：依據(jù)所述同步識(shí)別信號(hào)將所述單路數(shù)字信號(hào)還原至各通道進(jìn)行音頻處理。

本實(shí)施例的音頻處理方法主要用于語音應(yīng)用系統(tǒng)中前端采集的多路信號(hào)合并為單路信號(hào)，以便輸入至后端的音頻處理器中進(jìn)行音頻處理，在一實(shí)施例中，設(shè)定MIC₁到MIC₈為語音采集的MIC陣列，每個(gè)MIC接入到ADC的一路輸入上，MIC的輸入共需要4組IIS，而內(nèi)部音頻采樣也需要2組IIS，總共為6組IIS同時(shí)輸入到音頻處理系統(tǒng)，但大部分音頻處理系統(tǒng)只有1組IIS或PCM接口輸入，這么多組同時(shí)輸入的IIS無法直接輸入到音頻處理系統(tǒng)中，所以需要將多組IIS信號(hào)合成一路信號(hào)輸入到音頻處理系統(tǒng)中，以解決現(xiàn)有的系統(tǒng)中配置的硬件大多只存在一個(gè)IIS接口或PCM輸入或輸出接口，從而導(dǎo)致在系統(tǒng)開發(fā)的周期延長，兼容性降低。

本實(shí)施例的音頻處理方法，在進(jìn)行操作時(shí)，首先將麥克風(fēng)陣列拾取的語音信號(hào)模擬信號(hào)發(fā)送至與所述麥克風(fēng)陣列連接的ADC(模數(shù)轉(zhuǎn)換器)轉(zhuǎn)換成數(shù)字信號(hào)，一般來說，每兩組麥克風(fēng)對應(yīng)一ADC，兩組麥克風(fēng)在經(jīng)過ADC轉(zhuǎn)換后分別輸入左通道數(shù)據(jù)和右通道數(shù)據(jù)，ADC將多路語音模擬信號(hào)轉(zhuǎn)換成多路數(shù)字信號(hào)后，通過IIS接口將所述多路數(shù)字信號(hào)經(jīng)過軟件處理模式或硬件處理模式進(jìn)行數(shù)據(jù)數(shù)據(jù)合并和融合，軟件處理模式如MCU等通過構(gòu)建緩存區(qū)，將全部數(shù)據(jù)接收至所述緩存區(qū)后，通過對全部數(shù)據(jù)進(jìn)行打包，將打包后的數(shù)據(jù)包通過唯一的IIS輸出接口或PCM輸出接口，輸出至音頻處理系統(tǒng)進(jìn)行應(yīng)用；硬件處理模式一般采用FGPA(現(xiàn)場可編輯門陣列)，通過增大輸出時(shí)的傳輸速率，在相同時(shí)間內(nèi)輸出單路數(shù)字信號(hào)。

在獲取ADC通過IIS將多路數(shù)字信號(hào)輸入的操作時(shí)，執(zhí)行接收所述多路數(shù)字信號(hào)的操作命令，由于語音模擬信號(hào)在經(jīng)ADC進(jìn)行模數(shù)轉(zhuǎn)換時(shí)，可以直接根據(jù)語音模擬信號(hào)的電平高低轉(zhuǎn)換為高電平數(shù)字信號(hào)和低電平數(shù)字信號(hào)，在經(jīng)IIS接口輸入時(shí)，根據(jù)數(shù)字信號(hào)內(nèi)時(shí)鐘的電平值的高低輸入左通道數(shù)據(jù)或右通道數(shù)據(jù)，一般LRCK為高電平時(shí)同時(shí)輸入多路數(shù)字信號(hào)中的左通道數(shù)據(jù)，當(dāng)LRCK為低電平時(shí)同時(shí)輸入多路數(shù)字信號(hào)中的右通道數(shù)據(jù)，在接收到所述多路數(shù)字信號(hào)的左通道數(shù)據(jù)和右通道數(shù)據(jù)后，對所述左通道數(shù)據(jù)和右通道數(shù)據(jù)進(jìn)行緩存，并對最后一組輸入的左通道數(shù)據(jù)或右通道數(shù)據(jù)進(jìn)行同時(shí)識(shí)別處理，在預(yù)設(shè)時(shí)間之后，將該次緩存的左通道數(shù)據(jù)、右通道數(shù)據(jù)、及同步識(shí)別信號(hào)數(shù)據(jù)依次從唯一的IIS輸出接口或PCM輸出接口輸出，形成單路數(shù)字信號(hào)輸出至后端的音頻處理器進(jìn)行下一步音頻處理。

在接收到所述單路數(shù)字信號(hào)后，依據(jù)所述單路數(shù)字信號(hào)攜帶的同步識(shí)別信號(hào)數(shù)據(jù)將所述單路數(shù)字信號(hào)還原至各通道后，就可以進(jìn)行后續(xù)的音頻處理了，解決了在進(jìn)行多路音頻處理時(shí)還需專門配置多路輸入或輸出接口，節(jié)省了開發(fā)時(shí)間和成本，提高了系統(tǒng)應(yīng)用的兼容性。

本發(fā)明的音頻處理方法，首先將麥克風(fēng)陣列拾取的語音信號(hào)經(jīng)ADC轉(zhuǎn)換成多路數(shù)字信號(hào)，然后依據(jù)所述多路數(shù)字信號(hào)的時(shí)鐘的電平值接收左通道數(shù)據(jù)和右通道數(shù)據(jù)的依次輸入，再將所述左通道數(shù)據(jù)和右通道數(shù)據(jù)分別緩存預(yù)設(shè)時(shí)間后，輸出帶有同步識(shí)別信號(hào)的單路數(shù)字信號(hào)，最后依據(jù)所述同步識(shí)別信號(hào)將所述單路數(shù)字信號(hào)還原至各通道進(jìn)行音頻處理。本發(fā)明的音頻處理方法通過軟件或硬件方式將前端輸入的多路數(shù)字信號(hào)處理為單路數(shù)字信號(hào)后輸出至后端處理系統(tǒng)，提高了系統(tǒng)設(shè)計(jì)的兼容性，節(jié)省了開發(fā)周期和成本。

進(jìn)一步地，參照圖2，基于上述實(shí)施例的音頻處理方法，步驟S20，具體包括：

S21：以第一采樣率同步接收經(jīng)IIS輸入的所述多路數(shù)字信號(hào)；

S22：判斷所述多路數(shù)字信號(hào)的幀時(shí)鐘是否為預(yù)設(shè)電平，若是，則接收的多路數(shù)字信號(hào)為左通道數(shù)據(jù)，若否，則接收的多路數(shù)字信號(hào)為右通道數(shù)據(jù)；

S23：在預(yù)設(shè)間隔之后，切換接收的多路數(shù)字信號(hào)的通道數(shù)據(jù)類型。

在本實(shí)施例中，對經(jīng)由ADC轉(zhuǎn)換后的多路數(shù)字信號(hào)進(jìn)行接收時(shí)，首先根據(jù)ADC的組數(shù)，通過IIS接口連接于后續(xù)處理的CPU、FPGA、或MCU的多個(gè)接口，按照第一采樣率，也即標(biāo)準(zhǔn)的采樣傳輸速率同步接收每一路的數(shù)字信號(hào)輸入，由于每路數(shù)字信號(hào)由兩組麥克風(fēng)拾取的語音信號(hào)模擬信號(hào)轉(zhuǎn)換而來，并且區(qū)分了左通道數(shù)據(jù)和右通道數(shù)據(jù)，所以在多路的數(shù)字信號(hào)輸入時(shí)，需判斷該路數(shù)字信號(hào)的幀時(shí)鐘是否為預(yù)設(shè)電平，也即電子工程學(xué)中的高電平，一般對于TTL來說高電平是2.4V-5.0V、低電平是0.0V-0.4V，對于CMOS來說高電平是4.99-5.0v、低電平是0.0-0.01v，若是，則接收的多路數(shù)字信號(hào)為左通道數(shù)據(jù)，若否則接收的多路數(shù)字信號(hào)為右通道數(shù)據(jù)，當(dāng)然，在預(yù)設(shè)間隔之后，需要切換接收的多路數(shù)字信號(hào)的通道數(shù)據(jù)類型，也即在預(yù)設(shè)間隔之后，將接收左通道數(shù)據(jù)切換為接收右通道數(shù)據(jù)。

進(jìn)一步參照上述實(shí)施例，以左對齊IIS信號(hào)為例，LRCK為高電平時(shí)，ADC的DATA數(shù)據(jù)為左通道的數(shù)據(jù)，LRCK為低電平時(shí)，DATA數(shù)據(jù)為右通道數(shù)據(jù)；由于ADC的時(shí)鐘是連接在一起的，所以當(dāng)LRCK為高時(shí)，輸入MIC₁、MIC₃、MIC₅、MIC₇等ADC上的左通道數(shù)據(jù)；當(dāng)LRCK為低時(shí)，輸入MIC₂、MIC₄、MIC₆、MIC₈等ADC上的右通道數(shù)據(jù)。

進(jìn)一步地，參照圖3，基于上述實(shí)施例的音頻處理方法，步驟S30，具體包括：

S31：依據(jù)接收的左通道數(shù)據(jù)或右通道數(shù)據(jù)的通道數(shù)量，設(shè)定第二采樣率；

S32：將依次接收到的左通道數(shù)據(jù)和右通道數(shù)據(jù)按照順序分別緩存，并對最后一組通道數(shù)據(jù)作同步識(shí)別處理；

S33：在預(yù)設(shè)時(shí)間之后，按照左通道數(shù)據(jù)和右通道數(shù)據(jù)的緩存順序，以所述第二采樣率單路輸出。

在本實(shí)施例中，在接收多組左通道數(shù)據(jù)或右通道數(shù)據(jù)時(shí)，還需要依據(jù)所述左通道或右通道的通道數(shù)量設(shè)定左通道數(shù)據(jù)和右通道數(shù)據(jù)的第二采樣路，也即輸出時(shí)的速率，然后將依次接收到的左通道數(shù)據(jù)和右通道數(shù)據(jù)按照輸入時(shí)的順序進(jìn)行緩存，并將最后輸入的那一組數(shù)據(jù)替換為具有識(shí)別功能的同步識(shí)別數(shù)據(jù)，在緩存預(yù)設(shè)時(shí)間會(huì)后，按照左通道數(shù)據(jù)和右通道數(shù)據(jù)的緩存數(shù)據(jù)，以上述設(shè)定的第二采樣率從一個(gè)IIS輸出接口或PCM輸出接口輸出，兩組同步識(shí)別數(shù)據(jù)之間的數(shù)據(jù)設(shè)定為一個(gè)幀節(jié)，每次輸出一個(gè)幀節(jié)的音頻數(shù)據(jù)。

進(jìn)一步參照上述實(shí)施例，同一時(shí)刻會(huì)有6個(gè)ADC的左通道或右通道數(shù)據(jù)輸入，然后對收到的當(dāng)前數(shù)據(jù)進(jìn)行緩存，直到把當(dāng)前數(shù)據(jù)接收完成后，采用PCM接口把收到數(shù)據(jù)，一般緩存1/2fs后以6倍(多少通道就多少倍)速率從PCM或IIS接口順序地輸出給后端的音頻處理系統(tǒng)，在輸出的同時(shí)，同步緩存各ADC另一通道數(shù)據(jù)，而另一通道的數(shù)據(jù)發(fā)送也是采用相同的方式。

由于輸出的單路數(shù)據(jù)是根據(jù)通道順序進(jìn)行傳送的，為了區(qū)分識(shí)別所傳送的數(shù)據(jù)的通道識(shí)別，需要在PCM發(fā)送的右通道的最后一組數(shù)據(jù)，換為同步識(shí)別數(shù)據(jù)，也就是犧牲ADC₆右的數(shù)據(jù)，用于同步識(shí)別用，兩個(gè)同步識(shí)別數(shù)據(jù)之間的數(shù)據(jù)視為一幀，每一幀就是各通道每次采樣的數(shù)據(jù)。

進(jìn)一步地，所述第一采樣率設(shè)為f₁，所述第二采樣率設(shè)為f₂，所述通道數(shù)量設(shè)為n，則f₂＝n*f₁，也即將接收到的多路數(shù)字信號(hào)在相同的時(shí)間內(nèi)以單路輸出。

本發(fā)明進(jìn)一步提出一種音頻處理裝置。

參照圖4，圖4為本發(fā)明的音頻處理裝置一實(shí)施例的功能模塊圖。

在本實(shí)施例中，該音頻處理裝置100包括：

模數(shù)轉(zhuǎn)換模塊10，將麥克風(fēng)陣列拾取的語音信號(hào)轉(zhuǎn)換成多路數(shù)字信號(hào)；

音頻合并模塊20，接收所述多路數(shù)字信號(hào)中的左通道數(shù)據(jù)和右通道數(shù)據(jù)的依次輸入，將所述左通道數(shù)據(jù)和右通道數(shù)據(jù)分別緩存預(yù)設(shè)時(shí)間后輸出為帶有同步識(shí)別信號(hào)的單路數(shù)字信號(hào)；

音頻處理模塊30，依據(jù)所述同步識(shí)別信號(hào)將所述單路數(shù)字信號(hào)還原至各通道進(jìn)行音頻處理。

本實(shí)施例的音頻處理裝置主要用于語音應(yīng)用系統(tǒng)中前端采集的多路信號(hào)經(jīng)FPGA或MCU合并為單路信號(hào)，以便輸入至后端的音頻處理器中進(jìn)行音頻處理，在一實(shí)施例中設(shè)定MIC₁到MIC₈為語音采集的MIC陣列，每個(gè)MIC接入到ADC的一路輸入上，MIC的輸入共需要4組IIS，而內(nèi)部音頻采樣也需要2組IIS，總共為6組IIS同時(shí)輸入到音頻處理系統(tǒng)，但大部分音頻處理系統(tǒng)只有1組IIS或PCM接口輸入，這么多組同時(shí)輸入的IIS無法直接輸入到音頻處理系統(tǒng)中，所以需要將多組IIS信號(hào)合成一路信號(hào)輸入到音頻處理系統(tǒng)中，以解決現(xiàn)有的系統(tǒng)中配置的硬件大多只存在一個(gè)IIS接口或PCM輸入或輸出接口，從而導(dǎo)致在系統(tǒng)開發(fā)的周期延長，兼容性降低。

本實(shí)施例的音頻處理裝置100，在進(jìn)行操作時(shí)，首先由模數(shù)轉(zhuǎn)換模塊10將麥克風(fēng)陣列拾取的語音信號(hào)模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，一般來說，每兩組麥克風(fēng)對應(yīng)一ADC，兩組麥克風(fēng)在經(jīng)過ADC轉(zhuǎn)換后分別輸入左通道數(shù)據(jù)和右通道數(shù)據(jù)，ADC將多路語音模擬信號(hào)轉(zhuǎn)換成多路數(shù)字信號(hào)后，通過IIS接口將所述多路數(shù)字信號(hào)經(jīng)過軟件處理模式或硬件處理模式進(jìn)行數(shù)據(jù)數(shù)據(jù)合并和融合，軟件處理模式如MCU等通過構(gòu)建緩存區(qū)，將全部數(shù)據(jù)接收至所述緩存區(qū)后，通過對全部數(shù)據(jù)進(jìn)行打包，將打包后的數(shù)據(jù)包通過唯一的IIS輸出接口或PCM輸出接口，輸出至音頻處理器進(jìn)行應(yīng)用；硬件處理模式一般采用FGPA(現(xiàn)場可編輯門陣列)，通過增大輸出時(shí)的傳輸速率，在相同時(shí)間內(nèi)輸出單路數(shù)字信號(hào)。

音頻合并模塊20在獲取ADC通過IIS將多路數(shù)字信號(hào)輸入的操作時(shí)，執(zhí)行接收所述多路數(shù)字信號(hào)的操作命令，由于語音模擬信號(hào)在經(jīng)ADC進(jìn)行模數(shù)轉(zhuǎn)換時(shí)，可以直接根據(jù)語音模擬信號(hào)的電平高低轉(zhuǎn)換為高電平數(shù)字信號(hào)和低電平數(shù)字信號(hào)，在經(jīng)IIS接口輸入時(shí)，根據(jù)數(shù)字信號(hào)內(nèi)時(shí)鐘的電平值的高低輸入左通道數(shù)據(jù)或右通道數(shù)據(jù)，一般LRCK為高電平時(shí)同時(shí)輸入多路數(shù)字信號(hào)中的左通道數(shù)據(jù)，當(dāng)LRCK為低電平時(shí)同時(shí)輸入多路數(shù)字信號(hào)中的右通道數(shù)據(jù)，在接收到所述多路數(shù)字信號(hào)的左通道數(shù)據(jù)和右通道數(shù)據(jù)后，對所述左通道數(shù)據(jù)和右通道數(shù)據(jù)進(jìn)行緩存，并對最后一組輸入的左通道數(shù)據(jù)或右通道數(shù)據(jù)進(jìn)行同時(shí)識(shí)別處理，在預(yù)設(shè)時(shí)間之后，將該次緩存的左通道數(shù)據(jù)、右通道數(shù)據(jù)、及同步識(shí)別信號(hào)數(shù)據(jù)依次從唯一的IIS輸出接口或PCM輸出接口輸出，形成單路數(shù)字信號(hào)輸出至后端的音頻處理器進(jìn)行下一步音頻處理，本實(shí)施例中的音頻合并模塊20可以是FPGA芯片，也可以是MCU芯片。

音頻處理模塊30在接收到所述單路數(shù)字信號(hào)后，依據(jù)所述單路數(shù)字信號(hào)攜帶的同步識(shí)別信號(hào)數(shù)據(jù)將所述單路數(shù)字信號(hào)還原至各通道后，就可以進(jìn)行后續(xù)的音頻處理了，解決了在進(jìn)行多路音頻處理時(shí)還需專門配置多路輸入或輸出接口，節(jié)省了開發(fā)時(shí)間和成本，提高了系統(tǒng)應(yīng)用的兼容性。

本發(fā)明的音頻處理裝置100，首先由模數(shù)轉(zhuǎn)換模塊10將麥克風(fēng)陣列拾取的語音信號(hào)經(jīng)ADC轉(zhuǎn)換成多路數(shù)字信號(hào)，然后由音頻合并模塊20依據(jù)所述多路數(shù)字信號(hào)的時(shí)鐘的電平值接收左通道數(shù)據(jù)和右通道數(shù)據(jù)的依次輸入，再將所述左通道數(shù)據(jù)和右通道數(shù)據(jù)分別緩存預(yù)設(shè)時(shí)間后，輸出帶有同步識(shí)別信號(hào)的單路數(shù)字信號(hào)，最后由音頻處理模塊30依據(jù)所述同步識(shí)別信號(hào)將所述單路數(shù)字信號(hào)還原至各通道進(jìn)行音頻處理。本發(fā)明的音頻處理裝置100通過軟件或硬件方式將前端輸入的多路數(shù)字信號(hào)處理為單路數(shù)字信號(hào)后輸出至后端處理系統(tǒng)，提高了系統(tǒng)設(shè)計(jì)的兼容性，節(jié)省了開發(fā)周期和成本。

進(jìn)一步地，參照圖4，所述音頻合并模塊20包括：

接收單元21，以第一采樣率同步接收經(jīng)IIS輸入的所述多路數(shù)字信號(hào)；

判斷單元22，判斷所述多路數(shù)字信號(hào)的幀時(shí)鐘是否為預(yù)設(shè)電平，若是，則接收的多路數(shù)字信號(hào)為左通道數(shù)據(jù)，若否，則接收的多路數(shù)字信號(hào)為右通道數(shù)據(jù)；

切換單元23，在預(yù)設(shè)間隔之后，切換接收的多路數(shù)字信號(hào)的通道數(shù)據(jù)類型。

在本實(shí)施例中，對經(jīng)由ADC轉(zhuǎn)換后的多路數(shù)字信號(hào)進(jìn)行接收時(shí)，首先接收單元21根據(jù)ADC的組數(shù)，通過IIS接口連接于后續(xù)處理的CPU、FPGA、或MCU的多個(gè)接口，按照第一采樣率，也即標(biāo)準(zhǔn)的采樣傳輸速率同步接收每一路的數(shù)字信號(hào)輸入，由于每路數(shù)字信號(hào)由兩組麥克風(fēng)拾取的語音信號(hào)模擬信號(hào)轉(zhuǎn)換而來，并且區(qū)分了左通道數(shù)據(jù)和右通道數(shù)據(jù)，所以在多路的數(shù)字信號(hào)輸入時(shí)，需判斷單元22判斷該路數(shù)字信號(hào)的幀時(shí)鐘是否為預(yù)設(shè)電平，也即電子工程學(xué)中的高電平，一般對于TTL來說高電平是2.4V-5.0V、低電平是0.0V-0.4V，對于CMOS來說高電平是4.99-5.0v、低電平是0.0-0.01v，若是，則接收的多路數(shù)字信號(hào)為左通道數(shù)據(jù)，若否則接收的多路數(shù)字信號(hào)為右通道數(shù)據(jù)，當(dāng)然，在預(yù)設(shè)間隔之后，需要切換單元23切換接收的多路數(shù)字信號(hào)的通道數(shù)據(jù)類型，也即在預(yù)設(shè)間隔之后，將接收左通道數(shù)據(jù)切換為接收右通道數(shù)據(jù)。

進(jìn)一步參照上述實(shí)施例，以左對齊IIS信號(hào)為例，LRCK為高電平時(shí)，ADC的DATA數(shù)據(jù)為左通道的數(shù)據(jù)，LRCK為低電平時(shí)，DATA數(shù)據(jù)為右通道數(shù)據(jù)；由于ADC的時(shí)鐘是連接在一起的，所以當(dāng)LRCK為高時(shí)，輸入MIC₁、MIC₃、MIC₅、MIC₇等ADC上的左通道數(shù)據(jù)；當(dāng)LRCK為低時(shí)，輸入MIC₂、MIC₄、MIC₆、MIC₈等ADC上的右通道數(shù)據(jù)。

進(jìn)一步地，參照圖4，所述音頻合并模塊20還包括：

設(shè)定單元24，依據(jù)接收的左通道數(shù)據(jù)或右通道數(shù)據(jù)的通道數(shù)量，設(shè)定第二采樣率；

緩存單元25，將依次接收到的左通道數(shù)據(jù)和右通道數(shù)據(jù)按照順序分別緩存，并對最后一組通道數(shù)據(jù)作同步識(shí)別處理；

輸出單元26，在預(yù)設(shè)時(shí)間之后，按照左通道數(shù)據(jù)和右通道數(shù)據(jù)的緩存順序，以所述第二采樣率單路輸出。

在本實(shí)施例中，在接收多組左通道數(shù)據(jù)或右通道數(shù)據(jù)時(shí)，還需要設(shè)定單元24依據(jù)所述左通道或右通道的通道數(shù)量設(shè)定左通道數(shù)據(jù)和右通道數(shù)據(jù)的第二采樣路，也即輸出時(shí)的速率，然后由緩存單元25將依次接收到的左通道數(shù)據(jù)和右通道數(shù)據(jù)按照輸入時(shí)的順序進(jìn)行緩存，并將最后輸入的那一組數(shù)據(jù)替換為具有識(shí)別功能的同步識(shí)別數(shù)據(jù)，最后由輸出單元26在緩存預(yù)設(shè)時(shí)間會(huì)后，按照左通道數(shù)據(jù)和右通道數(shù)據(jù)的緩存數(shù)據(jù)，以上述設(shè)定的第二采樣率從一個(gè)IIS輸出接口或PCM輸出接口輸出，兩組同步識(shí)別數(shù)據(jù)之間的數(shù)據(jù)設(shè)定為一個(gè)幀節(jié)，每次輸出一個(gè)幀節(jié)的音頻數(shù)據(jù)。

進(jìn)一步參照上述實(shí)施例，同一時(shí)刻會(huì)有6個(gè)ADC的左通道或右通道數(shù)據(jù)輸入到音頻合并模塊20，緩存單元25把當(dāng)前收到的數(shù)據(jù)進(jìn)行緩存，直到把當(dāng)前數(shù)據(jù)接收完成后，由輸出單元26采用PCM接口將收到的數(shù)據(jù)，一般緩存1/2fs后，以6倍(多少通道就多少倍)速率從PCM或IIS接口順序地輸出給音頻處理系統(tǒng)；在輸出給音頻處理系統(tǒng)的同時(shí)，合并模塊同步緩存各ADC另一通道數(shù)據(jù)，而另一通道的數(shù)據(jù)發(fā)送也是采用相同的方式。

由于音頻合并模塊20轉(zhuǎn)給音頻處理模塊30的數(shù)據(jù)是根據(jù)通道順序進(jìn)行傳送的，為了區(qū)分識(shí)別所傳送的數(shù)據(jù)的通道識(shí)別，需要在PCM發(fā)送的右通道的最后一組數(shù)據(jù)，換為同步識(shí)別數(shù)據(jù)，也就是犧牲ADC₆右的數(shù)據(jù)，用于同步識(shí)別用，兩個(gè)同步識(shí)別數(shù)據(jù)之間的數(shù)據(jù)視為一幀，每一幀就是各通道每次采樣的數(shù)據(jù)，音頻處理模塊30根據(jù)同步識(shí)別信號(hào)，就可以把輸出的單路數(shù)據(jù)還原至各通道進(jìn)行音頻處理。

進(jìn)一步地，所述第一采樣率設(shè)為f₁，所述第二采樣率設(shè)為f₂，所述通道數(shù)量設(shè)為n，則f₂＝n*f₁，也即將接收到的多路數(shù)字信號(hào)在相同的時(shí)間內(nèi)以單路輸出。

本發(fā)明還提出一種音頻處理系統(tǒng)，該音頻處理系統(tǒng)包括模數(shù)轉(zhuǎn)換器200、音頻處理器300、及如上所述的音頻處理裝置100，所述音頻處理裝置100連接所述模數(shù)轉(zhuǎn)換器200和音頻處理器300，接收多個(gè)模數(shù)轉(zhuǎn)換器200輸入的多路數(shù)字信號(hào)，輸出單路數(shù)字信號(hào)至音頻處理器300，在進(jìn)行音頻處理時(shí)，首先由模數(shù)轉(zhuǎn)換模塊10將麥克風(fēng)陣列拾取的語音信號(hào)經(jīng)模數(shù)轉(zhuǎn)換器200轉(zhuǎn)換成多路數(shù)字信號(hào)，然后由音頻合并模塊20依據(jù)所述多路數(shù)字信號(hào)的時(shí)鐘的電平值接收左通道數(shù)據(jù)和右通道數(shù)據(jù)的依次輸入，再將所述左通道數(shù)據(jù)和右通道數(shù)據(jù)分別緩存預(yù)設(shè)時(shí)間后，輸出帶有同步識(shí)別信號(hào)的單路數(shù)字信號(hào)，最后由音頻處理模塊30控制音頻處理器300依據(jù)所述同步識(shí)別信號(hào)將所述單路數(shù)字信號(hào)還原至各通道進(jìn)行音頻處理，提高了系統(tǒng)設(shè)計(jì)的兼容性，節(jié)省了開發(fā)周期和成本。

以上僅為本發(fā)明的優(yōu)選實(shí)施例，并非因此限制本發(fā)明的專利范圍，凡是利用本發(fā)明說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運(yùn)用在其他相關(guān)的技術(shù)領(lǐng)域，均同理包括在本發(fā)明的專利保護(hù)范圍內(nèi)。