光子集成平臺(tái)的制作方法
【技術(shù)領(lǐng)域】
[0001]本公開提出的實(shí)施例通常涉及絕緣體上硅(SOI)設(shè)備中的波導(dǎo)，并且更具體地，涉及在SOI設(shè)備的絕緣層上嵌入波導(dǎo)。
【背景技術(shù)】
[0002]SOI光學(xué)設(shè)備可以包括含有波導(dǎo)、光調(diào)制器、探測(cè)器、CMOS電路、用于與外部半導(dǎo)體芯片接合的金屬引線等的有源表層。從該有源表層傳輸光信號(hào)或?qū)⒐庑盘?hào)傳輸至有源表層引入許多挑戰(zhàn)。例如，光纖光纜可以被附接至SOI光學(xué)設(shè)備并且與其表層上的波導(dǎo)接合；然而，一種或多種模式的光纜的直徑(例如，針對(duì)單模光纜約10微米)可能具有與負(fù)責(zé)在S0I設(shè)備中路由光信號(hào)的次微米規(guī)格的波導(dǎo)模式大不相同的尺寸。因此，直接將光纖光纜與次微米波導(dǎo)接合可能會(huì)導(dǎo)致低傳輸效率或高耦合損耗。
【附圖說明】
[0003]因此以本公開的上述特征可以被詳細(xì)理解的形式，簡(jiǎn)潔地總結(jié)上文的本公開的更具體的描述可以通過參考實(shí)施例得到，部分實(shí)施例在附圖中被示出。然而，應(yīng)該注意的是附圖只示出本公開的典型實(shí)施例并且不因此被認(rèn)為限制本公開的范圍，本公開可以允許其它等效的實(shí)施例。
[0004]圖1根據(jù)本文公開的一個(gè)實(shí)施例示出S0I設(shè)備。
[0005]圖2根據(jù)本文公開的一個(gè)實(shí)施例示出具有嵌入式波導(dǎo)的S0I設(shè)備。
[0006]圖3根據(jù)本文公開的一個(gè)實(shí)施例示出制作具有嵌入式波導(dǎo)的S0I設(shè)備的流程圖。
[0007]圖4根據(jù)本文公開的一個(gè)實(shí)施例示出具有多接頭的嵌入式波導(dǎo)的S0I設(shè)備的側(cè)視圖。
[0008]圖5A-5E根據(jù)本文公開的實(shí)施例示出具有多接頭的嵌入式波導(dǎo)的S0I設(shè)備的截面圖。
[0009]圖6A-6B根據(jù)本文公開的實(shí)施例示出用于在波導(dǎo)之間傳遞光信號(hào)的交疊波導(dǎo)結(jié)構(gòu)。
[0010]圖7根據(jù)本文公開的一個(gè)實(shí)施例示出制作多接頭的嵌入式波導(dǎo)的流程。
[0011]圖8根據(jù)本文公開的一個(gè)實(shí)施例示出具有耦合至嵌入式波導(dǎo)的光纜的光學(xué)系統(tǒng)。
[0012]圖9根據(jù)本文公開的一個(gè)實(shí)施例示出圖8的光學(xué)系統(tǒng)的截面圖。
[0013]圖10根據(jù)本文公開的一個(gè)實(shí)施例示出電/光設(shè)備。
[0014]圖11根據(jù)本文公開的一個(gè)實(shí)施例示出具有嵌入式波導(dǎo)的電/光設(shè)備。
[0015]圖12A-12B根據(jù)本文公開的實(shí)施例示出具有多接頭的嵌入式波導(dǎo)的S0I設(shè)備的截面圖。
[0016]為了幫助理解，在可能的地方使用同一標(biāo)號(hào)以指定與附圖相同的同一元件。應(yīng)該預(yù)期到在一個(gè)實(shí)施例中公開的元件可以被有利地用于沒有具體詳述的其它實(shí)施例。
【具體實(shí)施方式】
[0017]綜述
[0018]本公開的一個(gè)實(shí)施例包括用于形成包括襯底和絕緣層的光學(xué)設(shè)備的方法。該方法包括:在光學(xué)設(shè)備的絕緣層中形成第一波導(dǎo)，并且在形成該第一波導(dǎo)后，將晶體的半導(dǎo)體層置于所述絕緣層上。該方法包括在半導(dǎo)體層中形成第二波導(dǎo)，其中第二波導(dǎo)與絕緣層中的第一波導(dǎo)交疊。
[0019]本公開的另一實(shí)施例包括絕緣體上硅(SOI)光學(xué)設(shè)備。該設(shè)備包括半導(dǎo)體襯底和被置于該襯底上面的絕緣層，其中該絕緣層包括嵌入式波導(dǎo)。該設(shè)備還包括在絕緣層上面的晶體硅層，其中該晶體硅層包括與嵌入式波導(dǎo)交疊的硅波導(dǎo)，從而使在嵌入式波導(dǎo)中傳輸?shù)墓庑盘?hào)被傳遞至硅層中的硅波導(dǎo)。
[0020]本公開的另一實(shí)施例包括含有SOI設(shè)備的光學(xué)系統(tǒng)。該SOI設(shè)備包括半導(dǎo)體襯底和被置于該襯底上面的絕緣層，其中，該絕緣層包括嵌入式波導(dǎo)。該設(shè)備還包括在絕緣層上面的晶體硅層，其中硅層包括與嵌入式波導(dǎo)交疊的硅波導(dǎo)，從而使在嵌入式波導(dǎo)中傳輸?shù)墓庑盘?hào)被傳遞至硅層中的硅波導(dǎo)。該光學(xué)系統(tǒng)還包括被置于外部耦合表面處的外部光源，其中，該外部光源被配置為在外部耦合表面處將光信號(hào)引入嵌入式波導(dǎo)中。
[0021]本公開的另一實(shí)施例是包括第一接頭和多個(gè)第二接頭的光波導(dǎo)，其中，該第一接頭和第二接頭被配置為執(zhí)行以下步驟中的至少一個(gè):經(jīng)由光學(xué)設(shè)備的耦合表面接收光能，和經(jīng)由光學(xué)設(shè)備的耦合表面發(fā)送光能。此外，其中，隨著第二接頭在遠(yuǎn)離耦合表面的方向上延伸，第二接頭的尺寸減小，并且隨著第一接頭遠(yuǎn)離耦合表面延伸，第一接頭的尺寸增大。此外，在遠(yuǎn)離耦合表面延伸的方向上，第一接頭的長(zhǎng)度大于各個(gè)第二接頭的各自的長(zhǎng)度。
[0022]示例實(shí)施例的描述
[0023]絕緣體上硅(SOI)設(shè)備可以包括將外部光源(例如，來自直接被耦合至SOI設(shè)備的光纜或激光器的光)耦合于在S0I設(shè)備的表層上的硅波導(dǎo)的波導(dǎo)適配器。相對(duì)于將光源直接耦合至波導(dǎo)，波導(dǎo)適配器可以提高傳輸效率。在一個(gè)實(shí)施例中，波導(dǎo)適配器還可以位于與波導(dǎo)相同的表層。例如，波導(dǎo)適配器可以包括被形成來將接收到的光信號(hào)聚焦至波導(dǎo)中的若干層，這些層可具有不同的參雜濃度或不同的材料。然而，在S0I設(shè)備的表層上制造波導(dǎo)適配器可能會(huì)對(duì)被用于形成波導(dǎo)適配器的技術(shù)和材料施加限制。例如，表層可能包括利用CMOS制造技術(shù)制作的組件。然而，這些組件中的許多組件對(duì)溫度敏感。例如，如果金屬被設(shè)置在表層上，那么S0I設(shè)備的溫度可能不能夠超出300-400攝氏度，否則金屬可能會(huì)移動(dòng)并且在S0I設(shè)備中引起缺陷(例如，短路)。因此，如果波導(dǎo)適配器含有需要進(jìn)行退火以獲得低損耗操作的其它沉積材料，那么S0I設(shè)備不可能在不損害S0I設(shè)備的表層中的其它組件的條件下而經(jīng)受高的退火溫度(例如，1000攝氏度)。
[0024]替換地，在一個(gè)實(shí)施例中，波導(dǎo)適配器被嵌入S0I的絕緣層。這樣做可以使波導(dǎo)適配器能夠在表層組件被加入S0I設(shè)備之前形成。因此，利用高溫的制造技術(shù)可以被用于形成具有高光功率吞吐量的低損耗波導(dǎo)適配器而不損害S0I設(shè)備中的其它組件-例如，波導(dǎo)適配器在熱敏組件被加入硅表層之前被形成。在一個(gè)實(shí)施例中，波導(dǎo)適配器甚至在S0I設(shè)備的硅表層形成之前在設(shè)備上被形成。也就是說，適配器可以在設(shè)備只包括半導(dǎo)體襯底和絕緣層的時(shí)候被置于SOI設(shè)備上。在波導(dǎo)設(shè)備被嵌入絕緣層之后，硅波導(dǎo)層可以被加至絕緣層上以形成S0I設(shè)備。
[0025]圖1根據(jù)本文公開的一個(gè)實(shí)施例示出SOI設(shè)備100。SOI設(shè)備100包括表層105、掩埋絕緣層110 (也被稱為埋氧化物(BOX)層)、以及半導(dǎo)體襯底115。盡管本文的實(shí)施例用硅指代表層105和襯底115，但是本公開不限于此。例如，其它半導(dǎo)體或光傳輸材料可以被用于形成此處所示的結(jié)構(gòu)100。此外，表層105和襯底115可以由相同材料制成，但是在其它實(shí)施例中，這些層105、115可以由不同材料制成。
[0026]表層105的厚度可以從小于100毫微米到大于微米變動(dòng)。更具體地，表層105可以在100-300毫微米厚之間。絕緣層110的厚度可以根據(jù)所需的應(yīng)用變化。如會(huì)在下文進(jìn)行詳細(xì)討論的，絕緣層110的厚度可以直接取決于被耦合于SOI設(shè)備100的模式的尺寸和所需效率。因此，絕緣層110的厚度可以從小于1微米到數(shù)十微米變動(dòng)。襯底115的厚度可以根據(jù)SOI設(shè)備110的具體應(yīng)用廣泛地變化。例如，襯底115可以是典型的半導(dǎo)體晶片的厚度(例如，100-700微米)或者可以更薄并且被安裝在另一襯底上。
[0027]對(duì)于光學(xué)應(yīng)用，硅表層105和絕緣層110 (例如，二氧化硅、氮氧化硅等)可以提供形成鮮明對(duì)比的折射率以將光信號(hào)限制在表層105的波導(dǎo)中。在隨后的處理步驟中，S0I設(shè)備100的表層105可以被蝕刻以形成一個(gè)或多個(gè)硅波導(dǎo)。因?yàn)楣柘啾扔诮^緣體(例如，二氧化硅)具有更高的折射率，所以當(dāng)光信號(hào)傳播過絕緣層105時(shí)主要保持在波導(dǎo)中。
[0028]圖2根據(jù)本文公開的一個(gè)實(shí)施例示出具有嵌入式波導(dǎo)的S0I設(shè)備200。如同圖1中的S0I設(shè)備100，S0I設(shè)備200包括頂部表層205、絕緣層110和襯底115。然而，表層205已經(jīng)被處理為包括各種可被用于光學(xué)設(shè)備的光學(xué)組件。例如，表層205包括含有金屬引線210A的光調(diào)制器215。調(diào)制器215可以通過在硅層上執(zhí)行各種制造步驟(例如，蝕刻或摻雜硅材料、以及在絕緣層205上沉積另外的材料)來形成。金屬引線210A可以被用于傳輸控制光解調(diào)器215的數(shù)據(jù)信號(hào)。例如，光調(diào)制器215可以是包含η型和ρ型摻雜區(qū)域的CMOS電容器，η型和ρ型摻雜區(qū)域耦合于相應(yīng)的金屬引線，以改變通過調(diào)制器215的光信號(hào)的相位。盡管沒有示出，但是金屬引線可以被連接至被安裝在S0I設(shè)備200上的集成電路，S0I設(shè)備200提供控制調(diào)制器215的一個(gè)或多個(gè)數(shù)據(jù)信號(hào)。在另一實(shí)施例中，集成電路可以與S0I設(shè)備200物理地分離但是通過鍵合引線耦合至金屬引線。
[0029]如同光調(diào)制器215，硅波導(dǎo)220可以從硅表層(例如，圖1的層105)制造。S0I設(shè)備200可以使用波導(dǎo)220來將光信號(hào)攜帶至表層205的不同區(qū)域。例如，光調(diào)制器215的輸入可以經(jīng)由波導(dǎo)220接收光信號(hào)、對(duì)光信號(hào)進(jìn)行調(diào)制、并且生成的信號(hào)沿耦合于光調(diào)制器215的輸出的不同波導(dǎo)發(fā)送。
[0030]除了包括由硅制成的組件外，表層205包括可以由其它材料(例如，光探測(cè)器225可以是geranium探測(cè)器)或硅與其它材料的組合制成的光探測(cè)器225。其它材料可以利用適合的沉積技術(shù)被沉積在表層205。例如，在一個(gè)實(shí)施例中，表層205可以被處理成包括光學(xué)光源(未示出)。光源(例如，被結(jié)合到表層105上的單片硅光源或由其它材料制成的源)可以直接耦合至硅波導(dǎo)220中的一個(gè)以將從光源發(fā)射的光攜帶至S0I設(shè)備200中的其它組件。一旦表層205被處理成包括所需組件，那么這些組件可以被防護(hù)材料230 (例如，電絕緣材料)覆蓋，防護(hù)材料230可以作為S0I設(shè)備200上安裝額外電路的適當(dāng)基底。以這種形式，S0I設(shè)備200的硅表層205可以利用許多技術(shù)進(jìn)行處理以形成執(zhí)行具體的應(yīng)用的設(shè)備，這些具體的應(yīng)用例如，光調(diào)制、檢測(cè)、放大、生成光信號(hào)等。
[0031]絕緣層110包括至少一個(gè)嵌入式波導(dǎo)235。在一個(gè)實(shí)施例中，嵌入式波導(dǎo)235包括波導(dǎo)適配器，波導(dǎo)適配器使SOI設(shè)備200能夠?qū)⒐庑盘?hào)耦合至光纖和/或能夠從在設(shè)備200外部的光源接收光信號(hào)。進(jìn)一步地，嵌入式波導(dǎo)235可以被成型為使得在其中行進(jìn)的光信號(hào)傳遞至硅波導(dǎo)220。如隨后會(huì)描述的，光纖可以耦合至SOI設(shè)備200以便將光信號(hào)傳輸至嵌入式波導(dǎo)235。光信號(hào)沿著嵌