本發(fā)明涉及顯示技術領域，更具體地，涉及一種陣列基板、此陣列基板的制造方法和具有此陣列基板的顯示裝置。

背景技術：

液晶顯示裝置(liquidcrystaldisplay，lcd)，由于其具有機身輕薄、耗能少、工作電壓低且無輻射等優(yōu)點，在計算機屏幕、電視機屏幕、移動數(shù)字電話等領域得到了廣泛的應用。

隨著液晶顯示技術的不斷發(fā)展，人們?yōu)榱俗非蟾玫囊曈X體驗，對顯示裝置的超窄邊框要求越來越高。超窄邊框也就是通過進一步壓縮邊框區(qū)域的寬度以實現(xiàn)有效顯示區(qū)域(activearea，aa)面積進一步擴大。超窄邊框的要求對lcd裝置的設計和制造提出了更高的挑戰(zhàn)。

在lcd裝置的設計中，要在lcd裝置的陣列基板的周邊邊框區(qū)域設置柵極驅動電路，通過柵極驅動電路產(chǎn)生的掃描信號使得lcd裝置實現(xiàn)顯示掃描。而柵極驅動電路需要多個信號的驅動才能產(chǎn)生掃描信號，所以相應地在邊框區(qū)域需要配套設置多條信號線來提供用于驅動的信號，同時，在邊框區(qū)域還需要提供電壓線(包括vgh和vgl)以及com線，因此，需要較大的邊框區(qū)域的面積來設置柵極驅動電路，這就使得lcd裝置很難實現(xiàn)超窄邊框。

現(xiàn)有顯示裝置的設計中，如圖1所示，柵極驅動電路的柵極線101一般采用第一層金屬布線，柵極驅動電路的信號線102、vgh線103、vgl線104及com線105一般采用第二層金屬布線，并且信號線102、vgh線103、vgl線104及com線105均與柵極驅動電路中的tft器件106并排分布。圖2為現(xiàn)有顯示裝置中電路排布截面圖，11為顯示區(qū)，12為非顯示區(qū)?？紤]到loading問題，單根信號線102的線寬至少大于5μm，同時信號線102之間的空隙也需要大于4μm，所以在布線時，包括多根信號線102的信號線區(qū)的寬度一般會大于50μm。另外，考慮到電阻問題，vgh線和vgl線的線寬一般會大于20μm，com線的線寬一般大于會40μm。而按照超窄邊框的邊框寬度至多為100μm的要求，再考慮到切割精度±50μm，那么就要求柵極驅動電路的寬度則不能超過50μm。按照上述顯示裝置設計方式，lcd裝置是不可能實現(xiàn)超窄邊框的。

為了盡可能地減小lcd裝置的邊框寬度，現(xiàn)有技術中提出一種改進型的顯示裝置設計方式，其中，將陣列基板的aa區(qū)中的部分像素單元的寬度減小，由此節(jié)省出一定的空間來，增大兩個像素單元之間的暗區(qū)，在兩個像素單元之間的形成用于設置至少一條柵極驅動電路信號線的布線區(qū)域，從而將至少一條信號線由邊框區(qū)域移至aa區(qū)的該布線區(qū)域，實現(xiàn)邊框區(qū)域面積的減小。

但是，在上述改進型的顯示裝置設計方式中，aa區(qū)中各個像素單元的寬度不一致，該不一致會影響到整個顯示裝置顯示的均一性，使lcd裝置的顯示效果變差。此外，對于兩個像素單元之間的暗區(qū)還設置數(shù)據(jù)線的高分辨率lcd裝置而言，無法同時在一個暗區(qū)并行設置數(shù)據(jù)線和信號線兩條線，因而上述改進型的顯示裝置設計方式對于高分辨率lcd裝置也不適用。

綜上，提供一種陣列基板及其制造方法和顯示裝置，是本領域亟待解決的問題。

技術實現(xiàn)要素：

有鑒于此，本發(fā)明提供了一種陣列基板及其制造方法和顯示裝置，解決了現(xiàn)有技術中在減小顯示裝置邊框寬度時使顯示裝置的顯示效果變差的技術問題。

為了解決上述技術問題，本發(fā)明提出一種陣列基板，該陣列基板的顯示區(qū)域設置有像素陣列，所述像素陣列包括多個以矩陣方式排布的像素單元，相鄰兩個所述像素單元之間的區(qū)域為暗區(qū)；所述陣列基板包括柵極驅動電路和源級驅動電路，所述源級驅動電路包括數(shù)據(jù)線，所述柵極驅動電路包括柵極線、信號線、電壓線和com線，所述數(shù)據(jù)線與所述柵極線均設置于所述暗區(qū)，其特征在于，所述com線包括至少一條線，所述com線、所述信號線、和所述電壓線三類線中至少有一條線設置于所述暗區(qū)，且所述三類線中設置于所述暗區(qū)的線與所述柵極線、與所述數(shù)據(jù)線均處于不同金屬薄膜層。

進一步地，所述信號線設置于所述陣列基板的邊框區(qū)域，所述邊框區(qū)域包圍所述顯示區(qū)域，所述com線的全部線或部分線和/或所述電壓線設置于所述暗區(qū)。

進一步地，所述陣列基板由下到上依次包括第一金屬薄膜層、第一絕緣層、第二金屬薄膜層、第二絕緣層和第三金屬薄膜層；所述柵極線位于所述第一金屬薄膜層，所述信號線和所述數(shù)據(jù)線位于所述第二金屬薄膜層，設置于所述暗區(qū)的所述com線和設置于所述暗區(qū)的所述電壓線均位于所述第三金屬薄膜層。

進一步地，所述柵極驅動電路包括位于所述邊框區(qū)域的薄膜晶體管，所述薄膜晶體管的第一電極位于所述第一金屬薄膜層，所述薄膜晶體管的第二電極位于所述第二金屬薄膜層；當所述電壓線設置于所述暗區(qū)時，所述第一金屬薄膜層還設置有用于連接所述電壓線與所述第二電極的連接線，所述電壓線通過第一過孔與所述連接線電連接，所述連接線通過第二過孔與所述第二電極電連接。

進一步地，所述com線包括第一子com線和第二子com線，所述第一子com線設置于所述陣列基板的邊框區(qū)域且位于所述第二金屬薄膜層，所述第二子com線設置于所述暗區(qū)，同時，所述第二子com線由所述暗區(qū)延伸至所述第一子com線的上方且在所述延伸的方向上不超過所述第一子com線的寬度，所述第一子com線通過第三過孔與所述第二子com線電連接。

進一步地，所述陣列基板還包括像素電極和公共電極，所述com線全部設置于所述暗區(qū)，所述com線通過第四過孔與所述公共電極電連接。

進一步地，設置于所述暗區(qū)的每條所述com線、設置于所述暗區(qū)的每條所述信號線和設置于所述暗區(qū)的每條所述電壓線覆蓋一列或多列所述像素單元周圍的暗區(qū)。

為了解決上述技術問題，本發(fā)明還提出一種陣列基板的制造方法，該制造方法包括：在所述陣列基板的顯示區(qū)域確定包括多個以矩陣方式排布的像素單元以得到像素陣列，其中，相鄰兩個所述像素單元之間的區(qū)域為暗區(qū)；在所述陣列基板上布置柵極驅動電路的電子器件電路部分和源級驅動電路的電子器件電路部分，其中，所述源級驅動電路包括數(shù)據(jù)線，所述柵極驅動電路包括柵極線、信號線、電壓線和com線，所述com線包括至少一條線；將所述數(shù)據(jù)線和所述柵極線設置于所述暗區(qū)；以及將所述com線、所述信號線和所述電壓線三類線中至少一條線設置于所述暗區(qū)，且所述com線、所述信號線和所述電壓線三類線中設置于所述暗區(qū)的線與所述柵極線、與所述數(shù)據(jù)線均處于不同金屬薄膜層。

進一步地，將所述com線、所述信號線和所述電壓線三類線中至少一條線設置于所述暗區(qū)的步驟具體為：將所述com線的全部線或部分線和/或所述電壓線設置于所述暗區(qū)；所述方法還包括：將所述信號線設置于所述陣列基板的邊框區(qū)域，所述邊框區(qū)域包圍所述顯示區(qū)域。

進一步地，所述陣列基板由下到上依次包括第一金屬薄膜層、第一絕緣層、第二金屬薄膜層、第二絕緣層和第三金屬薄膜層；在所述暗區(qū)設置所述數(shù)據(jù)線和所述柵極線的步驟具體為：將所述柵極線設置于所述暗區(qū)內的所述第一金屬薄膜層，將所述數(shù)據(jù)線設置于所述暗區(qū)內的所述第二金屬薄膜層；將所述com線的全部線或部分線和/或所述電壓線設置于所述暗區(qū)的步驟具體為：將所述com線的全部線或部分線和/或所述電壓線設置于所述暗區(qū)內的所述第三金屬薄膜層；將所述信號線設置于所述邊框區(qū)域的步驟具體為：將所述信號線設置于所述邊框區(qū)域內的所述第二金屬薄膜層。

進一步地，所述柵極驅動電路包括位于所述邊框區(qū)域的薄膜晶體管，所述方法還包括：將所述薄膜晶體管的第一電極設置于所述邊框區(qū)域內的所述第一金屬薄膜層，將所述薄膜晶體管的第二電極設置于所述邊框區(qū)域內的所述第二金屬薄膜層；當所述電壓線設置于所述暗區(qū)時，所述方法還包括：在所述暗區(qū)內的所述第一金屬薄膜層形成用于連接所述電壓線與所述第二電極的連接線；通過第一過孔使所述電壓線與所述連接線電連接；通過第二過孔使所述連接線與所述第二電極電連接。

進一步地，所述com線包括第一子com線和第二子com線；所述方法還包括：將所述第一子com線設置于所述邊框區(qū)域內的所述第二金屬薄膜層；將所述com線的部分線設置于所述暗區(qū)內的所述第三金屬薄膜層的步驟具體為：將所述第二子com線設置于所述暗區(qū)且由所述暗區(qū)延伸至所述第一子com線的上方的所述第三金屬薄膜層，其中，在所述延伸的方向上，所述第二子com線不超過所述第一子com線的寬度；所述方法還包括：通過第三過孔使所述第二子com線所述第一子com線電連接。

進一步地，所述陣列基板還包括像素電極和公共電極，所述com線設置于所述暗區(qū)，所述方法還包括：通過第四過孔使所述com線與所述公共電極電連接。

進一步地，設置于所述暗區(qū)的所述信號線、所述電壓線和所述com線中的每條線覆蓋一列或多列所述像素單元周圍的暗區(qū)。

為了解決上述技術問題，本發(fā)明還提供了一種包括上述陣列基板的顯示裝置。

與現(xiàn)有技術相比，本發(fā)明的陣列基板及其制造方法和顯示裝置，實現(xiàn)了如下的有益效果：

(1)將柵極驅動電路中的com線、信號線和電壓線三類線中的至少一條線設置于顯示區(qū)域內像素單元之間的暗區(qū)，與現(xiàn)有技術中將上述三類線均設置于邊框相比，減小了邊框的寬度，同時設置于暗區(qū)的線與暗區(qū)內原有的柵極線、與暗區(qū)內原有的數(shù)據(jù)線均處于不同金屬薄膜層，設置于暗區(qū)的線不會與柵極線、數(shù)據(jù)線的走線位置發(fā)生沖突，無需更改暗區(qū)寬度，因此，不會影響顯示裝置的顯示效果，因而，也能夠適用于高分別率的lcd裝置。

(2)進一步地，將信號線設置于邊框區(qū)域，將com線的全部線或部分線和/或電壓線設置于暗區(qū)，與現(xiàn)有技術中將上述三類線均設置于邊框相比，即能夠減小邊框寬度，而且能夠避免將傳輸脈沖信號的信號線設置于暗區(qū)時，出現(xiàn)對其他線路產(chǎn)生干擾的問題。

(3)進一步地，與現(xiàn)有技術相比，在兩層金屬薄膜層結構的陣列基板中，增設第三金屬薄膜層，當com線或電壓線設置于暗區(qū)時，通過第三金屬薄膜層完成走線，對其他層的柵極線、信號線和數(shù)據(jù)線均無影響，制造工藝簡單。

(4)進一步地，在電壓線設置于暗區(qū)時，為了實現(xiàn)電壓線與薄膜晶體管的第二電極之間的連接，在第一金屬薄膜層設置連接線，通過過孔的方式使連接線與電壓線和薄膜晶體管的第二電極分別電連接，從而實現(xiàn)電壓線與薄膜晶體管的第二電極之間的連接。這樣的設置減小了邊框的同時，保證對暗區(qū)的其他結構無影響。

(5)進一步地，與現(xiàn)有技術相比，首先將邊框區(qū)域的com線變短，也即第一子com線，然后在暗區(qū)設置第二子com線，并將兩部分子com線通過過孔的方式電連接，從而既能夠減小邊框，又能夠保證com線的電阻要求，同時，在第三金屬薄膜層增設的第二子com線后，對暗區(qū)的其他結構無影響，工藝簡單。

(6)進一步地，將全部com線都設置于暗區(qū)，并使com線與公共電極連接，對于com線來講，最大程度的減小邊框。

(7)進一步，設置于暗區(qū)的com線、信號線和電壓線覆蓋一列或幾列像素，可靈活設置。

當然，實施本發(fā)明的任一產(chǎn)品不必特定需要同時達到以上所述的所有技術效果。

通過以下參照附圖對本發(fā)明的示例性實施例的詳細描述，本發(fā)明的其它特征及其優(yōu)點將會變得清楚。

附圖說明

被結合在說明書中并構成說明書的一部分的附圖示出了本發(fā)明的實施例，并且連同其說明一起用于解釋本發(fā)明的原理。

圖1為現(xiàn)有顯示裝置中電路排布平面示意圖；

圖2為現(xiàn)有顯示裝置中陣列基板截面圖；

圖3為本發(fā)明實施例提供的陣列基板平面示意圖；

圖4為本發(fā)明實施例提供的陣列基板的一個實施方式的截面示意圖；

圖5為本發(fā)明實施例提供的陣列基板的另一個實施方式的截面示意圖；

圖6為本發(fā)明實施例提供的陣列基板的又一個實施方式的截面示意圖；

圖7為本發(fā)明實施例所提供的陣列基板的制作方法流程示意圖；

圖8為本發(fā)明實施例所提供的陣列基板膜層制作流程圖。

具體實施方式

現(xiàn)在將參照附圖來詳細描述本發(fā)明的各種示例性實施例。應注意到：除非另外具體說明，否則在這些實施例中闡述的部件和步驟的相對布置、數(shù)字表達式和數(shù)值不限制本發(fā)明的范圍。

以下對至少一個示例性實施例的描述實際上僅僅是說明性的，決不作為對本發(fā)明及其應用或使用的任何限制。

對于相關領域普通技術人員已知的技術、方法和設備可能不作詳細討論，但在適當情況下，所述技術、方法和設備應當被視為說明書的一部分。

在這里示出和討論的所有例子中，任何具體值應被解釋為僅僅是示例性的，而不是作為限制。因此，示例性實施例的其它例子可以具有不同的值。

應注意到：相似的標號和字母在下面的附圖中表示類似項，因此，一旦某一項在一個附圖中被定義，則在隨后的附圖中不需要對其進行進一步討論。

本實施例提供一種陣列基板，圖3是本實施例提供的陣列基板平面示意圖，陣列基板200的顯示區(qū)域設置有像素陣列，像素陣列包括多個以矩陣方式排布的像素單元2001，相鄰兩個所述像素單元2001之間的區(qū)域為暗區(qū)2002(為了示意只標出陣列基板的部分像素單元和暗區(qū))；陣列基板包括柵極驅動電路和源級驅動電路，源級驅動電路包括數(shù)據(jù)線，柵極驅動電路包括柵極線、信號線、電壓線和com線，數(shù)據(jù)線與柵極線均設置于暗區(qū)，本實施例提供的陣列基板的com線包括至少一條線，com線、信號線、電壓線三類線中至少有一條線設置于暗區(qū)，且三類線中設置于暗區(qū)的線與柵極線、與數(shù)據(jù)線均處于不同金屬薄膜層。本實施例中，將com線、信號線、電壓線三類線中至少有一條線設置于暗區(qū)，能夠實現(xiàn)邊框區(qū)域減小的效果，同時，增設于暗區(qū)的線與柵極線和數(shù)據(jù)線均處于不同層，不會與柵極線、數(shù)據(jù)線的走線位置發(fā)生沖突，無需更改暗區(qū)寬度，因此，不會影響顯示裝置的顯示效果，因而，也能夠適用于高分別率的lcd裝置。

在一些可選的實施方式中，信號線設置于陣列基板的邊框區(qū)域，該邊框區(qū)域包圍顯示區(qū)域，com線的全部線或部分線和/或電壓線設置于暗區(qū)。由于信號線提供的脈沖信號產(chǎn)生的電場可能會對已經(jīng)設置于暗區(qū)的柵極線和數(shù)據(jù)線產(chǎn)生干擾，而com線和電壓線不會對已經(jīng)設置于暗區(qū)的柵極線和數(shù)據(jù)線產(chǎn)生干擾，所以將信號線固定設置于陣列基板的邊框區(qū)域，com線的全部線或部分線和/或電壓線設置于暗區(qū)，能夠在不產(chǎn)生互相干擾的同時減小邊框寬度。

進一步地，在一些可選的實施方式中，陣列基板由下到上依次包括第一金屬薄膜層、第一絕緣層、第二金屬薄膜層、第二絕緣層和第三金屬薄膜層；柵極線位于第一金屬薄膜層，信號線和數(shù)據(jù)線位于第二金屬薄膜層，設置于暗區(qū)的com線和設置于暗區(qū)的電壓線均位于第三金屬薄膜層。com線和電壓線通過第三金屬薄膜層完成走線，對其他層的柵極線、數(shù)據(jù)線和信號線均無影響，膜層制作工藝簡單。

具體地，圖4是本發(fā)明提供的陣列基板的一個可選的實施方式的截面示意圖。陣列基板具有顯示區(qū)域21和非顯示區(qū)域22。柵極驅動電路包括位于邊框區(qū)域的薄膜晶體管206，薄膜晶體管206的第一電極2061位于第一金屬薄膜層，該第一電極可為柵極；薄膜晶體管206的第二電極2062位于第二金屬薄膜層，該第二電極相應為源級或漏極。該實施例中信號線202設置于邊框區(qū)位于第二金屬薄膜層，電壓線207可以為vgh和/或vhl，電壓線207設置于暗區(qū)位于第三金屬薄膜層，第一金屬薄膜層還設置有用于連接電壓線207與第二電極2062的連接線208，電壓線207通過第一過孔209與連接線208電連接，連接線208通過第二過孔210與第二電極2062電連接。

圖5為本發(fā)明實施例提供的陣列基板的另一個可選實施方式截面示意圖。陣列基板具有顯示區(qū)域21和非顯示區(qū)域22。信號線202設置于邊框區(qū)位于第二金屬薄膜層，com線包括第一子com線2051和第二子com線2052，第一子com線2051設置于陣列基板的邊框區(qū)域且位于第二金屬薄膜層，第二子com線2052設置于暗區(qū)，位于第三金屬薄膜層，同時，第二子com線2052由暗區(qū)延伸至第一子com線2051的上方且在延伸的方向上不超過第一子com線2051的寬度，第一子com線2051通過第三過孔211與第二子com線電連接。

在另一種可選實施方式中，將電壓線設置于暗區(qū)位于第三金屬薄膜層，同時，將第一子com線設置于陣列基板的邊框區(qū)域且位于第二金屬薄膜層，第二子com線設置于暗區(qū)位于第三金屬薄膜層。兩部分子com線通過過孔的方式電連接，減小邊框寬度的同時滿足com線的電阻要求，設置在第三金屬膜層的第二子com線對暗區(qū)的其他結構無影響，工藝簡單。

圖6為本發(fā)明實施例提供的陣列基板的另一個實施方式的截面示意圖。陣列基板還包括像素電極213和公共電極214，com線205全部設置于暗區(qū)位于第三金屬薄膜層，com線205通過第四過孔215與公共電極214電連接。

在另一種可選實施方式中，將電壓線設置于暗區(qū)位于第三金屬薄膜層，同時，將com線設置于暗區(qū)位于第三金屬薄膜層，且com線與公共電極電連接。將全部com線設置于暗區(qū)，對于com線來講，最大程度的減小邊框。

需要說明的是，在一些可選的實施方式中，設置于暗區(qū)的每條com線、設置于暗區(qū)的每條信號線和設置于暗區(qū)的每條電壓線覆蓋一列或多列像素單元周圍的暗區(qū)。

在一些可選的實施方式中，設置于暗區(qū)的每條com線、設置于暗區(qū)的每條信號線和設置于暗區(qū)的每條電壓線可設置于靠近邊框位置的暗區(qū)，也可設置于其他位置的暗區(qū)，本申請對設置上述三類線的暗區(qū)位置不做限定?，F(xiàn)有液晶顯示面板的種類有tn型、va型、ips型等，需要說明的是，本發(fā)明各實施例的圖中所示陣列基板截面圖是以ips型為例，但本發(fā)明實施例的實施方式不限于ips型液晶顯示面板。

以上為本發(fā)明提供的陣列基板的實施例說明，以下就上述陣列基板的制作方法進行介紹，本領域技術人員在理解本發(fā)明技術方案時，關于陣列基板的實施例和關于陣列基板的制作方法的實施例，可相互參考。

本發(fā)明實施例還提供一種陣列基板的制作方法，圖7為本實施例所提供的陣列基板的制作方法流程示意圖。本實施例所述的制作方法用于制備上述實施例中所述的陣列基板。該制作方法包括如下步驟：

步驟1101、在陣列基板的顯示區(qū)域確定包括多個以矩陣方式排布的像素單元以得到像素陣列，其中，相鄰兩個所述像素單元之間的區(qū)域為暗區(qū)；

步驟1102、在陣列基板上布置柵極驅動電路的電子器件電路部分和源級驅動電路的電子器件電路部分，其中，源級驅動電路包括數(shù)據(jù)線，柵極驅動電路包括柵極線、信號線、電壓線和com線，com線包括至少一條線；將數(shù)據(jù)線和柵極線設置于所述暗區(qū)；將com線、信號線和電壓線三類線中至少一條線設置于暗區(qū)，且com線、信號線和電壓線三類線中設置于暗區(qū)的線與柵極線、與數(shù)據(jù)線均處于不同金屬薄膜層。

在一些可選的實施方式中，步驟1102中設置于暗區(qū)的信號線、電壓線和com線中的每條線覆蓋一列或多列像素單元周圍的暗區(qū)。

在一些可選的實施方式中，步驟1102中設置于暗區(qū)的信號線、電壓線和com線中的每條線位于靠近邊框區(qū)域位置的暗區(qū)。

在一些可選的實施方式中，步驟1102包括：將com線的全部線或部分線和/或電壓線設置于暗區(qū)；將信號線設置于邊框區(qū)域。由于信號線提供的脈沖信號產(chǎn)生的電場可能會對已經(jīng)設置于暗區(qū)的柵極線和數(shù)據(jù)線產(chǎn)生干擾，而com線和電壓線不會對已經(jīng)設置于暗區(qū)的柵極線和數(shù)據(jù)線產(chǎn)生干擾，所以將信號線固定設置于陣列基板的邊框區(qū)域，com線的全部線或部分線和/或電壓線設置于暗區(qū)，能夠在不產(chǎn)生互相干擾的同時減小邊框寬度。

在一些可選的實施方式中，在陣列基板由下到上依次設置第一金屬薄膜層、第一絕緣層、第二金屬薄膜層、第二絕緣層和第三金屬薄膜層時，該陣列基板膜層制作流程圖如圖8所示，其中，在制作第一金屬薄膜層時，將柵極線設置于暗區(qū)內的第一金屬薄膜層；在制作第二金屬薄膜層時，將數(shù)據(jù)線設置于暗區(qū)內的第二金屬薄膜層，將信號線設置于邊框區(qū)域內的第二金屬薄膜層；在制作第三金屬薄膜層時，將com線的全部線或部分線和/或電壓線設置于暗區(qū)內的第三金屬薄膜層。

進一步地，在第一種可選的實施例中，制作第三金屬薄膜層時，僅將電壓線設置于暗區(qū)內的第三金屬薄膜層，將com線仍然設置于邊框區(qū)域。具體，對于柵極驅動電路包括薄膜晶體管的情況，在制作第一金屬薄膜層時，將薄膜晶體管的第一電極設置于邊框區(qū)域內的第一金屬薄膜層，在制作第二金屬薄膜層時，將薄膜晶體管的第二電極設置于邊框區(qū)域內的第二金屬薄膜層；同時，在制作第一金屬薄膜層時，在暗區(qū)內的第一金屬薄膜層形成用于連接電壓線與第二電極的連接線；通過第一過孔使電壓線與連接線電連接；通過第二過孔使連接線與第二電極電連接。

在第二種可選的實施例中，制作第三金屬薄膜層時，僅將com線的部分線設置于暗區(qū)內的第三金屬薄膜層，將電壓線仍然設置于邊框區(qū)域。

具體，com線包括第一子com線和第二子com線，在制作第二金屬薄膜層時，將第一子com線設置于邊框區(qū)域內的第二金屬薄膜層；在制作第三金屬薄膜層時，將第二子com線設置于暗區(qū)內的第三金屬薄膜層，具體為：將第二子com線設置于暗區(qū)且由暗區(qū)延伸至第一子com線的上方的第三金屬薄膜層，其中，在延伸的方向上，第二子com線不超過第一子com線的寬度；通過第三過孔使第二子com線與第一子com線電連接。

在第三種可選的實施例中，制作第三金屬薄膜層時，僅將com線設置于暗區(qū)內的第三金屬薄膜層，將電壓線仍然設置于邊框區(qū)域。

具體，在制作第三金屬薄膜層時，將com線設置于暗區(qū)位于第三金屬薄膜層，同時，在陣列基板上設置像素電極和公共電極，并通過第四過孔使com線與公共電極電連接。

在第四種可選的實施例中，制作第三金屬薄膜層時，將電壓線和com線的部分線設置于暗區(qū)內的第三金屬薄膜層。具體各膜層的成型和各線的走線方式，參見上述第一種和第二種可選的實施例，此處不再贅述。

在第五種可選的實施例中，制作第三金屬薄膜層時，將電壓線和全部com線設置于暗區(qū)內的第三金屬薄膜層。具體各膜層的成型和各線的走線方式，參見上述第一種和第三種可選的實施例，此處不再贅述。

本發(fā)明實施例還提供了一種顯示裝置，該顯示裝置包括上述各實施方式中提供的任意一種陣列基板。或者，該顯示裝置中包括的陣列基板采用上述任意一種陣列基板的制作方法制成。

通過上述實施例可知，本發(fā)明的陣列基板及其制造方法和顯示裝置，達到了如下的有益效果：

(1)將柵極驅動電路中的com線、信號線和電壓線三類線中的至少一條線設置于顯示區(qū)域內像素單元之間的暗區(qū)，與現(xiàn)有技術中將上述三類線均設置于邊框相比，減小了邊框的寬度，同時設置于暗區(qū)的線與暗區(qū)內原有的柵極線、與暗區(qū)內原有的數(shù)據(jù)線均處于不同金屬薄膜層，設置于暗區(qū)的線不會與柵極線、數(shù)據(jù)線的走線位置發(fā)生沖突，無需更改暗區(qū)寬度，因此，不會影響顯示裝置的顯示效果，因而，也能夠適用于高分別率的lcd裝置。

(2)進一步地，將信號線設置于邊框區(qū)域，將com線的全部線或部分線和/或電壓線設置于暗區(qū)，與現(xiàn)有技術中將上述三類線均設置于邊框相比，即能夠減小邊框寬度，而且能夠避免將傳輸脈沖信號的信號線設置于暗區(qū)時，出現(xiàn)對其他線路產(chǎn)生干擾的問題。

(3)進一步地，與現(xiàn)有技術相比，在兩層金屬薄膜層結構的陣列基板中，增設第三金屬薄膜層，當com線或電壓線設置于暗區(qū)時，通過第三金屬薄膜層完成走線，對其他層的柵極線、信號線和數(shù)據(jù)線均無影響，制造工藝簡單。

(4)進一步地，在電壓線設置于暗區(qū)時，為了實現(xiàn)電壓線與薄膜晶體管的第二電極之間的連接，在第一金屬薄膜層設置連接線，通過過孔的方式使連接線與電壓線和薄膜晶體管的第二電極分別電連接，從而實現(xiàn)電壓線與薄膜晶體管的第二電極之間的連接。這樣的設置減小了邊框的同時，保證對暗區(qū)的其他結構無影響。

(5)進一步地，與現(xiàn)有技術相比，首先將邊框區(qū)域的com線變短，也即第一子com線，然后在暗區(qū)設置第二子com線，并將兩部分子com線通過過孔的方式電連接，從而既能夠減小邊框，又能夠保證com線的電阻要求，同時，在第三金屬薄膜層增設的第二子com線后，對暗區(qū)的其他結構無影響，工藝簡單。

(6)進一步地，將全部com線都設置于暗區(qū)，并使com線與公共電極連接，對于com線來講，最大程度的減小邊框。

(7)進一步，設置于暗區(qū)的com線、信號線和電壓線覆蓋一列或幾列像素，可靈活設置。

本領域內的技術人員應明白，本發(fā)明的實施例可提供為方法、裝置、或計算機程序產(chǎn)品。因此，本發(fā)明可采用完全硬件實施例、完全軟件實施例、或結合軟件和硬件方面的實施例的形式。而且，本發(fā)明可采用在一個或多個其中包含有計算機可用程序代碼的計算機可用存儲介質(包括但不限于磁盤存儲器、cd-rom、光學存儲器等)上實施的計算機程序產(chǎn)品的形式。

雖然已經(jīng)通過例子對本發(fā)明的一些特定實施例進行了詳細說明，但是本領域的技術人員應該理解，以上例子僅是為了進行說明，而不是為了限制本發(fā)明的范圍。本領域的技術人員應該理解，可在不脫離本發(fā)明的范圍和精神的情況

下，對以上實施例進行修改。本發(fā)明的范圍由所附權利要求來限定。