內窺鏡系統(tǒng)的制作方法
【專利摘要】內窺鏡系統(tǒng)（1）具有設有生成攝像信號的CCD（15）的內窺鏡（2）、以及設有對所輸入的攝像信號進行信號處理的影像處理電路（22）的處理器（3）。處理器（3）具有：VCXO（30），其產生作為用于對攝像信號進行取樣的取樣脈沖的基準的基準時鐘信號；PLL電路（27），其使所輸入的攝像信號的相位與基準時鐘信號的相位同步；同步檢測電路（32），其檢測攝像信號的相位與基準時鐘信號的相位是否同步；以及多路復用器（21），其根據同步檢測電路（32）的檢測結果對影像處理電路（22）進行控制，使得在檢測到攝像信號的相位與基準時鐘信號的相位不同步的情況下，輸出規(guī)定影像。
【專利說明】內窺鏡系統(tǒng)
【技術領域】
[0001]本發(fā)明涉及內窺鏡系統(tǒng)，涉及根據攝像信號的相位與基準時鐘信號的相位的同步狀態(tài)進行最佳畫面輸出的內窺鏡系統(tǒng)。
【背景技術】
[0002]以往，內窺鏡系統(tǒng)由在前端部具有CCD等攝像元件的鏡體(內窺鏡)以及對由設于鏡體中的攝像元件進行攝像而得到的內窺鏡圖像實施規(guī)定圖像處理并顯示在監(jiān)視器中的處理器構成。鏡體和處理器構成為經由連接器等而裝卸自如，能夠將種類不同的鏡體連接在處理器上。
[0003]在這種內窺鏡系統(tǒng)的處理器中設有PLL電路，該PLL電路使從內窺鏡輸入的攝像信號的相位與作為用于對攝像信號進行取樣的取樣脈沖的基準的基準時鐘信號的相位同
[0004]例如，在日本特開2007-159991號公報中公開了使用如下的PLL電路的內窺鏡系統(tǒng):在為了進行能夠應對搭載了高畫質攝像元件的內窺鏡的信號處理而設定為低相位噪聲特性的狀態(tài)下，能夠利用簡單結構進行頻率引入。
[0005]但是，上述日本特開2007-159991號公報所記載的內窺鏡系統(tǒng)存在如下問題:在PLL電路不同步(鎖存)的期間(例如，在電源接通時或由于外界干擾等而在使用中使同步偏移的期間)內，也生成未取得同步的影像，在監(jiān)視器中顯示紊亂的圖像。
[0006]本發(fā)明的目的在于，提供進行控制使得不輸出PLL電路不同步的期間內的影像的內丟見鏡系統(tǒng)。

【發(fā)明內容】

[0007]用于解決課題的手段
[0008]本發(fā)明的一個方式的內窺鏡系統(tǒng)具有內窺鏡和處理器，所述內窺鏡設有對被檢體進行攝像并生成攝像信號的攝像元件，所述處理器設有對從所述內窺鏡輸入的所述攝像信號進行信號處理的信號處理電路，其中，所述處理器具有:時鐘產生部，其產生作為用于對所述攝像信號進行取樣的取樣脈沖的基準的基準時鐘信號；同步部，其使從所述內窺鏡輸入的所述攝像信號的相位與所述基準時鐘信號的相位同步；同步檢測部，其檢測是否通過所述同步部而使所述攝像信號的相位與所述基準時鐘信號的相位同步；以及控制部，其根據所述同步檢測部的檢測結果對所述信號處理電路進行控制，使得在檢測到所述攝像信號的相位與所述基準時鐘信號的相位不同步的情況下，輸出規(guī)定影像。
【專利附圖】

【附圖說明】
[0009]圖1是示出第I實施方式的內窺鏡系統(tǒng)的結構的圖。
[0010]圖2是用于說明第I實施方式的內窺鏡系統(tǒng)I的動作的時序圖。
[0011]圖3是示出第I實施方式的變形例的內窺鏡系統(tǒng)的結構的圖。[0012]圖4是示出第2實施方式的內窺鏡系統(tǒng)的結構的圖。
[0013]圖5是用于說明第2實施方式的內窺鏡系統(tǒng)Ib的動作的時序圖。
【具體實施方式】
[0014]下面，參照附圖對本發(fā)明的實施方式進行說明。
[0015](第I實施方式)
[0016]首先，使用圖1對本發(fā)明的第I實施方式的內窺鏡系統(tǒng)的結構進行說明。
[0017]圖1是示出第I實施方式的內窺鏡系統(tǒng)的結構的圖。
[0018]如圖1所示，內窺鏡系統(tǒng)I具有:內窺鏡2，其用于進行內窺鏡檢查；處理器3，其以裝卸自如的方式與該內窺鏡2連接，對搭載于內窺鏡2中的攝像元件進行信號處理；以及監(jiān)視器4，其通過被輸入從該處理器3輸出的影像信號，顯示由攝像元件進行攝像而得到的圖像作為內窺鏡圖像。
[0019]內窺鏡2具有被插入體腔內等的細長的插入部6、在該插入部6的后端(基端)形成的操作部7、以及從該操作部7延伸出的通用纜線部8，在該通用纜線部8的后端設置的連接器9以裝卸自如的方式與處理器3連接。
[0020]在設于插入部6的前端的前端部11中設有射出照明光的照明窗，例如安裝有白色LED 12，通過從設于處理器3中的LED點亮電路13經由驅動線供給LED點亮用的電源而點売，射出白色的照明光。
[0021]在與該照明窗相鄰設置的觀察窗(攝像窗)中安裝有物鏡14，在其成像位置配置有例如電荷稱合元件(簡記為 CCD) 15作為攝像元件。
[0022]該CXD 15經由貫穿插入到插入部6內部等的信號纜線16而與設于處理器3內的CXD驅動電路17和前端放大器(簡記為FEA) 18連接。
[0023]而且，從CXD驅動電路17以一定周期輸出的包含復位脈沖q>R等的CXD驅動信號經由信號纜線16的驅動線施加給CCD 15，由此，CCD 15進行光電轉換并輸出所蓄積的信號電荷作為攝像信號(或CCD輸出信號)。該攝像信號經由信號纜線16的信號線輸入到FEA 18。FEA 18對所輸入的攝像信號進行放大，將其輸出到⑶S&A/D電路20和帶通濾波器(BPF)24。
[0024]另外，在圖1中，CXD 15是具有通常像素數的CXD的3倍左右的像素數的高像素(XD，因此，針對通常像素數的情況下的水平轉送脈沖和復位脈沖φ--的頻率(IOMHz左右)，在本實施方式中，設定為30MHz左右的較高的頻率。并且，在圖1中示出I個內窺鏡2，但是，在插入部6的長度等纜線長度不同的內窺鏡的情況下，為了使圖1的處理器3能夠共同應對，采用PLL電路27形成信號處理系統(tǒng)。
[0025]由上述FEA18放大后的攝像信號被輸入到⑶S&A/D電路20，在⑶S電路部分中，通過相關雙取樣(CDS)處理提取攝像信號中的信號部分，將其轉換為基帶信號后，利用A/D電路部分轉換為數字信號。
[0026]該數字信號被輸出到多路復用器(圖1中簡記為MUX) 21的一個輸入端子。并且，多路復用器21的另一個輸入端子與GND連接，對該另一個輸入端子輸入偽數據(該情況下全部O)。而且，對多路復用器21輸入來自后述同步檢測電路32的檢測信號作為選擇信號。該檢測信號是表示PLL電路27是否相位同步的信號，例如，在PLL電路27為相位同步或頻率引入狀態(tài)(lock)的情況下成為“H”，在相位同步失敗的未引入的狀態(tài)(\unlock)的情況下成為“L”。
[0027]多路復用器21根據來自同步檢測電路32的檢測信號，選擇CDS&A/D電路20的輸出或偽數據(偽信號)的輸出，并輸出到影像處理電路22。具體而言，在檢測信號為“H”、即PLL電路27為相位同步或頻率引入狀態(tài)(lock)的情況下，多路復用器21選擇⑶S&A/D電路20的輸出，在檢測信號為“L”、即相位同步失敗的未引入的狀態(tài)(\unlock)的情況下，多路復用器21選擇偽數據。該多路復用器21構成控制部，其根據來自同步檢測電路32的檢測信號進行控制，使得對后述影像處理電路22輸出規(guī)定影像。
[0028]在多路復用器21中選擇了來自CDS&A/D電路20的數字信號的情況下，影像處理電路22將該數字信號轉換為影像信號，將內窺鏡圖像輸出到監(jiān)視器4。另一方面，在多路復用器21中選擇了偽數據的輸出的情況下，影像處理電路22將規(guī)定影像例如黑圖像輸出到監(jiān)視器4。另外，規(guī)定影像不限于黑圖像，例如也可以是彩色條或文字信息。
[0029]從取樣脈沖生成電路23向上述⑶S電路部分供給與從后述PLL電路27輸出的可變時鐘V_CLK同步的取樣脈沖SP。
[0030]根據該取樣脈沖SP，CDS電路部分對攝像信號中的信號部分進行取樣。關于該取樣脈沖，分別對攝像 信號中的(復位脈沖之后的)饋通部和亮度信息部進行取樣，提取它們的差信號，生成基帶信號。
[0031]并且，由FEA18放大后的攝像信號通過被限制了頻帶的帶通濾波器(BPF) 24，以提取相位調整期間內的復位脈沖(PR (作為成為基準時鐘的參考時鐘)，進而通過限幅放大器25進行波形整形。
[0032]該限幅放大器25例如由通過交流信號的電容器C和在輸入輸出端之間連接有電阻R的反轉放大器A構成。
[0033]由該限幅放大器25進行波形整形后的復位脈沖(PR的信號經由參考時鐘門(以下簡記為R-門)26，作為參考時鐘R-CLK輸入到構成PLL電路27的相位比較器28。該R-門26例如由NAND電路構成。另外，R-門26形成對參考時鐘R-CLK向PLL電路27的輸入進行開閉的門單元。
[0034]當以“L”施加后述間歇動作控制信號\EN時，上述相位比較器28進行相位比較動作，當該間歇動作控制信號\EN成為“H”時，上述相位比較器28停止相位比較動作。
[0035]該相位比較器28對經由R-門26輸入的參考時鐘R-CLK與電壓控制振蕩器(VCXO)30輸出的可變時鐘V-CLK進行相位比較，將與該相位差對應的信號輸出到LPF29。
[0036]該LPF 29將相位比較器28的輸出信號中的低頻帶成分的信號作為該LPF 29的輸出信號LPFout而輸出到VCXO 30。然后，該VCXO 30根據對其輸入端施加的LPF 29的輸出信號LPFout的電壓值，(例如大致成比例地)輸出其振蕩頻率變化的可變時鐘V-CLK。
[0037]即，該VCXO 30將與LPF 29的輸出信號LPFout的電壓值對應的頻率或相位的可變時鐘V-CLK輸出到相位比較器28，并且還輸出到取樣脈沖生成電路23。該可變時鐘V-CLK是作為用于對攝像信號進行取樣的取樣脈沖SP的基準的基準時鐘信號，取樣脈沖生成電路23生成與可變時鐘V_CLK同步的取樣脈沖SP。這樣，VCXO 30構成時鐘產生部，其產生作為用于對攝像信號進行取樣的取樣脈沖SP的基準的基準時鐘信號。
[0038]在本實施方式中，在纜線長度不同的情況下，PLL電路27也不進行調整而以適當定時生成取樣脈沖SP，由于參考時鐘R-CLK的頻率大致恒定(由CXD 15的像素數決定)，所以，與其對應地，VCXO 30使用頻率穩(wěn)定性優(yōu)良的石英振蕩元件生成可變時鐘V-CLK。
[0039]即，在本實施方式中，為了使可變時鐘V-CLK的相位與參考時鐘R-CLK的相位同步而使用構成同步部的PLL電路27 (因此，能夠發(fā)現，即使考慮可變時鐘V-CLK的頻率變化的變化幅度，參考時鐘R-CLK的頻率和可變時鐘V-CLK的頻率也大致相等)。
[0040]另外，在本實施方式中，相位比較器28檢測可變時鐘V-CLK的上升沿與參考時鐘R-CLK的上升沿的定時偏差、即兩個時鐘的輸出定時的相位差。然后，相位比較器28將與該相位差對應的信號輸出到LPF 29。
[0041]例如，當可變時鐘V-CLK的上升沿的定時相對于參考時鐘R-CLK的上升沿的定時提前時，對應于該相位差，LPF 29的輸出信號LPFout的電壓值下降，降低VCXO 30的可變時鐘V-CLK的振蕩頻率，以使可變時鐘V-CLK的上升沿的定時滯后(使相位滯后以減小該相位差)。
[0042]在與此相反的情況下，提高VCXO 30的可變時鐘V-CLK的振蕩頻率(使該相位提前以減小該相位差)。
[0043]并且，例如LPF 29的輸出信號LPFout的電壓值越大，VCXO 30越是提高可變時鐘V-CLK的頻率(即，使相位提前)。
[0044]并且，上述R-門26根據來自構成基準信號產生電路(SSG)的FPGA 31的R-門開閉控制信號Cgate，對向相位比較器28輸入參考時鐘R-CLK的動作進行開閉控制。
[0045]即，在本實施方式中，對參考時鐘R-CLK輸入到PLL電路27的相位比較器28的狀態(tài)和不輸入到PLL電路27的相位比較器28的狀態(tài)進行切換，能夠順暢且迅速地進行PLL電路27的頻率引入動作。
[0046]由此，在最初開始進行頻率引入動作的情況下，能夠穩(wěn)定地進行頻率引入，并且，在假設頻率引入失敗或引入偏離的情況下，在關閉R-門26后將其打開，也能夠再次以適當的狀態(tài)進行PLL電路27的頻率引入動作。
[0047]另外，該R-門開閉控制信號Cgate例如在相位調整期間以外的期間內被開閉(on/off)。例如在一些相位調整期間內，R-門開閉控制信號Cgate為關閉(即，遮斷輸入給相位比較器28的參考時鐘R-CLK)，PLL電路27被設定為LPF29的輸出信號LPFout提供給接地側的狀態(tài)，(如后所述)在該狀態(tài)下，通過使R-門開閉控制信號Cgate為打開(向相位比較器28輸入參考時鐘R-CLK)，實質上開始進行頻率引入動作。[0048]上述LPF 29的輸出信號LPFout被輸入到同步檢測電路(或引入檢測電路)32。作為該同步檢測部的同步檢測電路32根據輸出信號LPFout的電平，檢測PLL電路27是處于相位同步或頻率引入狀態(tài)(lock)還是處于相位同步失敗的未引入的狀態(tài)(\unlock)，將該檢測信號輸出到多路復用器21和FPGA 31。如上所述，在PLL電路27為相位同步或頻率引入狀態(tài)(lock)的情況下，同步檢測電路32輸出“H”作為檢測信號，在相位同步失敗的未引入的狀態(tài)(Vmlock)的情況下，同步檢測電路32輸出“L”作為檢測信號。
[0049]FPGA 31將來自同步檢測電路32的檢測信號輸入到例如設于內部的計數器電路31a，對振蕩器35的時鐘進行計數，監(jiān)視相位同步的狀態(tài)的時間。
[0050]然后，在相位不同步的狀態(tài)持續(xù)而超過規(guī)定時間tc的情況下，根據該計數器電路31a的輸出，FPGA 31進行如下的控制動作:使R-門開閉控制信號Cgate為關閉(off )，在關閉R-門26后將其打開(on)，成為參考時鐘R-CLK被輸入到PLL電路27的相位比較器28的狀態(tài)。
[0051]這樣，能夠再次進行上述PLL電路27的頻率引入動作。并且，在電源接通后的初始狀態(tài)下，FPGA 31也進行使R-門開閉控制信號Cgate成為off后使其成為on的控制動作。然后，以易于進行頻率引入的過程進行頻率引入動作。
[0052]并且，FPGA 31通過同步檢測電路32的檢測信號來監(jiān)視PLL電路27是否處于同步狀態(tài)，在不同步的狀態(tài)持續(xù)而超過規(guī)定時間t的情況下，再次開始進行頻率引入動作。
[0053]并且，在本實施方式中，在相位調整期間內，在開始進行PLL電路27的頻率引入動作的情況下，設定定時使得能夠適當進行該動作。
[0054]因此，FPGA 31向鎖存電路33輸出控制信號Cen，使得將作為開始進行PLL電路27的頻率引入動作的動作控制信號的間歇動作控制信號\EN施加給相位比較器28。以覆蓋間歇的相位調整期間的方式輸出該控制信號Cen。
[0055]對上述鎖存電路33的D輸入端施加控制信號Cen，并且，通過延遲電路(圖1中簡記為DL)34使VCXO 30的可變時鐘V-CLK延遲規(guī)定延遲時間Ta而施加給上述鎖存電路33的時鐘輸入端。
[0056]然后，當成為相位調整期間時，上述控制信號Cen成為“H”，在該定時以后的從VCXO 30最初輸出的可變時鐘V-CLK的上升沿的定時起延遲延遲電路34的延遲時間Ta后的定時，從鎖存電路33的\Q輸出端對相位比較器28施加間歇動作控制信號\EN，相位比較器28開始進行相位比較動作。
[0057]即，在PLL電路27通過相位比較器28的相位比較動作的控制而間歇地開始進行頻率引入動作的情況下，通過延遲電路34和鎖存電路33設定將該間歇動作控制信號\EN施加給相位比較器28的定時。然后，設定定時，使得間歇動作控制信號\EN在規(guī)定時間以內與可變時鐘V-CLK的上升 沿的定時同步。
[0058]另外，FPGA 31使用由利用了振蕩頻率穩(wěn)定性優(yōu)良的石英振子的振蕩器35所生成的基準時鐘，生成上述控制信號，并且，對CCD驅動電路17供給作為生成CCD驅動信號時的基準的定時信號。
[0059]接著，對這樣構成的內窺鏡系統(tǒng)I的動作進行說明。
[0060]圖2是用于說明第I實施方式的內窺鏡系統(tǒng)I的動作的時序圖。
[0061]如圖1所示，在進行內窺鏡檢查的情況下，檢查者使用具有適于該內窺鏡檢查的插入部長度的內窺鏡2，將該內窺鏡2連接在處理器3上。然后，檢查者接通處理器3的未圖示的電源。當電源接通后，處理器3的FPGA 31成為動作狀態(tài)，對CXD驅動電路17供給定時信號。
[0062]CXD驅動電路17根據該定時信號生成CXD驅動信號，并供給到CXD 15。CXD 15在被供給CCD驅動信號后，進行光電轉換并輸出所蓄積的信號電荷作為攝像信號。
[0063]在未取得攝像信號的相位與基準時鐘信號(可變時鐘V_CLK)的相位的同步的不穩(wěn)定期間(unlock)內，同步檢測電路32輸出“L”的\unlock信號作為檢測信號。該檢測信號被供給到多路復用器21，在被輸入“L”的\unlock信號作為檢測信號的情況下，多路復用器21選擇偽數據(全部O)并輸出到影像處理電路22。影像處理電路22在被輸入偽數據的情況下，將規(guī)定影像(例如黑圖像等固定圖案)輸出到監(jiān)視器4。[0064]這里，當在時間Tl成為取得了攝像信號的相位與基準時鐘信號的相位的同步的穩(wěn)定期間(lock)時，同步檢測電路32輸出“H”的lock信號作為檢測信號。該檢測信號被供給到多路復用器21，在被輸入“H”的lock信號作為檢測信號的情況下，多路復用器21選擇來自⑶S&A/D電路20的攝像信號并輸出到影像處理電路22。影像處理電路22在被輸入攝像信號的情況下，將對攝像信號進行影像處理而得到的內窺鏡圖像輸出到監(jiān)視器4。
[0065]另外，在圖2的時序圖中，說明了電源接通時的動作，但是，在使用內窺鏡2的過程中由于外界干擾等而使同步偏離的情況下，也與電源接通時同樣，在監(jiān)視器4中顯示黑圖像等規(guī)定影像。并且，在使用內窺鏡2的過程中由于外界干擾等而使同步偏離的情況下，也可以在取得同步之前的期間內，在監(jiān)視器4中持續(xù)顯示在同步偏離而圖像紊亂之前進行攝像而得到內窺鏡圖像(凍結圖像)。
[0066]如上所述，內窺鏡系統(tǒng)I的處理器3設有多路復用器21，該多路復用器21根據來自同步檢測電路32的檢測信號(lock信號或\unlock信號)，對來自⑶S&A/D電路20的攝像信號和偽數據(全部O)的輸出進行切換。在被輸入lock信號的情況下，多路復用器21將來自⑶S&A/D電路20的攝像信號輸出到影像處理電路22，在被輸入\unlock信號的情況下，多路復用器21將偽數據輸出到影像處理電路22。
[0067]然后，在被輸入來自⑶S&A/D電路20的攝像信號的情況下，影像處理電路22將內窺鏡圖像輸出到監(jiān)視器4，在被輸入偽數據的情況下，影像處理電路22將規(guī)定影像(例如黑圖像)輸出到監(jiān)視器4。由此，不會在監(jiān)視器4中顯示未取得電源接通后的攝像信號的相位與基準時鐘信號的相位的同步的狀態(tài)的圖像。
[0068]由此，根據本實施方式的內窺鏡系統(tǒng)，能夠進行控制使得不輸出PLL電路不同步的期間內的影像。
[0069]另外，在本實施方式中，將來自同步檢測電路32的檢測信號輸入到多路復用器21，進行攝像信號與偽數據的輸出的切換，對輸出到監(jiān)視器4的黑圖像和內窺鏡圖像進行切換，但是不限于此。例如，也可以將來自同步檢測電路32的檢測信號輸出到CDS&A/D電路20或影像處理電路22，對輸出到監(jiān)視器4的黑圖像和內窺鏡圖像進行切換。
[0070]首先，說明將來自同步檢測電路32的檢測信號輸入到CDS&A/D電路20的情況。
[0071]在將來自同步檢測電路32的檢測信號輸入到CDS&A/D電路20的情況下，在被輸入“L”的\unlock信號作為檢測信號的期間內，⑶S&A/D電路20將偽數據(全部0)輸出到影像處理電路22。而且，在被輸入“H”的lock信號作為檢測信號的期間內，⑶S&A/D電路20將攝像信號輸出到影像處理電路22。然后，在被輸入偽數據的情況下，影像處理電路22將規(guī)定圖像(例如黑圖像等固定圖案)輸出到監(jiān)視器4，在被輸入攝像信號的情況下，影像處理電路22將內窺鏡圖像輸出到監(jiān)視器4。
[0072]接著，說明將來自同步檢測電路32的檢測信號輸入到影像處理電路22的情況。
[0073]在將來自同步檢測電路32的檢測信號輸入到影像處理電路22的情況下，在被輸入“L”的\unlock信號作為檢測信號的期間內，影像處理電路22不進行來自⑶S&A/D電路20的攝像信號的處理，將規(guī)定圖像(例如黑圖像等固定圖案)輸出到監(jiān)視器4。而且，在被輸入“H”的lock信號作為檢測信號的期間內，影像處理電路22對來自⑶S&A/D電路20的攝像信號實施影像處理，將內窺鏡圖像輸出到監(jiān)視器4。
[0074]如上所述，通過將來自同步檢測電路32的檢測信號輸入到⑶S&A/D電路20或影像處理電路22并進行上述處理，不需要設置多路復用器21，能夠減小處理器3的電路規(guī)模。
[0075](變形例)
[0076]接著，對第I實施方式的變形例進行說明。
[0077]圖3是示出第I實施方式的變形例的內窺鏡系統(tǒng)的結構的圖。另外，在圖3中，對與圖1相同的結構標注相同標號并省略說明。
[0078]如圖3所不，內窺鏡系統(tǒng)Ia具有:內窺鏡2a,其用于進行內窺鏡檢查；處理器3a,其以裝卸自如的方式與該內窺鏡2a連接，對搭載于內窺鏡2a中的攝像元件進行信號處理；以及監(jiān)視器4，其通過被輸入從該處理器3a輸出的影像信號，顯示由攝像元件進行攝像而得到的圖像作為內窺鏡圖像。
[0079]內窺鏡2a是搭載了多個CCD的內窺鏡，在本變形例中省略圖示，但是搭載有2個CCD 15a 和 15b。
[0080]處理器3a設 有前面面板40，該前面面板40用于進行對驅動內窺鏡2a的2個(XD15a和15b中的哪一個CXD進行切換的操作。當操作者操作前面面板40進行CXD 15a和15b的切換操作時，切換信號經由未圖示的信號發(fā)送到內窺鏡2a。由此，內窺鏡2a進行例如從第I眼的CCD 15a到第2眼的CCD 15b的切換。
[0081]并且，代替圖1的多路復用器21和FPGA 31，處理器3a分別使用多路復用器41和FPGA 42構成。而且，來自前面面板40的切換信號被輸入到FPGA 42。
[0082]在從前面面板40輸入切換信號時，FPGA 42將“L”的切換控制信號輸出到多路復用器41。然后，FPGA 42監(jiān)視內窺鏡2a中的CXD 15a和15b的切換動作，當CXD 15a和15b的切換動作完成后，將“H”的切換控制信號輸出到多路復用器41。即，在內窺鏡2a中進行CXD 15a和15b的切換而無法觀察內窺鏡圖像的期間內，FPGA 42將“L”的切換控制信號輸出到多路復用器41。然后，在內窺鏡2a中的CCD 15a和15b的切換完成且能夠觀察內窺鏡圖像的期間內，FPGA 42將“H”的切換控制信號輸出到多路復用器41。
[0083]在從同步檢測電路32輸入“H”的lock信號、并且從FPGA 42輸入“H”的切換控制信號的情況下，多路復用器41選擇CDS&A/D電路20的輸出并將其輸出到影像處理電路22。另一方面，在從同步檢測電路32輸入“L”的\unlock信號、或者從FPGA 42輸入“L”的切換控制信號的情況下，多路復用器41選擇偽數據(全部O)并將其輸出到影像處理電路22。即，在同步檢測電路32的輸出和FPGA 42的輸出中的任意一方為“L”的情況下，FPGA42選擇偽數據(全部O)。
[0084]與上述實施方式同樣，在被輸入來自⑶S&A/D電路20的影像信號的情況下，影像處理電路22將內窺鏡圖像輸出到監(jiān)視器4，在被輸入偽數據的情況下，影像處理電路22將規(guī)定影像(例如黑圖像等固定圖案)輸出到監(jiān)視器4。其他結構與上述實施方式相同。
[0085]以往，在這種能夠進行2眼切換的內窺鏡2a中進行CXD 15a和15b的切換的情況下，影像處理電路22在進行切換的過程中也對來自⑶S&A/D電路20的攝像信號進行信號處理，在監(jiān)視器4中顯示不適于觀察內窺鏡圖像的圖像。并且，為了防止該情況，也可以在監(jiān)視器4中顯示切換之前進行攝像而得到的內窺鏡圖像(凍結圖像)。但是，該情況下，凍結時間在系統(tǒng)中恒定或者能夠由用戶設定。因此，在凍結時間較短的情況下，在監(jiān)視器4中顯示不適于觀察內窺鏡圖像的圖像，在凍結時間較長的情況下，在CCD 15a和15b的切換完成而能夠觀察內窺鏡圖像的狀態(tài)下，也在監(jiān)視器4中持續(xù)顯示凍結圖像。[0086]與此相對，本變形例的內窺鏡系統(tǒng)Ia在FPGA42中檢測到前面面板40中的CCD15a和15b的切換操作時，在CXD 15a和15b的切換完成之前，對多路復用器41輸出“L”的切換控制信號。然后，多路復用器41在切換控制信號為“L”的期間內將偽數據輸出到影像處理電路22，進行控制以使影像處理電路22輸出規(guī)定影像(例如黑圖像等固定圖案)。
[0087]其結果，內窺鏡系統(tǒng)Ia在正在進行(XD 15a和15b的切換的不適于輸出內窺鏡圖像的期間內，能夠停止輸出內窺鏡圖像，并且，當成為最佳定時即能夠觀察內窺鏡圖像時，能夠立即在監(jiān)視器4中顯示內窺鏡圖像。
[0088](第2實施方式)
[0089]接著，對第2實施方式進行說明。
[0090]圖4是示出第2實施方式的內窺鏡系統(tǒng)的結構的圖。另外，在圖4中，對與圖1相同的結構標注相同標號并省略說明。
[0091]代替圖1的內窺鏡系統(tǒng)I的處理器3，圖4的內窺鏡系統(tǒng)Ib使用處理器3b構成。處理器3b構成為相對于圖1的處理器3追加延遲電路51。
[0092]延遲電路51設置在同步檢測電路32與多路復用器21之間，被輸入來自同步檢測電路32的檢測信號(lock信號或\unlock信號)。延遲電路51使來自同步檢測電路32的檢測信號延遲規(guī)定時間，將延遲檢測信號(延遲lock信號或延遲\unlock信號)輸出到多路復用器21。
[0093]多路復用器21根據來自延遲電路51的延遲檢測信號，選擇⑶S&A/D電路20的輸出或偽數據(偽信號)的輸出，將其輸出到影像處理電路22。具體而言，在被輸入延遲lock信號作為延遲檢測信號的情況下，多路復用器21選擇CDS&A/D電路20的輸出并將其輸出到影像處理電路22，在被輸入延遲\unlock信號作為延遲檢測信號的情況下，多路復用器21選擇偽數據并將其輸出到影像處理電路22。
[0094]接著，對這樣構成的內窺鏡系統(tǒng)Ib的動作進行說明。
[0095]圖5是用于說明第2實施方式的內窺鏡系統(tǒng)Ib的動作的時序圖。
[0096]在未取得攝像信號的相位與基準時鐘信號(可變時鐘V_CLK)的相位的同步的不穩(wěn)定期間(unlock)內，同步檢測電路32輸出“L”的\unlock信號作為檢測信號。然后，當在時間Tl成為取得了攝像信號的相位與基準時鐘信號的相位的同步的穩(wěn)定期間(lock)時，同步檢測電路32輸出“H”的lock信號作為檢測信號。
[0097]來自同步檢測電路32的檢測信號被供給到延遲電路51，延遲規(guī)定時間T2。然后，通過延遲電路51而延遲了規(guī)定時間T2的延遲檢測信號(延遲lock信號或延遲\unlock信號)被供給到多路復用器21。由此，在時間T1+T2，從“L”的延遲\unlock信號切換為“H”的延遲lock信號。
[0098]在被輸入“L”的延遲\unlock信號的情況下，多路復用器21選擇偽數據，在被輸入“H”的延遲lock信號的情況下，多路復用器21選擇來自⑶S&A/D電路20的攝像信號，將其輸出到影像處理電路22。由此，在時間T1+T2之前，黑圖像等固定圖案從影像處理電路22輸出到監(jiān)視器4，在時間T1+T2以后，對攝像信號進行影像處理而得到的內窺鏡圖像從影像處理電路22輸出到監(jiān)視器4。
[0099]第I實施方式的內窺鏡系統(tǒng)I在PLL電路27成為相位同步或頻率引入狀態(tài)(lock)之后，從固定圖案切換成輸出內窺鏡圖像。該情況下，在從相位同步或頻率引入狀態(tài)(lock)起無法取得I個畫面的圖像的期間內，在從相位同步或頻率引入狀態(tài)(lock)返回相位同步失敗的未引入的狀態(tài)(\unlock)時，可能會在監(jiān)視器4中顯示缺失了一部分圖像的內窺鏡圖像。
[0100]與此相對，本實施方式的內窺鏡系統(tǒng)Ib利用延遲電路51使來自同步檢測電路32的檢測信號(lock信號或\unlock信號)延遲規(guī)定時間T2后輸入到多路復用器21。由此，內窺鏡系統(tǒng)Ib能夠在使相位同步或頻率引入狀態(tài)(lock)更加穩(wěn)定的狀態(tài)下輸出內窺鏡圖像。
[0101]本發(fā)明不限于上述實施方式和變形例，能夠在不改變本發(fā)明主旨的范圍內進行各種變更、改變等。
[0102]本申請以2011年12月15日在日本申請的日本特愿2011-274948號為優(yōu)先權主張的基礎進行申請，上述公 開內容被引用到本申請說明書、權利要求書和附圖中。
【權利要求】
1.一種內窺鏡系統(tǒng)，其具有內窺鏡和處理器，所述內窺鏡設有對被檢體進行攝像并生成攝像信號的攝像元件，所述處理器設有對從所述內窺鏡輸入的所述攝像信號進行信號處理的信號處理電路，其特征在于， 所述處理器具有: 時鐘產生部，其產生作為用于對所述攝像信號進行取樣的取樣脈沖的基準的基準時鐘信號; 同步部，其使從所述內窺鏡輸入的所述攝像信號的相位與所述基準時鐘信號的相位同 步 同步檢測部，其檢測是否通過所述同步部使所述攝像信號的相位與所述基準時鐘信號的相位同步；以及 控制部，其根據所述同步檢測部的檢測結果對所述信號處理電路進行控制，使得在檢測到所述攝像信號的相位與所述基準時鐘信號的相位不同步的情況下，輸出規(guī)定影像。
2.根據權利要求1所述的內窺鏡系統(tǒng)，其特征在于， 所述控制部是切換部，該切換部根據所述同步檢測部的檢測結果對所述攝像信號的輸入/非輸入進行切換。
3.根據權利要求2所述的內窺鏡系統(tǒng)，其特征在于， 所述切換部根據所述同步檢測部的檢測結果，在檢測到所述攝像信號的相位與所述基準時鐘信號的相位不同步的情況下，將偽信號輸出到所述信號處理電路，在檢測到所述攝像信號的相位與所述基準時鐘信號的相位同步的情況下，將所述攝像信號輸出到所述信號處理電路。
4.根據權利要求1所述的內窺鏡系統(tǒng)，其特征在于， 所述內窺鏡系統(tǒng)還具有延遲電路，該延遲電路使從所述同步檢測部輸出的表示所述攝像信號的相位與所述基準時鐘信號的相位同步的檢測信號延遲規(guī)定時間而輸出到所述控制部。
【文檔編號】G02B23/24GK103458766SQ201280014877
【公開日】2013年12月18日 申請日期:2012年11月28日 優(yōu)先權日:2011年12月15日
【發(fā)明者】小峰仁, 藤本武秀 申請人:奧林巴斯醫(yī)療株式會社