專利名稱：一種直寫式光刻系統(tǒng)的fpga中傾斜數(shù)據(jù)準備的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體行業(yè)和印刷電路板行業(yè)光刻技術(shù)領(lǐng)域，具體涉及一種直寫式光刻系統(tǒng)的FPGA中傾斜數(shù)據(jù)準備的方法。
背景技術(shù)：
直寫式光刻系統(tǒng)中無傾斜的掃描曝光結(jié)構(gòu)，由上位分圖計算機完成全部的數(shù)據(jù)準備工作，將矢量圖轉(zhuǎn)換為點陣柵格圖，再由灰度圖轉(zhuǎn)換為可以直接輸入給數(shù)字微鏡(DMD)顯示的二進制黑白點陣圖。在傾斜的掃描曝光結(jié)構(gòu)中，上位分圖計算機還需要將二進制黑白點陣圖根據(jù)傾斜因子N(傾斜角度換算)旋轉(zhuǎn)圖像重新生成數(shù)據(jù)。計算機的計算單元已達到64bit,最小計算單元也是8bit, 8bit數(shù)據(jù)的讀寫與處理的速度已遠不如64bit的運算速度 快，而bit運算將更慢。傾斜方式掃描曝光可以提高曝光圖像的分辨率，決定分辨率的大小網(wǎng)格精度由傾斜因子N控制，提高一倍的網(wǎng)格精度，相應(yīng)的數(shù)據(jù)處理量將增加4倍，而大量的位數(shù)據(jù)處理也嚴重地浪費計算機資源。本發(fā)明的特點是在FPGA中完成傾斜數(shù)據(jù)準備，將灰度圖數(shù)據(jù)轉(zhuǎn)換為供微鏡(DMD)掃描顯示的傾斜后黑白點陣圖。

發(fā)明內(nèi)容
本發(fā)明的目的是發(fā)揮FPGA的特點，將灰度圖數(shù)據(jù)轉(zhuǎn)換為供微鏡(DMD)掃描顯示的傾斜后黑白點陣圖，減輕上位分圖計算機的不利時間浪費。本發(fā)明的技術(shù)方案如下
一種直寫式光刻系統(tǒng)的FPGA中傾斜數(shù)據(jù)準備方法，其特征在于，包括以下步驟
(O首先將上位分圖計算機輸出的灰度圖數(shù)據(jù)按掃描行格式存放到DDR中；
(2)在灰度圖數(shù)據(jù)達到一定的行數(shù)后，F(xiàn)PGA中控制模塊控制從DDR中按傾斜因子N制定的間距讀取數(shù)據(jù)并經(jīng)數(shù)據(jù)總線到FPGA的RAM中緩沖；
(3)FPGA中控制模塊再按傾斜因子N制定的格式從FPGA的RAM中讀出傾斜后數(shù)據(jù)，輸入到轉(zhuǎn)換矩陣進行灰度的轉(zhuǎn)換和掃描數(shù)據(jù)的抽取；
(4)轉(zhuǎn)換后的數(shù)據(jù)經(jīng)數(shù)據(jù)總線再存入FPGA的RAM中緩沖，并等待在下一個操作周期時寫入DDR的微鏡(DMD)掃描顯示數(shù)據(jù)區(qū)。所述的DDR是指動態(tài)同步存儲器DDR2或DDR3。所述的FPGA是Xilinx公司的V5、V6、V7系列的型號FPGA。本發(fā)明的DDR只有一路數(shù)據(jù)、地址總線，DDR中的數(shù)據(jù)讀取也由FPGA控制，F(xiàn)PGA需要同時并行控制微鏡(DMD)掃描顯示工作，因此對DDR的兩次讀、兩次寫的操作將以時間片形式循環(huán)工作，并同步到微鏡(DMD)掃描顯示工作中。本發(fā)明的優(yōu)點是
1、節(jié)省上位分圖計算機對位圖數(shù)據(jù)的處理，增加了分圖數(shù)據(jù)處理能力；
2、發(fā)揮FPGA處理位數(shù)據(jù)能力，加快了傾斜掃描速度；3、FPGA資源利用率高。


圖I是本發(fā)明的FPGA中模塊示意圖。圖2是本發(fā)明的DDR中傾斜數(shù)據(jù)讀取示意圖。圖3是本發(fā)明的RAM中傾斜數(shù)據(jù)讀取說明圖。圖4是本發(fā)明的FPGA中DDR工作時序示意圖。圖5是本發(fā)明的FPGA中傾斜狀態(tài)機說明圖。
具體實施例方式本發(fā)明是一種直寫光刻系統(tǒng)的FPGA中傾斜數(shù)據(jù)準備的方法，為了說明方便，選定傾斜因子N=4。參照圖1，本發(fā)明的FPGA中模塊實施為FPGA通過128bit數(shù)據(jù)總線I讀取DDR中數(shù)據(jù)，DDR以突發(fā)式工作，每次完成256位數(shù)據(jù)的讀/寫，讀入數(shù)據(jù)分為兩個64bit數(shù)據(jù)總線 2，同時存入FPGA中RAM存儲器4和6中緩存，RAM存儲器4和6共用寫入的地址總線9和讀出的地址總線8，控制模塊11根據(jù)DDR工作讀狀態(tài)信號3控制數(shù)據(jù)存入時序，同時也要控制RAM中數(shù)據(jù)讀出順序，先從RAM存儲器4讀出8個數(shù)據(jù)經(jīng)16bit數(shù)據(jù)總線5送給轉(zhuǎn)換矩陣10，再從從RAM存儲器6讀出8個數(shù)據(jù)經(jīng)16bit數(shù)據(jù)總線7送給轉(zhuǎn)換矩陣10，轉(zhuǎn)換矩陣10將輸入進的256bit數(shù)據(jù)進行重新分組，轉(zhuǎn)換為新編排的16個16bit數(shù)據(jù)，通過16bit數(shù)據(jù)總線12分別存入FPGA中RAM存儲器15和18中緩存，RAM存儲器15和18共用寫入的地址總線13和讀出的地址總線14，讀出分別為64bit數(shù)據(jù)總線16，組合為128bit數(shù)據(jù)總線19輸入給DDR驅(qū)動模塊，控制模塊11在RAM存儲器15和18中數(shù)據(jù)緩存滿一行數(shù)據(jù)后發(fā)滿標志信號20，根據(jù)返回的允許讀出信號21，及時鐘脈沖17控制從RAM存儲器15和18讀取數(shù)據(jù)地址的遞增?？刂颇K11從DDR工作讀狀態(tài)信號3不斷讀取信號，在DDR的可以讀寫時間時發(fā)出操作信號22，由地址總線23發(fā)出讀寫DDR的地址及控制數(shù)據(jù)。參照圖2，本發(fā)明的實施例中選定傾斜因子N=4，圖像數(shù)據(jù)的灰度使用16級灰度，即每個圖像點需要4位數(shù)據(jù)表示灰度值；DDR工作為了發(fā)揮最大效率，設(shè)定為突發(fā)工作模式，突發(fā)數(shù)據(jù)長度為4，即DDR —次突發(fā)讀/寫數(shù)據(jù)有256bit。由于FPGA中資源有限，圖像數(shù)據(jù)不可能全部直接在FPGA中一次完成傾斜圖像旋轉(zhuǎn)，F(xiàn)PGA芯片的價格與FPGA中資源的多少密切相關(guān)，為了節(jié)省硬件上成本，優(yōu)化后采用兩步圖像傾斜旋轉(zhuǎn)。第一步利用在DDR上讀取地址變化，第二步在FPGA的RAM中讀取地址變化。上位分圖計算機輸入的灰度圖數(shù)據(jù)按掃描行格式存放在DDR中，順序存放，在從DDR中讀取數(shù)據(jù)時按照一定間隔讀取，間隔長度是根據(jù)傾斜因子N和行的長度計算出，通過順序存儲、間隔讀取方式實現(xiàn)圖像數(shù)據(jù)的第一步旋轉(zhuǎn)。從DDR中讀取傾斜數(shù)據(jù)，必須再DDR中存放到一定行數(shù)后才能進行，否則將造成部分數(shù)據(jù)溢出存儲空間外，出現(xiàn)亂圖現(xiàn)象。從DDR中突發(fā)讀取一次256bit數(shù)據(jù)是1X64點陣的灰度圖，一行點陣的灰度圖需要64點組成一列，按照傾斜因子N=4，需要16行數(shù)據(jù)組合完成第一步傾斜旋轉(zhuǎn)，因此從DDR中讀取一行傾斜數(shù)據(jù)時，第一列64點陣數(shù)據(jù)直接讀取，其后每列64點陣數(shù)據(jù)需要向前移動16行，直至一行數(shù)據(jù)讀取完畢。參照圖3，本發(fā)明的實施例中第二步圖像傾斜旋轉(zhuǎn)在FPGA的RAM完成，從DDR讀出第一次傾斜旋轉(zhuǎn)的數(shù)據(jù)以行形式順序存放在FPGA的RAM中，每16X256bit為一存儲區(qū)域，如圖3中每個點是代表圖像16級灰度數(shù)據(jù)，每4個點組成16bit的圖像數(shù)據(jù)，一行有64個點圖像，共16行的點陣圖像，控制模塊11輸出圖像數(shù)據(jù)讀取地址，每行數(shù)據(jù)讀取4點16bit，在緩存滿后從最后先讀第一個4點16bit的圖像數(shù)據(jù)，其后依次上移一行并向右移4點讀取圖像數(shù)據(jù)完成圖像第二步傾斜旋轉(zhuǎn)。之后每從DDR中讀取一行數(shù)據(jù)則存放到相應(yīng)RAM存儲區(qū)域，存放次序連續(xù)循環(huán)地址，第二步傾斜旋轉(zhuǎn)從RAM中讀取的地址以存入的行地址為起始，用倒序方式讀出4點16bit圖像數(shù)據(jù)完成傾斜旋轉(zhuǎn)。參照圖3、1，本發(fā)明的實施例中圖像傾斜數(shù)據(jù)每次有16X4點16bit送到轉(zhuǎn)換矩陣10，在轉(zhuǎn)換矩陣10中進行重新分組，分出4個灰度層圖像，再按照傾斜掃描數(shù)據(jù)顯示的格式再組成4行16點陣的圖像數(shù)據(jù)。參照圖4、5，本發(fā)明的實施例中圖像傾斜操作DDR的讀寫時序需與微鏡DMD讀取DDR中數(shù)據(jù)的工作同步，即在微鏡DMD讀DDR時序波形(DMD)的空閑期(低電平)時，有上位分圖計算機輸入的圖像數(shù)據(jù)則存入DDR中，工作時序如(WRl )，存入行數(shù)滿足傾斜旋轉(zhuǎn)數(shù)據(jù)量則讀出到RAM中，工作時序如(RD)，完成一行傾斜數(shù)據(jù)轉(zhuǎn)換則寫回DDR中，工作時序如(WR2)。微鏡DMD讀取DDR中數(shù)據(jù)顯示，由于前后幀顯示圖像數(shù)據(jù)無較高的相關(guān)性，微鏡DMD顯示的每一幀數(shù)據(jù)都要從DDR中全部讀取，因此時間占用量大，但讀取數(shù)據(jù)的周期性強，在·讀取數(shù)據(jù)的空閑期間，操作圖像數(shù)據(jù)的存入DDR、圖像傾斜數(shù)據(jù)的讀、轉(zhuǎn)換后的寫。每顯示更新一幀數(shù)據(jù)，同步完成一行數(shù)據(jù)的傾斜轉(zhuǎn)換及讀寫工作。
權(quán)利要求
1.一種直寫式光刻系統(tǒng)的FPGA中傾斜數(shù)據(jù)準備的方法，其特征在于，包括以下步驟 (O首先將上位分圖計算機輸出的灰度圖數(shù)據(jù)按掃描行格式存放到DDR中； (2)在灰度圖數(shù)據(jù)達到一定的行數(shù)后，F(xiàn)PGA中控制模塊控制從DDR中按傾斜因子N制定的間距讀取數(shù)據(jù)并經(jīng)數(shù)據(jù)總線到FPGA的RAM中緩沖； (3)FPGA中控制模塊再按傾斜因子N制定的格式從FPGA的RAM中讀出傾斜后數(shù)據(jù)，輸入到轉(zhuǎn)換矩陣進行灰度的轉(zhuǎn)換和掃描數(shù)據(jù)的抽?。? (4)轉(zhuǎn)換后的數(shù)據(jù)經(jīng)數(shù)據(jù)總線再存入FPGA的RAM中緩沖，并等待在下一個操作周期時寫入DDR的微鏡DMD掃描顯示數(shù)據(jù)區(qū)。
2.根據(jù)權(quán)利要求I所述的直寫式光刻系統(tǒng)的FPGA中傾斜數(shù)據(jù)準備方法，其特征在于，所述的DDR是指動態(tài)同步存儲器DDR2或DDR3。
3.根據(jù)權(quán)利要求I所述的直寫式光刻系統(tǒng)的FPGA中傾斜數(shù)據(jù)準備方法，其特征在于，所述的FPGA是Xilinx公司的V5、V6、V7系列的型號FPGA。
全文摘要
本發(fā)明公開了一種直寫式光刻系統(tǒng)的FPGA中傾斜數(shù)據(jù)準備的方法，包括以下步驟首先將上位分圖計算機輸出的灰度圖數(shù)據(jù)按掃描行格式存放到DDR中；在灰度圖數(shù)據(jù)達到一定的行數(shù)后，F(xiàn)PGA中控制模塊控制從DDR中按傾斜因子N制定的間距讀取數(shù)據(jù)并經(jīng)數(shù)據(jù)總線到FPGA的RAM中緩沖；FPGA中控制模塊再按傾斜因子N制定的格式從FPGA的RAM中讀出傾斜后數(shù)據(jù)，輸入到轉(zhuǎn)換矩陣進行灰度的轉(zhuǎn)換和掃描數(shù)據(jù)的抽?。晦D(zhuǎn)換后的數(shù)據(jù)經(jīng)數(shù)據(jù)總線再存入FPGA的RAM中緩沖，并等待在下一個操作周期時寫入DDR的微鏡DMD掃描顯示數(shù)據(jù)區(qū)。本發(fā)明節(jié)省上位分圖計算機對位圖數(shù)據(jù)的處理，增加了分圖數(shù)據(jù)處理能力；發(fā)揮FPGA處理位數(shù)據(jù)能力，加快了傾斜掃描速度；FPGA資源利用率高。
文檔編號G03F7/20GK102890427SQ20121034992
公開日2013年1月23日 申請日期2012年9月18日 優(yōu)先權(quán)日2012年9月18日
發(fā)明者陳勇, 陳修濤, 張愛民 申請人:天津芯碩精密機械有限公司