專利名稱：有源矩陣基板、液晶面板、液晶顯示裝置以及電視接收機的制作方法
技術領域：
本發(fā)明涉及在I像素區(qū)域中設有多個像素電極的有源矩陣基板和使用該有源矩陣基板的液晶顯示裝置(像素分割方式)。
背景技術：
為了提高液晶顯示裝置的Y特性的視野角依賴性(例如抑制畫面的白浮等)，提出了如下液晶顯示裝置將設于I像 素的多個副像素控制為不同的亮度，利用這些副像素的面積灰度級來顯示中間灰度級(像素分割方式，例如參照專利文獻I)。圖49是示出專利文獻I的液晶顯示裝置1000中的像素結構的一個例子的示意圖。在液晶顯示裝置1000中，具備配置在玻璃基板1001上的掃描信號線1002、數據信號線1003以及配置在兩個信號線的交叉部附近的像素1004，像素1004包括2個副像素1005a、1005b。2個副像素1005a、1005b包括晶體管1006a、1006b和分別連接到晶體管1006a、1006b的像素電極1007a、1007b，像素電極1007a、1007b分別與保持電容配線1008a、1008b形成有電容(保持電容1009a、1009b)。此外，雖未圖示，像素電極1007a、1007b在玻璃基板1001和與其相對的基板(彩色濾光片基板)面上的共用電極(相對電極)之間保持有液晶材料(液晶層)。圖50是示出與圖49所示的液晶顯示裝置1000的像素結構對應的電等效電路的圖。圖49的像素電極1007a、1007b分別與圖50示出的點1010a、IOlOb相當，在與共用電極1011之間形成有液晶電容1012a、1012b。在上述構成中，對保持電容配線1008a、1008b提供相互不同的信號。由此，能使像素電極1007a、1007b的電位(像素電位)相互不同?，F(xiàn)有技術文獻_7] 專利文獻 專利文獻I :日本公開專利公報“特開2005-189804號公報(
公開日2005年7月14 日)”

發(fā)明內容
_9] 發(fā)明要解決的問題在上述專利文獻I的液晶顯示裝置中，保持電容配線1008a、1008b在顯示區(qū)域外(液晶面板的周邊區(qū)域)成束地與外部連接。圖51是示出像素與保持電容配線連接的樣子的電等效電路圖。保持電容配線CSLj-I CSLj+6和掃描信號線GLj GLj+6交替配置，并且以4個為周期與保持電容配線主干CSMLl 4依次連接。在此，j為0以上的整數。SP，保持電容配線CSLj-I、CSLj+3與保持電容配線主干CSMLl和CSML1’連接，保持電容配線CSLj、CSLj+4與保持電容配線主干CSML2和CSML2’連接，保持電容配線CSLj+l、CSLj+5與保持電容配線主干CSML3和CSML3’連接，保持電容配線CSLj+2、CSLj+6與保持電容配線主干CSML4和CSML4’連接。圖50中示出的像素1004例如如圖51那樣配置，保持電容配線1008a、1008b分別與保持電容配線CSLj-UCSLj對應。此外，圖50示出的保持電容配線1008a、1008b分別與在圖50的紙面的上下(列方向)相鄰的像素中的保持電容配線共用。保持電容配線主干的個數(N)在圖51中為4個(N = 4)，但是不限于此，可以在N^2的范圍中與所需求的顯示性能相應地決定。此外，N較小則能使邊框尺寸變小，但是從顯示性能的觀點出發(fā)，N= 12程度的液晶顯示裝置有很多在量產。這種由保持電容配線主干承擔的電容(以下單稱為“電容”)是在液晶面板內保持電容配線主干本身與其它電極和配線形成的電容以及連接到保持電容配線主干的各保持電容配線與其它電極和配線形成的電容的合計，特別會較大地受連接到保持電容配線主干的保持電容配線的個數的影響。因此，若連接到I個保持電容配線主干的保持電容配線的個數變多，則由該保持電容配線 主干承擔的電容就會變得非常大。另外，為了進行像素分害I]，保持電容配線主干不是固定的電位而是從外部提供信號電位來進行AC驅動。而且，保持電容配線主干在圖50的紙面的上下方向(列方向)上長延伸。根據這種構成，會有如下問題來自外部的信號電位不會在保持電容配線主干和保持電容配線內迅速傳遞，在像素電位中產生面內分布，顯示質量會降低。另外，為了防止這種問題，想到使保持電容配線主干的配線寬度變粗來使保持電容配線主干的電阻(以下單稱為“電阻”)變小的方法，根據該方法，保持電容配線主干在液晶面板的周邊區(qū)域中所占的面積大小會變大，導致妨礙液晶顯示裝置的窄邊框化。本發(fā)明鑒于上述問題，目的在于在像素分割方式的液晶顯示裝置中謀求液晶面板的窄邊框化。用于解決問題的方案為了解決上述問題，本發(fā)明的有源矩陣基板的特征在于，具備數據信號線、掃描信號線、與上述數據信號線和掃描信號線連接的晶體管以及保持電容配線，在I個像素區(qū)域內形成有多個像素電極，具備單片地形成的保持電容配線驅動電路，上述保持電容配線驅動電路輸出用于驅動上述保持電容配線的保持電容配線信號，在I個像素區(qū)域內，至少在I個像素電極和與該像素電極對應的保持電容配線之間形成有保持電容。根據上述構成，保持電容配線驅動電路被單片地形成，因此能省略以往的保持電容配線主干。因此能使液晶面板的邊框面積變小。另外，根據上述構成，至少在I個像素電極和與像素電極對應的保持電容配線之間形成有保持電容，因此例如在對2個像素電極寫入數據信號之后，對與各個像素電極對應的保持電容配線提供相互不同的保持電容配線信號，進行電容耦合下的像素電極電位(像素電位)的上沖或者下沖，由此能使各像素電極的像素電位相互不同。由此，能使包括一方像素電極的副像素為亮副像素，包括另一方像素電極的副像素為暗副像素。即，能實現(xiàn)像素分割方式的液晶顯示裝置。另外，在上述有源矩陣基板中，也可以構成為上述保持電容配線驅動電路單片地形成在玻璃基板上。另外，在上述有源矩陣基板中，也可以構成為上述保持電容配線驅動電路和掃描信號線驅動電路單片地形成。另外，在上述有源矩陣基板中，也可以構成為上述保持電容配線驅動電路對與像素電極形成保持電容的保持電容配線提供上述保持電容配線信號，由此使從數據信號線寫入該像素電極的像素電位向與該像素電位的極性相應的方向變化。另外，在上述有源矩陣基板中，也可以構成為在I個像素區(qū)域內，形成于各像素電極和與該像素電極對應的保持電容配線之間的各保持電容相互不同。
另外，在上述有源矩陣基板中，也可以構成為上述保持電容配線驅動電路具備對保持電容配線提供上述保持電容配線信號的多個保持電容配線驅動內部電路，I個保持電容配線驅動內部電路對至少I個保持電容配線提供上述保持電容配線信號。另外，在上述有源矩陣基板中，也可以構成為上述保持電容配線驅動電路具備對保持電容配線提供上述保持電容配線信號的多個保持電容配線驅動內部電路，對全部保持電容配線每隔I個保持電容配線設有上述保持電容配線驅動內部電路，在相鄰的2個保持電容配線中，對一方保持電容配線提供從上述保持電容配線驅動內部電路輸出的上述保持電容配線信號，對另一方保持電容配線提供從外部的信號源輸出的信號。由此，與對應于I個保持電容配線而設有I個保持電容配線驅動內部電路的構成相比，能減少保持電容配線驅動內部電路的數量，因此能進一步減小液晶面板的邊框面積。另外，在上述有源矩陣基板中，也可以構成為在I個像素區(qū)域內具備第I像素電極和第2像素電極以及與上述掃描信號線連接的第I晶體管和第2晶體管，上述第I像素電極通過上述第I晶體管與上述數據信號線連接，并且與上述保持電容配線形成第I保持電容，上述第2像素電極通過上述第2晶體管與上述數據信號線連接，并且與上述保持電容配線形成第2保持電容。另外，在上述有源矩陣基板中，也可以構成為設各數據信號線的延伸方向為列方向，第I像素區(qū)域和第2像素區(qū)域按該順序在列方向上排列，并且在各像素區(qū)域內，第I像素電極和第2像素電極按該順序在列方向上排列，上述第I像素區(qū)域內的上述第2像素電極與上述第2像素區(qū)域內的上述第I像素電極相鄰，各個像素電極與同一保持電容配線形成有保持電容。另外，在上述有源矩陣基板中，也可以構成為上述保持電容配線驅動電路具備對保持電容配線提供上述保持電容配線信號的多個保持電容配線驅動內部電路，對各保持電容配線驅動內部電路輸入保持對象信號，當對與比本級靠后的后級像素對應的掃描信號線提供的掃描信號為有效時，與本級像素對應的保持電容配線驅動內部電路獲取上述保持對象信號并保持它，
對與本級像素對應的保持電容配線提供與本級像素對應的保持電容配線驅動內部電路的輸出作為上述保持電容配線信號。另外，在上述有源矩陣基板中，也可以構成為上述保持電容配線驅動電路具備對保持電容配線提供上述保持電容配線信號的多個保持電容配線驅動內部電路，對各保持電容配線驅動內部電路輸入保持對象信號，
當對與比本級靠后的后級像素對應的掃描信號線提供的掃描信號為有效時，與本級像素對應的保持電容配線驅動內部電路獲取上述保持對象信號并保持它，對與本級像素對應的保持電容配線和與比本級靠前的前級像素對應的保持電容配線提供與本級像素對應的保持電容配線驅動內部電路的輸出作為上述保持電容配線信號。另外，在上述有源矩陣基板中，也可以構成為上述保持電容配線驅動電路具備對保持電容配線提供上述保持電容配線信號的多個保持電容配線驅動內部電路，對各保持電容配線驅動內部電路輸入保持對象信號，與本級對應的保持電容配線驅動內部電路具備 第I輸入部，其輸入對與比本級靠后的后級像素對應的掃描信號線提供的掃描信號；第2輸入部和第3輸入部,其輸入上述保持對象信號；以及輸出部，其輸出上述保持電容配線信號，在輸入到上述第I輸入部的上述掃描信號為有效時的輸入到上述第2輸入部的上述保持對象信號的電位為高電平時，輸出高電平的電位的上述保持電容配線信號，在輸入到上述第I輸入部的上述掃描信號為有效時的輸入到上述第3輸入部的上述保持對象信號的電位為高電平時，輸出低電平的電位的上述保持電容配線信號，在輸入到上述第I輸入部的上述掃描信號為非有效的期間，保持輸入到上述第2輸入部和/或第3輸入部的上述保持對象信號的電位。另外，在上述有源矩陣基板中，也可以構成為上述保持電容配線驅動電路具備對保持電容配線提供上述保持電容配線信號的多個保持電容配線驅動內部電路， 對各保持電容配線驅動內部電路輸入保持對象信號，與本級對應的保持電容配線驅動內部電路具備 第I輸入部，其輸入對與比本級靠后的后級像素對應的掃描信號線提供的掃描信號；第2輸入部和第3輸入部,其輸入上述保持對象信號；以及輸出部，其輸出上述保持電容配線信號，在輸入到上述第I輸入部的上述掃描信號為有效時的輸入到上述第2輸入部的上述保持對象信號的電位為高電平時，輸出高電平的電位的上述保持電容配線信號，在輸入到上述第I輸入部的上述掃描信號為有效時的輸入到上述第3輸入部的上述保持對象信號的電位為高電平時，輸出低電平的電位的上述保持電容配線信號，在輸入到上述第I輸入部的上述掃描信號為非有效，并且對與比上述后級像素靠后的像素對應的掃描信號線提供的掃描信號為有效時，對輸入到并保持于上述第2輸入部和/或第3輸入部的上述保持對象信號的電位進行下拉。另外，在上述有源矩陣基板中，也可以構成為還具備輸入第2保持對象信號的第4輸入部和第5輸入部，在輸入到上述第I輸入部的上述掃描信號為有效時的輸入到上述第2輸入部的上述保持對象信號的電位為高電平時，輸出高電平的電位的上述保持電容配線信號，
在輸入到上述第I輸入部的上述掃描信號為有效時的輸入到上述第3輸入部的上述保持對象信號的電位為高電平時，輸出低電平的電位的上述保持電容配線信號，在輸入到上述第I輸入部的上述掃描信號為非有效，并且對與比上述后級像素靠后的像素對應的掃描信號線提供的掃描信號為有效時，利用輸入到上述第4輸入部和/或第5輸入部的上述第2保持對象信號對輸入到并保持于上述第2輸入部和/或第3輸入部的上述保持對象信號的電位進行下拉。另外，在上述有源矩陣基板中，也可以構成為設各數據信號線的延伸方向為列方向，包括多個像素電極的像素區(qū)域在行和列方向上排列，與I個像素區(qū)域列對應設有第I數據信號線和第2數據信號線，并且與I個像素區(qū)域行對應設有I個掃描信號線，通過晶體管連接到在列方向上相鄰的2個像素區(qū)域中的一方中包括的各像素電極的數據信號線和通過晶體管連接到該2個像素區(qū)域中的另一方中包括的各像素電極的數據信號線是不同的。另外，在上述有源矩陣基板中，也可以構成為每次同時選擇相鄰的2個掃描信號線。另外，在上述有源矩陣基板中，也可以構成為對上述第I數據信號線和上述第2數據信號線提供相互相反極性的數據信號。另外，在上述有源矩陣基板中，也可以構成為在I個像素區(qū)域內具備2個像素電極，一方像素電極包圍著另一方像素電極。另外，在上述有源矩陣基板中，也可以構成為I個像素區(qū)域包括2個副像素，包括上述一方像素電極的副像素為亮度相對較低的暗副像素，包括上述另一方像素電極的副像素為亮度相對較高的亮副像素。另外，在上述有源矩陣基板中，也可以構成為上述保持電容配線包括 第I保持電容配線群，其由從上述保持電容配線驅動電路輸出的第I保持電容配線信號驅動；以及第2保持電容配線群，其由從外部的信號源輸出的第2保持電容配線信號驅動。另外，在上述有源矩陣基板中，也可以構成為對第(k_2)行保持電容配線和第k行保持電容配線提供從第k級保持電容配線驅動內部電路輸出的保持電容配線信號，對第(k_3)行保持電容配線和第(k_l)行保持電容配線提供從外部的信號源輸出的信號，對上述第k級保持電容配線驅動內部電路輸入提供給第(k+3)行掃描信號線的掃
描信號。
另外，在上述有源矩陣基板中，也可以構成為從上述外部的信號源輸出的信號為共用電極電位。另外，在上述有源矩陣基板中，也可以構成為上述第2保持電容配線信號為共用電極電位。為了解決上述問題，本發(fā)明的液晶顯示裝置的特征在于，具備上述任一有源矩陣 基板，上述保持電容配線驅動電路對與上述像素電極形成保持電容的上述保持電容配線提供上述保持電容配線信號，由此使從上述數據信號線寫入該像素電極的像素電位向與該像素電位的極性相應的方向變化來進行顯示。本液晶面板的特征在于具備上述有源矩陣基板。本電視接收機的特征在于具備上述液晶顯示裝置以及接收電視廣播的調諧部。發(fā)明效果如上所述，在使用本有源矩陣基板的液晶顯示裝置中，保持電容配線驅動電路單片地形成，在I個像素區(qū)域內，至少在I個像素電極和與該像素對應的保持電容配線之間形成有保持電容。由此，在像素分割方式的液晶顯示裝置中能謀求液晶面板的窄邊框化。


圖I是示出本發(fā)明的液晶面板的構成例I的液晶面板113a的一部分的等效電路圖。圖2是示出本發(fā)明的液晶面板的構成例I的俯視圖。圖3是示出圖2的A-B截面的具體例的截面圖。圖4是示出圖2的A-C截面的具體例的截面圖。圖5是示出圖2的A-B截面的其它具體例的截面圖。圖6是示出本發(fā)明的液晶面板的構成例2的俯視圖。圖7是示出圖6的A-B截面的具體例的截面圖。圖8是示意性地示出本發(fā)明的液晶顯示裝置的一個實施方式的俯視圖。圖9是用于說明本發(fā)明的液晶顯示裝置的基本電驅動方法的圖。圖10是示出本發(fā)明的液晶顯示裝置的柵極/CS驅動器的構成例I的電路圖。圖11是示出構成圖10的CS驅動器的保持電路的具體例的電路圖。圖12是示出在圖10的保持電路CSDi-I中輸入輸出的各種信號的時序圖。圖13是示出圖9的像素Pi的各種信號波形的時序圖。圖14是示出圖9的像素Pi+1的各種信號波形的時序圖。圖15是示出變形例I的柵極/CS驅動器的構成的電路圖。圖16是示出變形例I的像素Pi的各種信號波形的時序圖。圖17是示出變形例I的像素Pi+1的各種信號波形的時序圖。圖18是示出變形例2的像素Pi的各種信號波形的時序圖。圖19是示出變形例2的像素Pi+1的各種信號波形的時序圖。圖20是示出本發(fā)明的液晶顯示裝置的柵極/CS驅動器的構成例2電路圖。圖21是示出圖20的構成例2的像素Pi的各種信號波形的時序圖。
圖22是示出圖20的構成例2的像素Pi+1的各種信號波形的時序圖。圖23是示出本發(fā)明的液晶顯示裝置的柵極/CS驅動器的構成例3的電路圖。圖24是示出圖23的構成例3的像素Pp+2、像素Pp+3、像素Pp+4的各種信號波形的時序圖。圖25是示意性地示出本發(fā)明的液晶顯示裝置的一個實施方式的俯視圖。圖26是示出本發(fā)明的液晶顯示裝置的柵極/CS驅動器的構成例4的電路圖。圖27是示出構成圖26的構成例 4的CS驅動器的保持電路的具體例的電路圖。圖28是示出在圖26的保持電路CSDi-I中輸入輸出的各種信號的時序圖。圖29(a)和(b)是用于說明本實施方式的非晶硅TFT(a-SiTFT)的動作可靠性的評價方法的圖。圖30(a)和(b)是示出本實施方式的非晶硅TFT(a-SiTFT)的動作可靠性的圖。圖31是說明用于驗證本發(fā)明的液晶顯示裝置的CS驅動器的動作可靠性的仿真電路的概略的圖。圖32是示出輸入仿真電路的信號的波形的圖。圖33示出圖27的保持電路的節(jié)點netCl、netC2的平均電位與達到輸出電位時間的關系。圖34是示出本發(fā)明的液晶顯示裝置的柵極/CS驅動器的構成例5的電路圖。圖35是示出構成圖34的構成例5中的CS驅動器的保持電路的具體例的電路圖。圖36是示出在圖34的保持電路CSDi-I中輸入輸出的各種信號的時序圖。圖37示出圖35的保持電路的節(jié)點netCl、netC2的平均電位與達到輸出電位時間的關系。圖38是示出本發(fā)明的液晶顯示裝置的柵極/CS驅動器的構成例6的電路圖。圖39是示出構成圖38的構成例6中的CS驅動器的保持電路的具體例的電路圖。圖40是示出在圖38的保持電路CSDi-I中輸入輸出的各種信號的時序圖。圖41示出圖39的保持電路的節(jié)點netCl、netC2的平均電位與達到輸出電位時間的關系。圖42是示出本發(fā)明的液晶面板的構成例7的一部分的等效電路圖。圖43是示出本發(fā)明的液晶面板的構成例7的俯視圖。圖44是示出本發(fā)明的液晶面板的構成例8的一部分的等效電路圖。圖45是示出本發(fā)明的液晶面板的構成例8的俯視圖。圖46是說明本發(fā)明的液晶顯示裝置的功能的框圖。圖47是說明本發(fā)明的電視接收機的功能的框圖。圖48是示出本發(fā)明的電視接收機的構成的分解立體圖。圖49是示出專利文獻I的液晶顯示裝置的像素結構的一個例子的示意圖。圖50是示出與圖49所示的液晶顯示裝置的像素結構對應的電等效電路的圖。圖51是示出圖49中的像素與保持電容配線的連接的樣子的電等效電路圖。
具體實施例方式利用附圖如下說明本實施方式。此外，為了便于說明，以下設掃描信號線的延伸方向為行方向，設數據信號線的延伸方向為列方向。其中，在利用(視聽)具備本液晶面板(或者使用它的有源矩陣基板)的液晶顯示裝置的狀態(tài)下，其掃描信號線當然可以在橫方向上延伸也可以在縱方向上延伸。此外，在示出液晶面板的附圖中，適當省略取向限制用結構物來進行記載。圖8是示意性地示出本發(fā)明的液晶顯示裝置110的一個實施方式的俯視圖。液晶顯示裝置110主要包括有源矩陣基板111 ;相對基板(彩色濾光片基板)112，其被用密封材料(未圖示)貼合到有源矩陣基板111 ;聚酰亞胺膜8、10，其利用S0F(SyStem On Film 膜上系統(tǒng))技術安裝有柵極驅動器9和源極驅動器11 ;以及外部基板12。在此，相對基板112在圖8中用虛線表示。此外，在有源矩 陣基板111與相對基板112之間保持有取向膜、取向控制結構和液晶材料，圖8中省略。另外，除此以外，液晶顯示裝置110還具備偏振膜等光學膜、背光源、其它光學部件、電路部件、用于將這些部件保持于規(guī)定的位置的外框等，圖8中省略它們。圖8示出的有源矩陣基板111具有玻璃基板I、形成于玻璃基板I上的掃描信號線2、保持電容配線3、數據信號線4以及像素電極5。有源矩陣基板111上的區(qū)域能分為具有多個像素的顯示區(qū)域6及其周圍的周邊區(qū)域7。在周邊區(qū)域7設有柵極端子9a、源極端子11a，分別通過聚酰亞胺膜8、10內的配線輸入來自柵極驅動器9、源極驅動器11的輸出等。另外，在聚酰亞胺膜10上安裝有外部基板12。在周邊區(qū)域7中還具有設于玻璃基板I上的CS驅動器(保持電容配線驅動電路)13。此外，用于驅動柵極驅動器9、源極驅動器11和CS驅動器13的控制信號、電源從外部基板12等通過聚酰亞胺膜8、10和玻璃基板I上的配線(未圖示)提供。此外，在圖8中，柵極驅動器9和CS驅動器13成列地設于液晶顯示裝置110的兩端部(紙面左右端部)，但是本發(fā)明不限于此，也可以僅設于液晶顯示裝置110的一端部(圖8的左端部或者右端部)。(液晶面板的構成例I)圖I是示出本發(fā)明的液晶面板的構成例I中的液晶面板113a的一部分的等效電路圖。如圖I所示，液晶面板113a具備在列方向(紙面上下方向)上延伸的數據信號線4x、4X、在行方向(紙面左右方向)上延伸的掃描信號線2cd、2ab、2ef、在行和列方向上排列的像素(像素區(qū)域)100 105、保持電容配線3w、3x、3y、3z以及共用電極(相對電極)com，各像素的結構是相同的構成。另外，如圖I所示，包括像素100 102的像素列與包括像素103 105的像素列相鄰。在液晶面板113a中，與I個像素對應分別設有I個數據信號線和I個掃描信號線，并且在列方向上相鄰的像素之間設有由兩像素共用的保持電容配線。設于像素100的2個像素電極5c、5d、設于像素101的2個像素電極5a、5b以及設于像素102的2個像素電極5e、5f分別配置成一列，并且設于像素103的2個像素電極5C、5D、設于像素104的2個像素電極5A、5B以及設于像素105的2個像素電極5E、5F分別配置成一列。另外，像素電極5c和5C、像素電極5d和K)、像素電極5a和5A、像素電極5b和5B、像素電極5e和5E以及像素電極5f和5F分別在行方向上相鄰。各像素的結構是相同的，因此以下主要舉像素101為例進行說明。在像素101中，像素電極5a(第I像素電極)通過連接到掃描信號線2ab的晶體管15a(第I晶體管)與數據信號線4x連接，像素電極5b (第2像素電極)通過連接到掃描信號線2ab的晶體管15b (第2晶體管)與數據信號線4x連接，在像素電極5a和保持電容配線3x間形成有保持電容Cha，在像素電極5b和保持電容配線3y間形成有保持電容Chb，在像素電極5a和共用電極com間形成有液晶電容Cla，在像素電極5b和共用電極com間形成有液晶電容Clb。這樣，像素電極5a、5b通過連接到相同的掃描信號線2ab的各個晶體管15a、15b與相同的數據信號線4x連接，因此能分別通過晶體管15a、15b對像素電極5a、5b分別直接提供相同的信號電位(數據信號)并且，像素電極5a、5b分別與不同的保持電容配線3x、3y形成有保持電容Cha、Chb,因此例如將掃 描信號線2ab的電位設為選擇狀態(tài)(高電平)來對像素電極5a、5b寫入數據信號后，對保持電容配線3x、3y提供相互不同的保持電容配線信號，進行電容耦合引起的像素電極電位(像素電位)的上沖或者下沖，由此能使各個像素電極5a、5b的像素電位不同。能用這種方法使例如包括像素電極5a的副像素為亮副像素(亮度相對較高的像素)，包括像素電極5b的副像素為暗副像素(亮度相對較低的像素)。由此，能實現(xiàn)像素分割方式的液晶顯示裝置。圖2示出本構成例I中的液晶面板113a的具體構成。圖2是示出液晶面板113a的構成例I的俯視圖。在圖2的液晶面板113a中，沿著像素100和像素101設有數據信號線4x，沿著像素103和像素104設有數據信號線4X，與像素100、103的邊緣部中的一方重疊地設有保持電容配線3w，與像素100、103的邊緣部中的另一方和像素101、104的邊緣部中的一方重疊地設有保持電容配線3x，與像素101、104的邊緣部中的另一方重疊地設有保持電容配線3y。另外，橫穿像素100、103的中央部地配置有掃描信號線2cd，橫穿像素101、104的中央部地配置有掃描信號線2ab。另外，俯視時，在像素100中，像素電極5c、5d在保持電容配線3w、3x間在列方向上排列，在像素101中，像素電極5a、5b在保持電容配線3x、3y間在列方向上排列，在像素103中，像素電極5C、5D在保持電容配線3w、3x間在列方向上排列，在像素104中，像素電極5A、5B在保持電容配線3x、3y間在列方向上排列。在像素101中，在掃描信號線2ab上形成有晶體管15a的源極電極16ab和漏極電極17a以及晶體管15b的源極電極16ab和漏極電極17b。這樣,源極電極16ab兼作晶體管15a、15b兩者的源極電極而與數據信號線4x連接。漏極電極17a與漏極引出配線18a連接，漏極引出配線18a與電容電極19a連接，電容電極19a通過接觸孔20a與像素電極5a連接。漏極電極17b與漏極引出配線18b連接，漏極引出配線18b與電容電極19b連接，電容電極19b通過接觸孔20b與像素電極5b連接。在此，電容電極19a隔著柵極絕緣膜與保持電容配線3x重疊，并且像素電極5a隔著柵極絕緣膜及層間絕緣膜與保持電容配線3x重疊，利用這些重疊的兩者來形成保持電容Cha (參照圖I)。同樣，電容電極19b隔著柵極絕緣膜與保持電容配線3y重疊，并且像素電極5b隔著柵極絕緣膜及層間絕緣膜與保持電容配線3y重疊，利用這些重疊的兩者來形成保持電容Chb (參照圖I)。此外，其它像素的構成(各構件的形狀和配置以及連接關系)與像素101的構成相同。圖3是圖2的A-B截面圖，圖4是圖2的A-C截面圖。如這些圖所不，液晶面板113a具備有源矩陣基板111、與其相對的彩色濾光片基板(相對基板)112以及配置在兩基板111、112間的液晶層114。在有源矩陣基板111中，在玻璃基板I上形成有掃描信號線2ab和保持電容配線3x、3y，覆蓋它們形成有包括作為無機材料的氮化硅的柵極絕緣膜21。在晶體管15a、15b中，晶體管的柵極電極與掃描信號線2ab形成為一體,玻璃基板I上的掃描信號線2ab的一部分發(fā)揮晶體管15a、15b的柵極電極的作用。在晶體管15a、15b的柵極絕緣膜21上形成有半導體層22ab、與半導體層22ab相接的源極電極16ab、漏極電極17a、17b、漏極引出配線18a、18b以及電容電極19a、19b，覆蓋它們形成有層間絕緣膜23。雖未圖示，半導體層22ab包括本征非晶硅層(i層)和摻雜有磷的n+型非晶硅層(n+層)。n+層具有在i層等的半導體材料與源極電極16ab、漏極電極17a、17b等的金屬材料之間進行電連接的接觸層的作用。此外，不與源極電極16ab和漏極電極17a、1 7b重疊的半導體層22ab (典型地為晶體管的溝道部)是通過蝕刻等除去n+層，僅有i層。層間絕緣膜23包括作為無機材料的氮化硅。在層間絕緣膜23上形成有包括ITO(銦錫氧化物)的像素電極5a、5b，而且覆蓋像素電極5a、5b形成有取向膜(未圖示)。在此，用接觸孔20a、20b分別挖穿層間絕緣膜23，由此像素電極5a和電容電極19a被電連接，像素電極5b和電容電極19b被電連接。另一方面，在彩色濾光片基板112中，在玻璃基板31上形成有黑矩陣32和著色層33，在其上層形成有共用電極(com) 34，再覆蓋它形成有取向膜(未圖示)。在此，說明有源矩陣基板111的制造方法的一個例子。此外，該制造方法與包括非晶硅晶體管的一般有源矩陣基板的制造方法是同樣的。首先，通過使用氬氣(Ar)的濺射法在玻璃、塑料等透明絕緣性基板(在圖3中為玻璃基板I)上按順序沉積鈦(Ti)、鋁(Al)、鈦(Ti)，形成作為Ti/Al/Ti層疊膜的柵極金屬膜(未圖示)。此時，鈦的膜厚例如為100nm(上層側、下層側相同)，鋁的膜厚例如為300nm。形成柵極金屬膜時的玻璃基板I的溫度為200 300°C。接著，用光刻法，即在作為對象的膜上形成光致抗蝕劑材料的抗蝕劑圖案膜，將該抗蝕劑圖案膜作為掩模來進行膜的圖案化的方法，從柵極金屬膜形成也發(fā)揮各晶體管的柵極電極的功能的掃描信號線2ab、保持電容配線3x、3y等。在柵極金屬膜的蝕刻中用例如主要使用氯氣(Cl2)的干式蝕刻法。蝕刻結束后，用含有有機堿的剝離液來除去抗蝕劑圖案膜。柵極金屬膜的材料除了鋁、鈦以外，也可以是銦錫氧化物(ITO)、鎢(W)、銅(Cu)、鉻(Cr)、鑰(Mo)、鋁(Al)、鈦(Ti)等的單體金屬，或者也可以是在它們中含有氮、氧或者其它金屬的材料。柵極金屬膜可以是采用上述材料的單一的層，也可以具有層疊結構。例如，掃描信號線也可以是鈦和銅的Ti/Cu/Ti層疊膜，或者銅和鑰的Mo/Cu/Mo層疊膜。作為柵極金屬膜的形成方法，除了濺射法以外，也能使用蒸鍍法等。柵極金屬膜的厚度也沒有特別限定。另外，柵極金屬膜的蝕刻方法也不限于上述干式蝕刻法，也能用采用酸等蝕刻劑的濕式蝕刻法等。然后，通過等離子體CVD (化學氣相沉積)法等連續(xù)形成作為柵極絕緣膜21的氮化硅(SiNx)膜、作為本征非晶硅層(i層)的非晶硅膜、作為n+型非晶硅層(n+層)的n+型非晶硅膜。此時，氮化硅膜的膜厚例如為400nm，非晶硅膜的膜厚例如為200nm，n+型非晶硅膜的膜厚為50nm。設形成這些膜時的玻璃基板I的溫度為200 300°C，成膜用的氣體適當組合使用硅烷(SiH4)、氨(NH3)'氫(H2)和氮(N2)等。接著，利用光刻法將氮化硅膜、非晶硅膜、n+型非晶硅膜圖案化為規(guī)定的形狀，得到柵極絕緣膜21、一次加工的非晶硅膜和n+型非晶硅膜。在此時的蝕刻中，利用例如適當組合使用氯氣(Cl2)、四氟化碳(CF4)氣體、氧氣(O2)的干式蝕刻法。蝕刻結束后，用含有有機堿的剝離液來除去抗蝕劑圖案膜。
然后，與柵極金屬膜的情況同樣，按順序沉積鈦(Ti)、鋁(Al)、鈦(Ti)，形成作為Ti/Al/Ti層疊膜的源極金屬膜(未圖示)。此時，鈦的膜厚例如為100nm(上層側、下層側相同)，鋁的膜厚例如為300nm。與柵極金屬膜的情況同樣，用光刻法從源極金屬膜形成數據信號線4x、源極電極16ab、漏極電極17a、17b、漏極引出配線18a、18b和電容電極19a、19b等。在此，為了下一工序，在光刻法中所用的抗蝕劑圖案膜(未圖示)不除去而保留。源極金屬膜的材料也可以包括與柵極金屬膜同樣的其它材料。然后，對非晶硅膜、n+型非晶硅膜再次進行蝕刻加工(溝道蝕刻)，得到本征非晶硅層(i層)、n+型非晶硅層(n+層)，得到半導體層22ab。即，將為了形成數據信號線4x、源極電極16ab和漏極電極17a、17b等的圖案所使用的抗蝕劑圖案膜作為掩模，用干式蝕刻法對n+型非晶硅膜和非晶硅膜的一部分表面進行蝕刻。由此進行源極電極16ab和漏極電極17a、17b之間的分離。此外，在此，對非晶硅膜的一部分表面進行蝕刻是為了通過過蝕刻來可靠地除去n+型非晶硅膜等。然后,覆蓋數據信號線4x、源極電極16ab、漏極電極17a、17b、漏極引出配線18a、18b和電容電極19a、19b地形成作為層間絕緣膜23的氮化硅膜。在此，設用等離子體CVD法形成氮化硅膜時的玻璃基板I的溫度為200 300°C，成膜用的氣體適當組合使用硅烷(SiH4)'氨(NH3)'氫(H2)和氮(N2)等。氮化硅膜的膜厚例如為300nm。然后，用光刻法蝕刻成為層間絕緣膜23的氮化硅膜使其成為規(guī)定的圖案，形成層間絕緣膜23和接觸孔20a、20b。此時能使用與成為柵極絕緣膜21的氮化硅的蝕刻同樣的方法。然后，在層間絕緣膜23上通過濺射法等以IOOnm程度的膜厚形成例如ITO(銦錫氧化物)膜，用光刻法將其圖案化為必要的形狀，由此在像素區(qū)域中形成像素電極5a、5b。在ITO膜的蝕刻中能使用草酸(H00C-C00H)或者氯化亞鐵液等。然后，以覆蓋像素電極5a、5b的方式通過噴墨法等涂敷含有取向膜材料的溶液，形成取向膜(未圖示)。上述有源矩陣基板111的制造方法也能用于后述的液晶面板。以下為了便于說明而省略其說明。另外，也能如圖5那樣構成圖2的A-B截面。圖5是圖2示出的液晶面板113的其它構成的A-B截面圖。在圖5的液晶面板中，在玻璃基板I上形成有厚的柵極絕緣膜21p和薄的柵極絕緣膜21q，在像素電極5a的下層形成有厚的層間絕緣膜23p和薄的層間絕緣膜23q。柵極絕緣膜21p在晶體管15a和電容電極19a的附近被除去。另外，層間絕緣膜23p和層間絕緣膜23q為大致相互相同的平面形狀，接觸孔20a、20b的部分被除去。這樣，能得到減少各種寄生電容、防止配線彼此短路的效果。能使柵極絕緣膜21p的膜厚例如為lOOOnm，柵極絕緣膜21q的膜厚例如為400nm，層間絕緣膜23p的膜厚例如為2500 3000nm，層間絕緣膜23q的膜厚例如為300nm。在此，層間絕緣膜23p包括有機材料，膜厚具有反映基底凹凸的分布。另外，層間絕緣膜23q和柵極絕緣膜21q是使用等離子體CVD法的氮化硅膜。圖5的柵極絕緣膜21p可以與柵極絕緣膜21q同樣是使用等離子體CVD法的氮化硅膜或者氧化硅膜，但也可以是由SOG(旋涂玻璃)材料制作的絕緣膜。圖5的層間絕緣膜23p、層間絕緣膜23q和接觸孔20a、20b例如能如下形成。即，在形成晶體管15a后，利用等離子體CVD法形成作為層間絕緣膜23q的氮化硅膜為止與圖3和圖4的情況同樣，然后利用使用包括感光性丙烯酸樹脂的抗蝕劑材料的光刻法首先形成感光性丙烯酸樹脂膜，將感光性丙烯酸樹脂膜作為掩模對氮化硅膜進行蝕刻，能得到層間絕緣膜23p、層間絕緣膜23q和接觸孔20a、 20b。在此，不除去感光性丙烯酸樹脂膜地加以熱處理等將其原樣用作層間絕緣膜23p。此時的氮化硅膜的蝕刻能與圖3和圖4的情況同樣地進行。圖5的柵極絕緣膜2 Ip是由SOG (旋涂玻璃)材料形成的絕緣膜，對通過涂敷含有SOG材料的溶液和熱處理等而得到的膜用光刻法來進行圖案化而得到。此外，層間絕緣膜23p也同樣可以是例如由SOG(旋涂玻璃)材料形成的絕緣膜，另外，柵極絕緣膜21p、層間絕緣膜23p中也可以含有丙烯酸樹脂、環(huán)氧樹脂、聚酰亞胺樹月旨、聚氨酯樹脂、酚醛樹脂和硅氧烷樹脂中的至少I種。(液晶面板的構成例2)在此，保持電容Cha、Chb也可以由圖6示出的構成形成。圖6是示出本發(fā)明的液晶面板的構成例2的俯視圖。在圖6的液晶面板113b中，在像素101中，相對于圖2的構成例I的液晶面板113a還設有接觸電極26a、26b和接觸孔27a、27b。在此，接觸電極26a、26b與漏極引出配線18a、18b形成于同層。晶體管15a的漏極電極17a通過漏極引出配線18a及接觸孔27a與像素電極5a連接，而且像素電極5a通過接觸孔20a與電容電極19a連接。在此，電容電極19a隔著柵極絕緣膜與保持電容配線3x重疊，像素電極5a隔著柵極絕緣膜及層間絕緣膜與保持電容配線3x重疊，由這些重疊的兩者形成保持電容Cha(參照圖I)。同樣，晶體管15b的漏極電極17b通過漏極引出配線18b及接觸孔27b與像素電極5b連接，而且像素電極5b通過接觸孔20b與電容電極19b連接。并且，電容電極19b隔著柵極絕緣膜與保持電容配線3y重疊，像素電極5b隔著柵極絕緣膜及層間絕緣膜與保持電容配線3y重疊，由這些重疊的兩者形成保持電容Chb (參照圖I)。圖7是圖6的A-B截面圖。如圖7所示，電容電極19a與漏極引出配線18a及接觸電極26a形成于同層，隔著柵極絕緣膜21與保持電容配線3x重疊，通過接觸孔20a與像素電極5a連接。另外，像素100的電容電極19d同樣隔著柵極絕緣膜21與保持電容配線3x重疊，通過接觸孔20d與像素電極5d連接。由此，在電容電極19a和保持電容配線3x之間形成保持電容Cha(參照圖I)，在電容電極19d和保持電容配線3x之間形成保持電容Chd (參照圖I)。根據該構成，與圖2示出的構成例I相比，漏極引出配線18a、18b等沒有橫穿像素電極5a、5b的整體，因此能謀求作為液晶顯示裝置的開口率的提高，特別適合。下面說明本發(fā)明的液晶顯示裝置110的驅動方法。圖9是用于說明圖8示出的液晶顯示裝置Iio的基本電驅動方法的圖。液晶顯示裝置110具備顯示部41、顯示控制電路42、源極驅動器(數據信號線驅動電路)43、柵極/CS驅動器(掃描信號線/保持電容配線驅動電路)44。在顯示部41中，設有n個源極線(數據信號線)、m個柵極線(掃描信號線)、m+l個CS線(保持電容配線)以及mXn個像素。在圖9中，作為代表記載有源極線SLl、SLj (j為I以上n以下的整數)、31^_+1、51^、柵極線GL1、GL2、GLi (i為I以上m以下的整數)、GLi+1、GLm、與源極線和柵極線的交叉部對應配置的像素PU P2、Pi、Pi+1、Pm以及 CS 線 CSLO、CSLl、CSLi-l、CSLi、CSLi+l、CSLm-l、CSLm 等。另外，如圖 9 那樣，像素 Pi 包括副像素PAi和副像素PBi這2個副像素。像素Pl、P2、Pi+l、Pm也同樣。此外，在液晶顯示裝置110中，例如m = 1080, n = 5760,但是不限于此。而且,液晶顯示裝置110有時會具備電容配線主干47 (后述)，但是在此未圖示。顯示控制電路42接受從外部發(fā)送的數據信號DAT和定時控制信號TS，輸出數字視頻信號DV、用于控制在顯示部41中顯示圖像 的定時的源極開始脈沖信號SSP、源極時鐘信號等源極控制信號SCTL、柵極開始脈沖信號GSP以及柵極時鐘信號等柵極控制信號GCTL。源極驅動器43從顯示控制電路42接受數字視頻信號DV、用于控制在顯示部41中顯示圖像的定時的源極開始脈沖信號SSP以及源極時鐘信號等源極控制信號SCTL，為了對顯示部41內的各像素的液晶電容進行充電而對各源極線SLl SLn提供驅動用的數據信號。 柵極/CS驅動器44接受從顯示控制電路42輸出的柵極開始脈沖信號GSP和柵極控制信號GCTL，對各柵極線提供柵極信號(掃描信號)，對各CS線提供CS信號(保持電容配線信號)。在此，柵極線和CS線為順序驅動的方式，不進行隔行掃描。即，柵極線按從GLl到GLm的順序進行順序驅動。另外，在本實施方式中，柵極/CS驅動器44成列地設于液晶顯示裝置110的兩端部(在圖9中為紙面左右側端部)。此外，在本發(fā)明的液晶顯示裝置110中，柵極/CS驅動器44也可以設于液晶顯示裝置110的單側端部(在圖9中為紙面左右任一端部)。后述的各柵極/CS驅動器也同樣。此外，在圖9中，概略地示出液晶顯示裝置110所具有的源極驅動器43、柵極/CS驅動器44、顯示控制電路42對液晶顯示裝置110的驅動，省略用于驅動源極驅動器43、柵極/CS驅動器44等的電源、配線等和其它的控制信號。另外，也省略用于對共用電極(com)提供信號電位的配線等。(CS驅動器的構成例I)圖9示出的2個柵極/CS驅動器44是同樣的構成，因此以下舉例說明其中的I個。圖10是示出本發(fā)明的液晶顯示裝置110的柵極/CS驅動器44的構成例I的電路圖。柵極驅動器45使用SOF(膜上系統(tǒng))技術安裝于聚酰亞胺膜(未圖示)上。聚酰亞胺膜由ACF (各向異性導電膜)連接到玻璃基板I (參照圖8)，聚酰亞胺膜內的配線(未圖示)與玻璃基板I上的柵極端子(未圖示)連接。柵極驅動器45也可以包括柵極驅動器IC(未圖示)，如圖8那樣分割安裝在多個聚酰亞胺膜上。CS驅動器46 —體化(單片化)地形成在玻璃基板I上。即，CS驅動器46單片地裝入將非晶硅用于晶體管的有源矩陣基板111 (參照圖8)。在圖10中，i、m記載為偶數。柵極驅動器45接受從顯示控制電路42輸出的柵極開始脈沖信號GSP和柵極控制信號GCTL，對各柵極線GLl GLm+2輸出驅動電壓信號(柵極信號)。在此，柵極線GLm+1、GLm+2是與像素的充電控制沒有直接關系的柵極線(偽柵極線)，柵極線GLm+2對CS驅動器46傳送所需的信號。另外，圖中的m為偶數，即在本構成例I中，除了偽柵極線以外的柵極線包括偶數個。不過，本發(fā)明不限于此，作為其它構成例，除了偽柵極線以外的柵極線也可以包括奇數個，在這種情況下，只要在圖10的構成中根據需要調整柵極線和偽柵極線的個數即可。提供給電容配線主干47的信號COM (第2保持電容配線信號)由配線的分支提供給 CSLO、CSL2、CSLi-2、CSLi、CSLi+2、CSLm-2、CSLm 等偶數行的 CS 線(第 2 保持電容配線群)。對CSLl、CSL3、CSLi-I、CSLi+1、CSLm-I等奇數行的CS線(第I保持電容配線群)提供用CSDl、CSD3、CSDi-I、CSDi+ l、CSDm-I等表示的構成CS驅動器46的內部電路(保持電容配線驅動內部電路；以下也稱為“保持電路”)的輸出信號(第I保持電容配線信號)。即，保持電路對全部CS線每隔I線(奇數行)對應設置。其中，作為其它形態(tài)，保持電路也可以對全部CS線每隔I線(偶數行)對應設置。此外，在以下的各CS驅動器的構成中，也能將保持電路的輸出信號表示為“第I保持電容配線信號”，將輸入第I保持電容配線信號的CS線表示為“第I保持電容配線群”，將從外部的信號源輸出并提供給電容配線主干47的信號表示為“第2保持電容配線信號”，將輸入第2保持電容配線信號的CS線表示為“第2保持電容配線群”。在以下的說明中，作為本發(fā)明的保持電路的代表舉例說明保持電路CSDi-I等，但是其它級保持電路也同樣。如圖10所示，CS驅動器46構成為包括多個保持電路，具備接受來自外部的信號SELU SEL2、VDD、VSS的端子，通過選擇用配線46a、選擇用配線46b、高電位側電源線46H、低電位側電源線46L接受上述各信號，并且接受柵極驅動器45的輸出(柵極信號)。舉出保持電路CSDi-I作為一個例子，保持電路CSDi-I具備接受來自外部的信號SEL1、SEL2、VDD> VSS的端子sell、sel2、vdd、vss,通過選擇用配線46a、選擇用配線46b、高電位側電源線46H、低電位側電源線46L接受上述各信號。另外，保持電路CSDi-I具備輸入端子S，輸入端子s與柵極線GLi+2連接，接受柵極驅動器45的輸出(柵極信號)。保持電路CSDi-I的輸出(CS信號)通過輸出端子cs輸入到CS線CSLi-I。此外，在此所說的端子指電路上的點，在實器件形態(tài)中可以設有也可以不設有相應的連接用的端子形狀。在此所說的端子也可以只是相應的配線上的一點。在本說明書中，端子一詞用法相同。圖11是示出構成CS驅動器46的保持電路的具體例的電路圖。舉出保持電路CSDi-I作為一個例子，保持電路CSDi-I包括4個晶體管1^1、1^2、1^、1 。在此，這些晶體管是形成在玻璃基板上的非晶硅TFT。對保持電路CSDi-I的端子s(第I輸入部)、sell(第2輸入部)、sel2(第3輸入部)、vdd, VSS分別輸入來自外部的信號S、SELl (保持對象信號)、SEL2 (保持對象信號)、VDD、VSS，從端子cs輸出CS信號。在晶體管MSl中，柵極電極與保持電路CSDi-I的端子s連接，源極電極與保持電路CSDi-I的端子sell連接，漏極電極與節(jié)點netCl連接。在晶體管MG中，柵極電極與節(jié)點netCl連接,源極電極與端子vdd連接,漏極電極與輸出端子cs連接。在晶體管MS2中，柵極電極與保持電路CSDi-I的端子s連接，源極電極與保持電路CSDi-I的端子sel2連接，漏極電極與節(jié)點netC2連接。在晶體管MH中，柵極電極與節(jié)點netC2連接,源極電極與輸出端子cs連接,漏極電極與端子vss連接。圖12是示出在保持電路CSDi-I中輸入輸出的各種信號的時序圖。在此，也舉出圖10的保持電路CSDi-I作為保持電路的一個例子。在圖12中，設橫軸為時間，縱軸為電位，紙面上側為正方向。特別是關于作為橫軸的時間，按每IH(水平掃描期間)時間加入縱線作為表示定時的標尺。作為縱軸的電位一并示出成為基準電位的GND電平和成為共用電極(com)的電位的COM。在后述的時序圖中也是與此同樣的記載。此外，在本實施方式的液晶顯示裝置110中，例如以120Hz的幀速率驅動，1H(水平掃描期間)為7. s，2H為14. 8 u s, 1F(巾貞,垂直掃描期間)為8. 3ms時間，而本發(fā)明不限于此。圖 12 示出信號 S、SELU SEL2、VDD、VSS、netCl、netC2、CS 的波形。在該圖中，V(netCl)、V(netC2)分別表示節(jié) 點netCl、netC2的電位，CS表示從保持電路CSDi-I的端子cs輸出的CS信號。另外，信號S表示從柵極線GLi+2分支并輸入端子s的信號。此外，在以下的說明中，與netCl、netC2的情況同樣,在表示配線、節(jié)點等特定部位的信號、電位時，將該配線、節(jié)點名用括號包圍，在前面標注V來表示。信號S的波形以I幀(垂直掃描期間)為周期變化。在此，I幀中有I次在2H(水平掃描期間)的期間為高電位的狀態(tài)。在其它期間為低電位的狀態(tài)。將高電位時的電位表示為Vgh，低電位時的電位表示為Vgl。SEL1、SEL2的信號波形按每I幀交替重復高電位的狀態(tài)和低電位的狀態(tài)。SEL1、SEL2設高電位時的電位為Vselh，低電位時的電位為Vsell。SEL1、SEL2的相位相互錯開180°。此外，雖未圖示，為了不影響顯示，希望SEL1、SEL2分別使電位變化的定時在不對像素電極進行電位的寫入的期間即回掃期間進行。VDD、VSS的電位是固定的，各自的值表示為VcsKVcsl。如圖12所示，CS信號在值Vcsh、Vcsl間變動。在此，也參照圖11說明保持電路CSDi-I的動作，S承擔保持電路CSDi-I的開始脈沖的作用，當與比本級靠后的后級像素對應的柵極線GLi+2的信號電位(柵極信號)為有效(選擇狀態(tài))時，信號S的電位從Vgl升到Vgh，晶體管MS1、MS2為導通狀態(tài)，節(jié)點netCl、netC2的電位分別向SEL1、SEL2的電位接近。當S為Vgh之后經過2H后，S的電位再次降到Vgl時，晶體管MSI、MS2為截止狀態(tài)，節(jié)點netCl、netC2的電位與SELl、SEL2的電位無關地保持晶體管MSUMS2截止時的電位。SELl、SEL2的相位錯開180°，因此節(jié)點netCl、netC2的電位是一方為高的狀態(tài)(選擇狀態(tài))，另一方為低的狀態(tài)(非選擇狀態(tài))。與此對應，晶體管MG、MH也是一方為選擇狀態(tài)，另一方為非選擇狀態(tài)。輸出的CS信號的電位與節(jié)點netCl、netC2的電位相應地變化，但是端子cs與顯示部的CS線連結，充電耗費時間，因此其變化比節(jié)點netCl、netC2緩慢。CS信號的電位與晶體管MG、MH的選擇/非選擇的狀態(tài)相應，當經過一定時間時，大致穩(wěn)定在Vcsh或者Vcsl的電位附近。節(jié)點netCl、netC2發(fā)揮保持部的功能，因此即使SEL1、SEL2的電位變化，也會保持電位直到下次S的電位發(fā)生變化，即保持電位大致I幀時間,其結果是，CS信號的電位被保持。舉出具體例，在連續(xù)的第I幀、第2幀中，在第I幀中，在時刻tl，S為Vgh時，晶體管MSI、MS2為導通狀態(tài)，端子sell和節(jié)點netCl導通，節(jié)點netCl的電位升高，并且端子sel2和節(jié)點netC2導通，節(jié)點netC2的電位降低。晶體管MG由于節(jié)點netCl的高電位而為導通狀態(tài)，晶體管MH由于節(jié)點netC2的低電位而為截止狀態(tài)，由此CS信號的電位接近VDD的電位Vcsh。在第2幀中，在時刻tl+lF，S為Vgh時，晶體管MS1、MS2為導通狀態(tài)，端子sell和節(jié)點netCl導通,節(jié)點netCl的電位降低，并且端子sel2和節(jié)點netC2導通,節(jié)點netC2的電位升高。晶體管MG由于節(jié)點netCl的低電位而為截止狀態(tài)，晶體管MH由于節(jié)點netC2的高電位而為導通狀態(tài)，由此CS信號的電位接近VSS的電位Vcsl。在保持電路CSDi-I中交替重復上述第I幀、第2幀的動作。此外,更準確地說,節(jié)點netCl、netC2的電位均為值Vselh、Vsell的范圍內，但是視電路構成、晶體管的特性而有時節(jié)點netCl、netC2的電位不會完全達到Vselh、Vsell。特別是在晶體管為非晶硅TFT的情況下，由于遷移率低等原因，有時充電能力不足，節(jié)點netCl、netC2的電位不會充分達到。圖13是示出圖9中所示的像素Pi的各種信號波形的時序圖，與偶數級柵極線GLi對應。另外，圖14是示出像素Pi+1中的各種信號波形的時序圖，與奇數級柵極線GLi+1對應。此外，i為偶數。在圖13和圖14中也與圖12同樣，特別是關于作為橫軸的時間，按每IH(水平掃描期間)時間加入縱線作為表示定時的標尺。作為縱軸的電位一并示出成為基準電位的電位GND和成為共用電極(com)的電位的COM。在以下的時序圖中也同樣。另外，圖13、圖14的第I幀、第2幀分別與圖12的第I幀、第2幀對應，時刻t2是比時刻tl早2H的時刻。即有(時刻t2)=(時刻tl-2H)的關系。此外，以下舉例示出像素Pi、像素Pi+1及其周邊的信號變化，而其它級像素及其周邊除了各級的依次掃描引起整體的定時錯開以外是同樣的。在圖13中，V(GLi)表示柵極線GLi的電位，V(SLj)表示源極線SLj的電位，V(CSLi-I)表示 CS 線 CSLi-I 的電位，V(CSLi)表示 CS 線 CSLi 的電位，V(PAi)、V(PBi)分別表示副像素PAi、PBi的像素電位。如圖9所示，具有副像素PAi、PBi的像素Pi由柵極線GLi、源極線SLj、CS線CSLi-UCSLi進行充電控制。此外，源極線SLj可以是任意的線，j能在I n的范圍內任意決定。 首先說明圖13的第I幀。柵極線GLi的電位(柵極信號)在時刻t2上升。源極線SLj的電位(數據信號)以共用電極(com)的電位COM為基準，按每幀切換為比COM靠高電位側、低電位側，但是詳細的電位根據要顯示的視頻信號而變化。在第I幀中，示出了源極線SLj的電位處于比COM靠正側(正極性)的情況。保持電路CSDLi-I在柵極線GLi+2為有效(選擇狀態(tài))的定時開始動作(參照圖12)，因此CS線CSLi-I的電位在時刻t2+2H(=時刻t I)開始電位變化。在此，如圖12所示，輸入保持電路CSDLi-I的SEL I的電位為高電位，因此CS線CSLi-I的電位向正側變化。此外，如圖10所示，CS線CSLi與電容配線主干47連接，被提供固定的電位(C0M)，因此CS線CSLi的電位不變化。在副像素PAi中，從時刻t2到t2+2H柵極線GLi的電位為高電位(Vgh)，因此直接寫入源極線SLj的電位(數據信號)。在時刻t2+2H以后，柵極線GLi的電位變?yōu)榈碗娢?Vgl)，因此對應的晶體管為截止狀態(tài)，不進行充放電。即，副像素PAi為懸浮狀態(tài)。在此，如圖9所示，在副像素PAi中，在像素電極與CS線CSLi-I之間形成有保持電容(電容耦合)，因此副像素PAi的電位在晶體管截止后受CS線CSLi-I的電位變動(低電位一高電位)的影響而向正側上沖。這種電容耦合驅動引起像素電位的變化的大小AV由AV =(Vcsh-Vcsl) XK提供。在此，K = CCS/ (CCS+CLC)，CCS、CLC分別是在相應的副像素(在此為PAi)所具有的像素電極與CS線(在此為CSLi-I)及共用電極(com)之間分別實際形成的電容(分別為保持電容、液晶電容)。在此，作為實際形成的電容，例如也可以是CS線具有電容電極，通過該電容電極在像素電極與CS線之間形成有保持電容。后述的式中的K也同樣。此外，在副像素PBi中，在像素電極與CS線CSLi之間形成有保持電容，但是CS線CSLi的電位是固定的，因此在時刻t2+2H以后(晶體管截止后)的懸浮狀態(tài)下，像素電位不變化。下面說明第2幀。柵極線GLi的電位在時刻t2+lF上升。在第2幀中，源極線SLj的電位比COM靠負側(負極性)。另外，如圖12所示，輸入保持電路CSDLi-I的SEL2的電位為高電位，因此CS線CSLi-I的電位向負側變化。
此外，如圖10所示，CS線CSLi與電容配線主干47連接，被提供固定的電位(C0M)，因此CS線CSLi的電位不變化。從時刻t2+lF到t2+lF+2H為止柵極線GLi的電位為高電位(Vgh)，因此源極線SLj的電位(數據信號)被直接寫入副像素PAi、PBi。在時刻t2+lF+2H以后，柵極線GLi的電位為低電位(Vgl)，因此對應的晶體管為截止狀態(tài)，不進行充放電。即，副像素PAi為懸浮狀態(tài)。在此，如圖9所示，在副像素PAi中，在像素電極與CS線CSLi-I之間形成有保持電容(電容耦合)，因此副像素PAi的電位在晶體管截止后受CS線CSLi-I的電位變動(高電位—低電位)的影響而向負側下沖。此時的副像素PAi的電位的變化的大小AV與第I幀同樣，由(Vcsh-Vcsl) XK 提供。此外，在副像素PBi中，在像素電極與CS線CSLi之間形成有保持電容，但是CS線CSLi的電位是固定的，因此在時刻t2+lF+2H以后(晶體管截止后)的懸浮狀態(tài)下，像素電位不變化。像素Pi的數據信號電位的寫入(充電)動作重復上述第I幀、第2幀的動作。根據上述動作，盡管從相同的源極線SLj以相同的定時對副像素PAi、PBi提供數據信號，也能使副像素PAi、PBi的電位相互不同。因此，在液晶顯示裝置為常黑的顯示模式的情況下，能利用與共用電極(com)的電位COM的電位差使副像素PAi為亮副像素，使副像素PBi為暗副像素。由此，能實現(xiàn)像素分割方式的液晶顯示裝置。下面用圖14說明與奇數級柵極線GLi+1對應的像素Pi+1中的電位變化。在圖14中，V(GLi+l)表示柵極線GLi+1的電位，V(SLj)表示源極線SLj的電位，V(CSLi)表示 CS 線 CSLi 的電位，V (CSLi+1)表示 CS 線 CSLi+1 的電位，V (PAi+1)、V (PBi+1)分別表示副像素PAi+l、PBi+l的像素電位。如圖9所示，具有副像素PAi+1、PBi+1的像素Pi+1由柵極線GLi+1、源極線SLj、CS線CSLi、CSLi+1進行充電控制。此外，j能在I n的范圍內任意決定。在第I幀中，示出源極線SLj的電位(數據信號)處于比COM靠正側(正極性)的情況。保持電路CSDLi+1在柵極線GLi+4為有效(選擇狀態(tài))的定時開始動作，因此CS線CSLi+1的電位在時刻t2+4H開始電位變化。在此，如圖12所示，輸入保持電路CSLi+1的SELl的電位為高電位，因此CS線CSLi+1的電位向正側變化。此外，如上所述，CS線CSLi與電容配線主干47連接，被提供固定的電位(COM).此CS線CSLi的電位不變化。從時刻t2+lH到t2+3H為止柵極線GLi+1的電位為高電位(Vgh)，因此源極線SLj的電位(數據信號)被直接寫入副像素PAi+l、PBi+l。在時刻t2+3H以后，柵極線GLi+1的電位為低電位(Vgl)，因此對應的晶體管為截止狀態(tài)，不進行充放電。即，副像素PBi+1為懸浮狀態(tài)。在此，如圖9所示，在副像素PBi+1中，在像素電極與CS線CSLi+1之間形成有保持電容形成(電容耦合)，因此副像素PBi+1的電位在晶體管截止后，受時刻t2+4H的CS線CSLi+1的電位變動(低電位一高電位)的影響而向正側上沖。此時的副像素PBi+1的電位的變化的大小AV由AV= (Vcsh-Vcsl) XK提供。此外，在副像素PAi+1中，在像素電極與CS線CSLi之間形成有保持電容，但是CS線CSLi的電位是固定的，因此在時刻t2+3H以后(晶體管截止后)的懸浮狀態(tài)下，像素電位不變化。下面說明第2幀。柵極線GLi+1的 電位在時刻t2+lF+lH上升。在第2幀中，源極線SLj的電位比COM靠負側(負極性)。如圖12所示，輸入保持電路CSDLi+1的SEL2的電位為高電位，因此CS線CSLi+1的電位向負側變化。此外，如上所述，CS線CSLi與電容配線主干47連接，被提供固定的電位(COM).此CS線CSLi的電位不變化。從時刻t2+lF+lH到t2+lF+3H為止柵極線GLi+1的電位為高電位(Vgh)，因此源極線SLj的電位(數據信號)被直接寫入副像素PAi+l、PBi+l。在時刻t2+lF+3H以后，柵極線GLi+1的電位為低電位(Vgl)，因此對應的晶體管為截止狀態(tài)，不進行充放電。即，副像素PBi+1為懸浮狀態(tài)。在此，如圖9所示，在副像素PBi+1中，在像素電極與CS線CSLi+1之間形成有保持電容(電容耦合)，因此副像素PBi+1的電位在晶體管截止后受CS線CSLi+1的電位變動(高電位一低電位)的影響而向負側下沖。此時的副像素PBi+1的電位的變化的大小AV與第I幀同樣由(Vcsh-Vcsl)XK提供。此外，在副像素PAi+1中，在像素電極與CS線CSLi+1之間形成有保持電容，但是CS線CSLi+1的電位是固定的，因此在時刻t2+lF+3H以后(晶體管截止后)的懸浮狀態(tài)下，像素電位不變化。像素Pi+1中的數據信號電位的寫入(充電)動作重復上述第I幀、第2幀的動作。根據上述動作，盡管從相同的源極線SLj以相同的定時對副像素PAi+1、PBi+1提供數據信號，也能使副像素PAi+l、PBi+l的電位不同。因此，在液晶顯示裝置為常黑的顯示模式的情況下，能利用與共用電極(com)的電位COM的電位差使副像素PAi+1為暗副像素，使副像素PBi+1為亮副像素。由此，能實現(xiàn)像素分割方式的液晶顯示裝置。如以上所示，在本發(fā)明的液晶顯示裝置110中，液晶面板113a在玻璃基板I上具有包括多個保持電路(保持電容配線驅動內部電路)的CS驅動器(保持電容配線驅動電路)以及保持電容配線主干，對CS線(保持電容配線)輸入來自保持電路的輸出或者將提供給保持電容配線主干的信號分割的輸出作為CS信號(保持電容配線信號)。在此，保持電容配線主干從外部輸入固定的電位(例如COM)來進行DC驅動，不進行AC驅動。因此，與圖51示出的現(xiàn)有構成相比，保持電容配線主干能使配線寬度大幅度變細。這是由于保持電容配線主干和保持電容配線內的信號延遲難以對顯示造成影響。另外，保持電路如圖11所示包括4個TFT，因此能使CS驅動器的電路構成簡化。而且，也可以使傳輸用于驅動保持電路的信號SEL1、SEL2、VDD、VSS的配線變細，因此能使有源矩陣基板上的CS驅動器的占用面積變小。此外，這些配線可以變細的原因如下在電路構成上，能使傳遞信號SEL1、SEL2的選擇用配線46a、選擇用配線46b所具有的線電容變小，并且信號SEL1、SEL2僅在回掃期間使電位變動，VDD、VSS為固定的電位即可。因此，根據上述構成，能以小的占用面積制造用于對CS線提供CS信號的電路和配線，因此不會妨礙液晶面板和具備它的液晶顯示裝置的窄邊框化。即，在電容耦合方式的像素分割方式的液晶顯示裝置中也能使邊框變小。(變形例I)
下面說明上述構成例I的柵極/CS驅動器44的變形例I。在上述構成例I中，構成為使柵極線GLi的電位(掃描信號)在2H(水平掃描期間)的期間為高電位(Vgh)來對對應的像素提供數據信號，但是不限于此，也可以根據所要求的液晶顯示裝置的尺寸、分辨率、幀速率等標準來使高電位期間為例如IH或者3H以上。在使高電位期間為IH的情況下，即使使輸入保持電路CSDi-I的柵極信號為GLi+1也能實現(xiàn)像素分割方式的液晶顯示裝置。圖15是表示該構成的柵極/CS驅動器的電路圖，圖16和圖17分別是示出應用圖15的柵極/CS驅動器的情況下的像素Pi、Pi+1的各種信號波形的時序圖。根據該變形例I的構成，如圖16所示，對于像素Pi，副像素PAi的電位在第I幀中在時刻t2+lH受CS線CSLi-I的電位變動(低電位一高電位)的影響，向正側上沖A V的大小，在第2幀中，在時刻t2+lF+lH受CS線CSLi-I的電位變動(高電位一低電位)的影響，向負側下沖AV的大小。此外，與圖13同樣，副像素PBi的電位在晶體管截止后的懸浮狀態(tài)下不變化。由此，能使副像素PAi為亮副像素，副像素PBi為暗副像素。另外，如圖17所示，對于像素Pi+1，副像素PBi+1的電位在第I幀中在時刻t2+3H受CS線CSLi+1的電位變動(低電位一高電位)的影響，向正側上沖A V的大小，在第2幀中，在時刻t2+lF+3H受CS線CSLi+1的電位變動(高電位一低電位)的影響，向負側下沖AV的大小。此外，副像素PAi+1的電位與圖13同樣在晶體管截止后的懸浮狀態(tài)下不變化。由此，能使副像素PAi+1為暗副像素，副像素PBi+1為亮副像素。(變形例2)下面說明上述構成例I的柵極/CS驅動器44的變形例2。在變形例2中，使圖12示出的信號SEL1(保持對象信號)、SEL2(保持對象信號)的電位反轉。即，在第I幀中，使SELl為低電位(Vsell)，SEL2為高電位(Vselh)，在第2幀中，使SELl為高電位(Vselh)，SEL2為低電位(Vsell)。由此，雖未圖示，但是圖12示出的CS信號的電位變化發(fā)生反轉。圖18和圖19是分別示出采用上述CS信號的情況下的像素Pi、Pi+1中的各種信號波形的時序圖。關于像素Pi，在第I幀中，如圖18所示，從時刻t2到t2+2H為止柵極線GLi的電位為高電位(Vgh)，因此源極線SLj的電位(數據信號)被直接寫入副像素PAi、PBi，在時刻t2+2H以后，柵極線GLi的電位為低電位(Vgl)，因此對應的晶體管為截止狀態(tài)，不進行充放電而成為懸浮狀態(tài)。在副像素PAi為懸浮狀態(tài)時，受C S線CSLi-I的電位變動(高電位—低電位)的影響，副像素PAi的電位向負側下沖AV的大小。此外，在副像素PBi中，在像素電極與CS線CSLi之間形成有保持電容，但是CS線CSLi的電位是固定的，因此在時刻t2+2H以后(晶體管截止后)的懸浮狀態(tài)下，像素電位不變化。在第2幀中，源極線SLj和CS線CSLi-I的電位的高低電平與第I幀反轉，因此副像素PAi的電位在晶體管截止后受CS線CSLi-I的電位變動(低電位一高電位)的影響，向正側上沖AV的大小。此外，在副像素PBi中，與第I幀同樣，CS線CSLi的電位是固定的，因此像素電位不變化。像素Pi中的數據信號電位的寫入(充電)動作重復上述第I幀、第2幀的動作。根據上述動作，能使副像素PAi為暗副像素，副像素PBi為亮副像素。關于像素Pi+1，在第I 幀中，如圖19所示，從時刻t2+lH到t2+3H為止柵極線GLi+1的電位為高電位(Vgh)，因此源極線SLj的電位(數據信號)被直接寫入副像素PAi+1、PBi+l，在時刻t2+3H以后，柵極線GLi+1的電位為低電位(Vgl)，因此對應的晶體管為截止狀態(tài)，不進行充放電而成為懸浮狀態(tài)。在像素PBi+1為懸浮狀態(tài)時，受CS線CSLi+1的電位變動(高電位一低電位)的影響，副像素PBi+1的電位向負側下沖AV的大小。此夕卜，在副像素PAi+1中，在像素電極與CS線CSLi之間形成有保持電容，但是CS線CSLi的電位是固定的，因此在時刻t2+3H以后(晶體管截止后)的懸浮狀態(tài)下，像素電位不變化。在第2幀中，源極線SLj和CS線CSLi+1的電位的高低電平與第I幀反轉，因此副像素PBi+1的電位在晶體管截止后受CS線CSLi+1的電位變動(低電位一高電位)的影響而向正側上沖AV的大小。此外，在副像素PAi+1中，與第I幀同樣，CS線CSLi的電位是固定的，因此像素電位不變化。像素Pi+1中的數據信號電位的寫入(充電)動作重復上述第I幀、第2幀的動作。由此，能使副像素PAi+1為亮副像素，副像素PBi+1為暗副像素。此外，在上述構成中，為了使亮副像素、暗副像素中的像素電位為與圖13和圖14示出的驅動帶來的亮副像素、暗副像素的像素電位為相同電平，必須是圖13和圖14中的源極線SLj的電位(數據信號)的振幅平均地變大，有可能會增加源極驅動器的發(fā)熱。并且，對源極驅動器的發(fā)熱的耐熱性導致大型的液晶顯示裝置的制作上不利，而且液晶顯示裝置的功耗也會增大。因此，除了液晶顯示裝置的窄邊框化以外，在謀求耐熱性和低功耗的方面也優(yōu)選上述圖13和圖14的構成。在以上示出的變形例I和2的構成中，也能以小的占用面積來制造用于對CS線提供信號的電路和配線，因此不會妨礙液晶顯示裝置的窄邊框化。即，在電容耦合方式的像素分割方式的液晶顯示裝置中也能使邊框變小。(變形例3)在上述構成例I、其變形例1、2中，構成玻璃基板I上的晶體管15a、15b和CS驅動器13的晶體管采用非晶硅作為其半導體層。但是，本發(fā)明不限于此，上述半導體層也可以包括微晶硅膜、其它結晶硅膜、金屬氧化物半導體膜。另外，與非晶硅TFT的情況同樣，上述半導體層也可以是本征層和低電阻接觸層的雙層結構或者多層結構。在此，微晶硅膜是具有在內部包括微晶粒的結晶相和非晶相的混合狀態(tài)的硅膜。多晶硅膜包括結晶相和處于其間的微量晶界，是結晶化率非常高的膜。另外，具體地說，金屬氧化物半導體膜已知Zn-O系半導體(ZnO)膜、In-Ga-Zn-O系半導體(IGZO)膜、In-Zn-O系半導體(IZO)膜、Zn-Ti-O系半導體(ZTO)膜等金屬氧化物半導體膜，作為構成金屬元素，多包括鋅(Zn)、銦(In)、鎵(Ga)等作為主成分。在使用這些材料的情況下，能制作遷移率比非晶硅晶體管高的晶體管，因此如果能如本發(fā)明那樣在玻璃基板上制作本發(fā)明這樣的CS驅動器，就能使液晶顯示裝置的邊框更小，因此是有用的。在本發(fā)明中特別希望使用具有飽和遷移率為IcmVV s以上的遷移率的高遷移率TFT。
此外，本構成例I、其變形例1、2的CS驅動器46也可以與柵極驅動器一體化(單片化)形成在玻璃基板I上。特別是在本變形例3中，希望使用具有飽和遷移率為Icm2/V-s以上的遷移率的高遷移率TFT來形成柵極/CS驅動器，在這種情況下，柵極驅動器和CS驅動器共用驅動所需的信號線或者內部電路、內部節(jié)點，因此不需要其它用于安裝聚酰亞胺膜上的柵極驅動器的端子，因此能進一步謀求窄邊框化。這些在以下的構成例、其變形例中也同樣。(CS驅動器的構成例2) 圖20是示出本發(fā)明的液晶顯示裝置110的柵極/CS驅動器48的構成例2的電路圖。為了方便，對與上述構成例I同樣的構成要素標注相同的附圖標記，省略其說明。柵極驅動器45用SOF(膜上系統(tǒng))技術安裝在聚酰亞胺膜上。聚酰亞胺膜用ACF(各向異性導電膜)連接到玻璃基板I (參照圖8)，聚酰亞胺膜內的配線(未圖示)與玻璃基板I上的柵極端子(未圖示)連接。柵極驅動器45也可以包括柵極驅動器IC(未圖示)，如圖8那樣分割安裝在多個聚酰亞胺膜上。CS驅動器49 一體化(單片化)形成在玻璃基板I上。即，CS驅動器49單片地裝入將非晶硅用于晶體管的有源矩陣基板111 (參照圖8)。本構成例2的柵極/CS驅動器48與構成例I不同，不具備電容配線主干。此外，在圖20中i記為偶數。CS驅動器49與圖10示出的構成例I的柵極/CS驅動器44不同，構成為包括與全部CS線CSLO CSLm各自對應而分別獨立地設置的多個保持電路CSDO CSDm。此外，在以下的說明中，舉例說明保持電路CSDi-I等作為本發(fā)明的保持電路的代表，其它級保持電路也是同樣的。CS驅動器49具備接受來自外部的信號SELl、SEL2、VDD、VSS的端子，通過選擇用配線46a、選擇用配線46b、高電位側電源線46H、低電位側電源線46L接受上述各信號，并且接受柵極驅動器45的輸出(柵極信號)。舉出保持電路CSDi-I作為一個例子，保持電路CSDi-I具備接受來自外部的信號SEL1、SEL2、VDD、VSS的端子sell、sel2、vdd、vss，通過選擇用配線46a、選擇用配線46b、高電位側電源線46H、低電位側電源線46L接受上述各信號。另外，保持電路CSDi-I具備輸入端子S，輸入端子s與柵極線GLi+2連接，接受柵極驅動器45的輸出(柵極信號)。保持電路CSDi-I的輸出(CS信號)通過輸出端子cs輸入到 CS 線 CSLi-I。另外，偶數級保持電路和奇數級保持電路交替更換輸入的SEL1、SEL2。例如，在圖20中將i記為偶數，在奇數級保持電路CSDi-I中，對端子sell輸入信號SEL2，對端子sel2輸入信號SELl。在偶數級保持電路CSDi中，對端子sell輸入信號SELl，對端子sel2輸入信號SEL2。除此以外，構成保持電路的晶體管的尺寸、連接等的電路構成與上述構成例I是相同的。圖21和圖22是分別示出使用上述CS信號的情況下的像素Pi、Pi+1中的各種信號波形的時序圖。關于像素Pi，在第I幀中，如圖21所示，從時刻t2到t2+2H為止柵極線GLi的電位為高電位(Vgh)，因此源極線SLj的電位(數據信號)被直接寫入副像素PAi、PBi，在時亥Ij t2+2H以后，柵極線GLi的電位為低電位(Vgl)，因此對應的晶體管為截止狀態(tài)，不進行充放電而成為懸浮狀態(tài)。在副像素PAi為懸浮狀態(tài)時，受CS線CSLi-I的電位變動(低電位—高電位)的影響，副像素PAi的電位向正側上沖AV的大小。另一方面，在副像素PBi為懸浮狀態(tài)時，受CS線CSLi的電位變動(高電位一低電位)的影響，副像素PBi的電位向負側下沖AV的大小。在第2幀中，源極線SLj和CS線CSLi-I、CSLi的電位的高低電平與第I幀反轉，因此副像素PAi的電位在晶體管截止后受 CS線CSLi-I的電位變動(高電位一低電位)的影響，向負側下沖AV的大小，副像素PBi的電位在晶體管截止后受CS線CSLi的電位變動(低電位一高電位)的影響，向正側上沖AV的大小。像素Pi中的數據信號電位的寫入(充電)動作重復上述第I幀、第2幀的動作。根據上述動作，能使副像素PAi為亮副像素，副像素PBi為暗副像素。關于像素Pi+1，在第I幀中，如圖22所示，從時刻t2+lH到t2+3H為止柵極線GLi的電位為高電位(Vgh)，因此源極線SLj的電位(數據信號)被直接寫入副像素PAi+1、PBi+1，在時刻t2+3H以后，柵極線GLi的電位為低電位(Vgl)，因此對應的晶體管為截止狀態(tài)，不進行充放電而成為懸浮狀態(tài)。在像素PAi+1為懸浮狀態(tài)時，受CS線CSLi的電位變動(高電位一低電位)的影響，副像素PAi+1的電位向負側下沖AV的大小。另一方面，在像素PBi+1為懸浮狀態(tài)時，受CS線CSLi+1的電位變動(低電位一高電位)的影響，副像素PBi+1的電位向正側上沖AV的大小。在第2幀中，源極線SLj、CS線CSLi和CS線CSLi+1的電位的高低電平與第I幀反轉，因此副像素PAi+1的電位在晶體管截止后受CS線CSLi的電位變動(低電位一高電位)的影響而向正側上沖AV的大小。副像素PBi+1的電位在晶體管截止后受CS線CSLi+1的電位變動(高電位一低電位)的影響而向負側下沖AV的大小。像素Pi+1中的數據信號電位的寫入(充電)動作重復上述第I幀、第2幀的動作。由此，能使副像素PAi+1為暗副像素，副像素PBi+1為亮副像素。根據本構成例2，液晶面板113a在玻璃基板I上具有包括多個保持電路(保持電容配線驅動內部電路)的CS驅動器(保持電容配線驅動電路)，各CS線(保持電容配線)輸入來自各保持電路的輸出作為CS信號(保持電容配線信號)。另外，保持電路如圖11所示能包括4個TFT，因此能使電路構成簡化。而且，也可以使用于傳輸驅動保持電路的信號SEL1、SEL2、VDD、VSS的配線變細，因此能使保持電路在基板上的占用面積變小。此外，這些配線可以變細的原因如下在電路構成上，能使傳遞信號SELl、SEL2的選擇用配線46a、選擇用配線46b所具有的線電容變小，并且信號SEL1、SEL2僅在回掃期間使電位變動，VDD、VSS為固定的電位即可。因此，根據本構成例2，能以小的占用面積制造用于對CS線提供CS信號的電路和配線，因此不會妨礙液晶顯示裝置的窄邊框化。即，在電容耦合方式的像素分割方式的液晶顯示裝置中也能使邊框變小。此外，本構成例2的CS驅動器49和上述構成例I的CS驅動器46 —體化(單片化)形成在玻璃基板I上。在這種情況下，構成CS驅動器的保持電路(CSDi-I等)包括溝道寬度大的晶體管，因此比像素的晶體管容易發(fā)生膜殘留等不良，因此容易影響制造工序上的合格率。關于這一點，在上述構成例I的CS驅動器46中，與本構成例2的CS驅動器49相比保持電路的數量少，因此能抑制由于設置CS驅動器導致制造工序上的合格率降低，并且能減少CS驅動器的占用面積。因此，本發(fā)明的液晶顯示裝置110具備構成例I的CS驅動器46比具備本構成例2的CS驅動器49更有利于窄邊框化。另一方面，本構成例2的CS驅動器49及上述構成例I的CS驅動器46也可以構成為與柵極驅動器一體化形成在用于形成柵極驅動器的半導體基板等上，該一體化的柵極/CS驅動器安裝在聚酰亞胺膜上。根據該構成，柵極/CS驅動器的合格率幾乎不受CS驅動器內具有的保持電路的數量的影響，與在玻璃基板上形成CS驅動器的情況相比能提高液晶面板的制造合格率。因此，除了液晶顯示裝置的窄邊框化以外，在謀求提高液晶面板的制造合格率的方面優(yōu)選上述構成。特別是對于保持電路的數量多的本構成例2這樣的CS驅動器49優(yōu)選上述構成。(CS驅動器的構成例3) 圖23是示出本發(fā)明的液晶顯示裝置110的柵極/CS驅動器50的構成例3的電路圖。為了方便，對與上述構成例I同樣的構成要素標注相同的附圖標記，省略其說明。柵極驅動器45用SOF(膜上系統(tǒng))技術安裝在聚酰亞胺膜上。聚酰亞胺膜用ACF(各向異性導電膜)與玻璃基板I (參照圖8)連接，聚酰亞胺膜內的配線(未圖示)與玻璃基板I上的柵極端子(未圖示)連接。柵極驅動器45也可以包括柵極驅動器IC(未圖示)，如圖8那樣分割安裝在多個聚酰亞胺膜上。CS驅動器51 —體化形成在玻璃基板I上。S卩，CS驅動器51單片地裝入將非晶硅用于晶體管的有源矩陣基板111 (參照圖8)。本構成例3的CS驅動器51構成為包括每隔4個CS線設置的多個保持電路，I個保持電路與2個CS線連接。另外，CS線每隔I個與電容配線主干47連接。具體地說，如圖23所示，CS線CSLp與電容配線主干47連接，CS線CSLp+1與保持電路CSDp+3連接，CS線CSLp+2與電容配線主干47連接，CS線CSLp+3與保持電路CSDp+3連接，CS線CSLp+4與電容配線主干47連接，CS線CSLp+5與保持電路CSDp+7連接，CS線CSLp+6與電容配線主干47連接，CS線CSLp+7與保持電路CSDp+7連接。此外，在以下的說明中，舉例說明保持電路CSDp+3等作為本發(fā)明的保持電路的代表，其它級保持電路也同樣。圖24是示出像素Pp+1、像素Pp+2、像素Pp+3、像素Pp+4中的各種信號波形的時序圖。以下說明第I幀中的各像素電位的變化。在圖24中，p為4的倍數。在像素Pp+1的副像素PAp+1中，電容耦合的CS線CSLp的電位是固定(COM)的，因此保持在柵極線GLp+1的有效期間寫入的電位。在副像素PBp+1中，當柵極線GLp+1的電位在時刻t2+lH上升時，被提供正側(正極性)的數據信號，副像素PAp+1的電位為正極性。當柵極線GLp+1的電位在時刻t2+3H下降時，副像素PBp+1為懸浮狀態(tài)，然后，柵極線GLp+6的電位上升，CS線CSLp+1的電位變?yōu)楦唠娢籚csh，由此副像素PBp+1向正側上沖。由此，副像素PAp+1為暗副像素，副像素PBp+1為亮副像素。在像素Pp+2的副像素PAp+2中，當柵極線GLp+2的電位在時刻t2+2H上升時，通過源極線SLj被提供正側(正極性)的數據信號，副像素PAp+2的電位為正極性。當柵極線GLp+2的電位在時刻t2+4H下降時，副像素PAp+2為懸浮狀態(tài)，然后在時刻t2+6H，柵極線GLp+6的電位上升，CS線CSLp+1的電位變?yōu)楦唠娢籚csh，由此副像素PAp+2的電位向正側上沖。在副像素PBp+2中，CS線CSLp+2的電位是固定的，因此保持在柵極線GLp+2的有效期間寫入的電位。由此，副像素PAp+2為亮副像素，副像素PBp+2為暗副像素。在像素Pp+3的副像素PAp+3中，電容耦合的CS線CSLp+2的電位是固定(COM)的，因此保持在柵極線GLp+3的有效期間寫入的電位。在副像素PBp+3中，當柵極線GLp+3的電位在時刻t2+3H上升時，被提供正側(正極性)的數據信號，副像素PBp+3的電位為正極性。當柵極線GLp+3的電位在時刻t2+5H下降時，副像素PBp+3為懸浮狀態(tài)，然后，柵極線GLp+6的電位上升，CS線CSLp+3的電位變?yōu)楦唠娢籚csh，由此副像素PBp+3向正側上沖。由此，副像素PAp+3為暗副像素，副像素PBp+3為亮副像素。在像素Pp+4的副像素PAp+4中，當柵極線GLp+4的電位在時刻t2+4H上升時，被提供正側(正極性)的數據信號，副像素PAp+4的電位為正極性。當柵極線GLp+4的電位在時刻t2+6H下降時，副像素PAp+4 為懸浮狀態(tài)，然后，柵極線GLp+6的電位上升，電容耦合的CS線CSLp+3的電位變?yōu)楦唠娢籚csh，由此副像素PAp+4向正側上沖。在副像素PBp+4中，CS線CSLp+4的電位是固定的，因此保持在柵極線GLp+4的有效期間寫入的電位。由此，副像素PAp+4為亮副像素，副像素PBp+4為暗副像素。因此，在本構成例3中，也能以小占用面積來制造用于對CS線提供信號的電路和配線，因此不會妨礙液晶面板和具備它的液晶顯示裝置的窄邊框化。即，在電容耦合方式的像素分割方式的液晶顯示裝置中也能使邊框變小。此外，本構成例3的CS驅動器51構成為包括每隔4個CS線設置的多個保持電路，I個保持電路與2個CS線連接，但是本發(fā)明不限于此，在CS驅動器51中，I個保持電路也可以與2個以上的多個CS線連接。而且，本構成例3的CS驅動器51 —體化(單片化)形成在玻璃基板I上，但是作為變形例l，cs驅動器51也可以與柵極驅動器一體化形成在用于形成柵極驅動器的半導體基板等上，該一體化的柵極/CS驅動器安裝在聚酰亞胺膜上。圖25示出該本構成例3的變形例I中的液晶顯示裝置IlOb的一個實施方式。如該圖所示，柵極/CS驅動器50b—體化(單片化)形成在同一半導體基板上，安裝在聚酰亞胺膜8上。柵極/CS驅動器50b內的CS驅動器51b的輸出端子(未圖示)利用具有分支的引出配線91與多個保持電容配線3連接。該分支在顯示區(qū)域6的附近的周邊區(qū)域7中進行。在此，引出配線91具有分支，因此能減少個數，能有效地減小液晶顯示裝置IlOb的邊框。使用半導體工序的柵極/CS驅動器50b的合格率高，因此與在玻璃基板上形成CS驅動器的情況相比能提高液晶顯示裝置的制造合格率。因此，在這種本構成例3的變形例I中，在電容耦合方式的像素分割方式的液晶顯示裝置中，能得到窄邊框化和液晶顯示裝置的制造合格率提高這兩個效果，因此特別有用。此外，在本發(fā)明的液晶顯示裝置IlOb中，柵極/CS驅動器50b也可以設于液晶顯示裝置IlOb的單側端部(在圖25中為紙面左右任一端部)。(CS驅動器的構成例4)圖26是示出本發(fā)明的液晶顯示裝置110的柵極/CS驅動器52的構成例4的電路圖。為了方便，對與上述構成例I同樣的構成要素標注相同的附圖標記，省略其說明。柵極驅動器45用SOF(膜上系統(tǒng))技術安裝在聚酰亞胺膜上。聚酰亞胺膜用ACF(各向異性導電膜)連接到玻璃基板I (參照圖8)，聚酰亞胺膜內的配線(未圖示)與玻璃基板I上的柵極端子(未圖示)連接。柵極驅動器45也可以包括柵極驅動器IC(未圖示)，如圖8那樣分割安裝在多個聚酰亞胺膜上。CS驅動器53 —體化形成在玻璃基板I上。S卩，CS驅動器53單片地裝入將非晶硅用于晶體管的有源矩陣基板111 (參照圖8)。
與上述構成例I同樣，在圖26中，將i記為偶數，對于CSL0、CSL2、CSLi、CSLm等偶數行的CS線，通過配線的分支提供對電容配線主干47提供的信號COM。對于CSLl、CSL3、CSLi-U CSLm+1等的奇數行的CS線，提供用CSD1、CSD3、CSDi-U CSDm-I等表示的構成CS驅動器53的內部電路(保持電容配線驅動內部電路；以下也稱為“保持電路”)的輸出信號。即，保持電路對全部CS線每隔I線(奇數行)對應設置。其中，作為其它形態(tài)，保持電路也可以對全部CS線每隔I線(偶數行)對應設置。此外，在以下的說明中，舉例說明保持電路CSDi-I等作為本發(fā)明的保持電路的代表，其它級保持電路也同樣。CS驅動器53構成為包括多個保 持電路，具備接受來自外部的信號SELl、SEL2、SEL3、SEL4、VDD、VSS的端子，通過選擇用配線46a、選擇用配線46b、選擇用配線46c、選擇用配線46d、高電位側電源線46H、低電位側電源線46L接受上述各信號，并且接受柵極驅動器45的輸出(柵極信號)。例如保持電路CSDi-I具備接受來自外部的信號SELl SEL4(在圖26用SEL通稱)、VDD、VSS的端子sell 4、vdd、vss,通過選擇用配線46a、選擇用配線46b、選擇用配線46c、選擇用配線46d、高電位側電源線46H、低電位側電源線46L接受上述各信號。另外，保持電路CSDi-I具備輸入端子Si、s2，輸入端子Si與柵極線GLi+2連接，接受柵極驅動器45的輸出(柵極信號)。輸入端子s2與柵極線GLi+4連接，接受柵極驅動器45的輸出(柵極信號)。保持電路CSDi-I的輸出(CS信號)通過輸出端子cs輸入到CS 線 CSLi-I。圖27是示出構成本構成例4中的CS驅動器53的保持電路的具體例的電路圖。舉出保持電路CSDi-I作為一個例子，保持電路CSDi-I包括6個晶體管MS1、MS2、MT1、MT2、MG、MH。在此是形成在玻璃基板上的非晶硅TFT。對保持電路CSDi-I的端子81(第1輸入部)、82、8611(第2輸入部)、8612(第3輸入部)、sel3 (第4輸入部)、sel4(第5輸入部)、vdd、vss分別輸入來自外部的信號SI、S2、SELl (保持對象信號)、SEL2 (保持對象信號)、SEL3 (第2保持對象信號)、SEL4 (第2保持對象信號)、VDD, VSS,從端子cs輸出CS信號。在晶體管MSl中，柵極電極與保持電路CSDi-I的端子Si連接，源極電極與保持電路CSDi-I的端子sell連接，漏極電極與節(jié)點netCl連接。在晶體管MG中，柵極電極與節(jié)點netCl連接,源極電極與端子vdd連接,漏極電極與輸出端子cs連接。在晶體管MS2中，柵極電極與保持電路CSDi-I的端子Si連接，源極電極與保持電路CSDi-I的端子sel2連接，漏極電極與節(jié)點netC2連接。在晶體管MH中，柵極電極與節(jié)點netC2連接,源極電極與輸出端子cs連接,漏極電極與端子vss連接。在晶體管MTl中，柵極電極與保持電路CSDi-I的端子s2連接，源極電極與保持電路CSDi-I的端子sel3連接，漏極電極與節(jié)點netCl連接。在晶體管MT2中，柵極電極與保持電路CSDi-I的端子s2連接，源極電極與保持電路CSDi-I的端子sel4連接，漏極電極與節(jié)點netC2連接。圖28是示出保持電路CSDi-I中輸入輸出的各種信號的時序圖。在此以與構成例I中示出的圖12的不同點為中心進行說明。圖28的S2是比SI延遲2H的信號。而且在本構成例4中追加的輸入信號的SEL3、SEL4分別與SEL1、SEL2為相同相位，按每I幀交替重復高電位的狀態(tài)和低電位的狀態(tài)。設SELU SEL2中的高電位為Vselhl，低電位為Vselll，設SEL3、SEL4中的高電位為Vselh2,低電位為 Vsell2 時，設定為滿足 Vselhl > Vselh2, Vselll = Vsell2。即、SEL3、SEL4 與SELU SEL2僅高電位狀態(tài)下的電位不同。雖未圖示，希望SEL3、SEL4分別使電位變化的定時為不向像素電極進行電位寫入的期間即回掃期間。在本構成例4的保持電路中，概略地說，在從SI延遲2H的時刻，S2為高電位狀態(tài)，由此使晶體管MT1、MT2為導通狀態(tài)，由此，進行將節(jié)點netCl、netC2的電位分別下拉到SEL3、SEL4的電位的動作。具體地說，在連續(xù)的第I幀、第2幀中，在第I幀中，在時刻tl，當SI的電位從Vgl變?yōu)閂gh時晶體管MSI、MS2為導通狀態(tài)，節(jié)點netCl、netC2的電位分別向Vselhl (高電位)、Vselll(低電位)變化，達到電位后保 持狀態(tài)。然后在時刻tl+2H，Sl的電位為Vgl并且S2的電位為Vgh，因此晶體管MS1、MS2為截止狀態(tài)，晶體管MT1、MT2為導通狀態(tài)，對節(jié)點netCl、netC2輸入信號SEL3、SEL4。由此，節(jié)點netCl的電位被從Vselhl向Vselh2下拉并保持。在第2幀中，在時刻tl+lF，當SI的電位從Vgl變?yōu)閂gh時，晶體管MS1、MS2為導通狀態(tài)，節(jié)點netCl、netC2的電位分別向Vselll (低電位)、Vselhl (高電位)變化,達到電位后保持狀態(tài)。然后在時刻tl+lF+2H，Sl的電位為Vgl并且S2的電位為Vgh，因此晶體管MS1、MS2為截止狀態(tài)，晶體管MT1、MT2為導通狀態(tài)，對節(jié)點netCl、netC2輸入信號SEL3、SEL4。由此,節(jié)點netC2的電位被從Vselhl向Vselh2下拉并保持。這樣使節(jié)點netCl、netC2的電位變化與CS驅動器內的晶體管的動作可靠性(閾值穩(wěn)定性)相關。圖30是示出在本實施方式中使用的非晶硅TFT(a-SiTFT)的動作可靠性的圖。在此使用的試驗方法一般也稱為晶體管的偏置溫度應力試驗(BTS試驗)。試驗的方法采用如下方法在規(guī)定的環(huán)境溫度下交替進行長時間的應力施加和短時間的特性測定。在應力施加中，如圖29的(a)所示，提供給晶體管的柵極電極G的應力電壓為DC(直流)，設漏極電極D為OV (GND)，對源極電極S提供0. IV的電壓，對柵極電極提供Vstress的電壓。在特性測定中，如圖29的(b)所示，設漏極電極D為OV(GND)，對源極電極S提供IOV的電壓，使柵極電極G在Vg = -20 30V的范圍內掃描。此外，應力施加、特性測定均在環(huán)境溫度25°C下、暗室內進行。圖30示出在非晶硅TFT中研究特別顯著的晶體管的閾值偏移的結果。圖30的(a)示出正偏置應力(對柵極電極施加正的偏置)的情況下的結果，(b)示出負偏置應力(對柵極電極施加負的偏置)的情況下的結果。兩者都是橫軸為應力時間(sec:秒)，縱軸為閾值從應力施加前的偏移量(變化量)(V)。閾值偏移在正偏置應力時特別顯著，在Vstress為+5V時偏移量的大小與其它相比較小，而Vstress越大則偏移量的大小越大。閾值的偏移量越大動作可靠性越低，因此該情況表明對晶體管的柵極電極施加的電壓平均地抑制得低會提高晶體管的動作可靠性。另外，在負偏置應力中，閾值向與正偏置應力相反的方向偏移，但是其大小比正偏置應力小得多。該情況表明與施加負偏置相比，非晶硅TFT (a-SiTFT)的動作可靠性在施加正偏置時更容易弓I起動作可靠性的降低。在上述構成例I 3中，設于CS驅動器內的保持電路的晶體管MG、MH的柵極電極分別與節(jié)點netCl、netC2連接，按每1F(幀時間)交替重復固定的高電位狀態(tài)(正偏置狀態(tài))、低電位狀態(tài)(負偏置狀態(tài))。上述構成例I 3和本構成例4中的CS驅動器都使用非晶硅TFT作為晶體管，因此特別需要想到節(jié)點netCl、netC2的電位來考慮動作可靠性。根據圖30示出的結果，在正偏置狀態(tài)下，晶體管MG、MH的柵極電極的電位即節(jié)點netCl、netC2的電位越低則C S驅動器的動作可靠性越好，但是在這種情況下，輸出信號CS達到規(guī)定的電壓(Vcsh或者Vcsl)的時間會更長，有可能影響到顯示質量。即，CS驅動器的動作可靠性與顯示質量處于權衡的關系。在上述構成例4的CS驅動器53中，在各個正偏置狀態(tài)下，節(jié)點netCl、netC2的電位為2級，該電位從中途降低。來自保持電路的輸出(CS信號)在達到規(guī)定的電壓的某種程度的階段使電位在中途降低，由此使各個 正偏置狀態(tài)下的節(jié)點netCl、netC2的平均電位降低，能提高CS驅動器的動作可靠性。該情況由使用電子計算機的電路仿真(SPICE仿真)進行了驗證。圖31使說明仿真電路的概要的圖。仿真電路61包括產生電壓源、信號源的電路部62、保持電路部63以及負載部64。負載部64如圖那樣以10級連結有50 Q的電阻R0、50pF的電容CO，為假設大型的液晶顯示裝置所具有的CS線的值。此外，在該仿真中，保持電路部僅設有I個，直接對應于在實際的液晶顯示裝置中在單側的邊設有保持電路部的情況。然而，本仿真相對地評價在相同設定條件下各種保持電路的可靠性，因此也能應用于在液晶顯示裝置的兩側的邊具有保持電路部的情況。作為輸入波形，SI、S2考慮波形鈍化，設為如圖32那樣以Iii s從0%到100%或者從100%到0%直線地變化的模型。其它主要仿真的條件如下。在作為參照(REF)的構成例I的仿真中也采用同樣的數值。TFT特性是將利用本發(fā)明的構成例I示出的方法制作的非晶硅TFT的特性經過SPICE模型化來使用。此外，在此使用的非晶硅TFT的飽和遷移率約為 0. 4cm2/Vso<構成例4中的仿真條件> IH (水平掃描期間)7. s.IF (幀)8. 3ms 晶體管1^、]\^、]^1、]^2、]\0'1、]\0'2的溝道長1:全部為411111 晶體管MG、MH的溝道寬度各為7000 U m 晶體管MS1、MS2的溝道寬度各為50iim 晶體管MT1、MT2的溝道寬度各為50 ii m Vselhl :35V Vselll :_6V Vselh2 :看條件(受節(jié)點netCl、netC2的平均電位影響) Vsell2 -6V Vgh 35V Vgl -6V Vcsh 9. 7V Vcsl 5. 7V C0M(相對電極的電位):7. 7V〈REF (構成例I)中的仿真條件〉 Vselh :看條件(受節(jié)點netCl、netC2的平均電位影響)
Vsell -6V Vselhl、Vselll、Vselh2、Vsell2 未使用 其它與構成例4相同構成例4中的V selh2、REF(構成例I)中的Vselh分別看條件進行仿真的結果總結為表I。[表 I]
REF (構成例 I)
<netC1 >_____<netC2>
|Vselh設定j達到時間(99%)|netC1平均電位I[Vselh設定|達到時間(99%)_|nBtC2平均電位|
W__LumI_^__cv}__(v)__
_35_107.5__24.7_35_101.6__22.1
_30_110.4 24.130105.521.3
__27.5_H 4.6__23.4— 27^5108.520.7
_25 121.5 _22.3— —~25114^19.5
. 227— 1—35.1 20J— 22^5125J~18.0
_20_155.7__19.2_20143.9— 16.2
—_19.5 161.8 一— 18.9tgTT 5.6
T 167.9 18.5^T9154.715.4
_IM_174.8__1S^_— 18~1160.515.0
_18^_183.0__17.878167.9~ 14.6
_17,5_HlJ__17.5177175.6—H
rnQ>in-| _17~ —~201.7 17.1— 17184T13.8
LUJ4U」 ___\63_213,3__167__16,5_194.7__]3A_
_16_226.7__1M. 6206.713.0
__241.7__16.0— 15]220.~12^"
______15._259.8__15.61g237.312.2
_14.5 281.0 15.3— 14^5257.0^tl.8
_11_307.0 14.9— U280.811,3
__338.9__14.5— 13^5310.210.9
_H_379.6__14.1— 13347.9— 10.5
_IM_431.9__—121396.2J 0.1
_H_504.4__1~2462^_ 9.6
____VL5_557.892構成例權利要求
1.ー種有源矩陣基板，其特征在干， 具備數據信號線、掃描信號線、與上述數據信號線和掃描信號線連接的晶體管以及保持電容配線， 在I個像素區(qū)域內形成有多個像素電極， 具備單片地形成的保持電容配線驅動電路，上述保持電容配線驅動電路輸出用于驅動上述保持電容配線的保持電容配線信號， 在I個像素區(qū)域內，至少在I個像素電極和與該像素電極對應 的保持電容配線之間形成有保持電容。
2.根據權利要求I所述的有源矩陣基板，其特征在干， 上述保持電容配線驅動電路單片地形成在玻璃基板上。
3.根據權利要求I所述的有源矩陣基板，其特征在干， 上述保持電容配線驅動電路和掃描信號線驅動電路單片地形成。
4.根據權利要求I所述的有源矩陣基板，其特征在干， 上述保持電容配線驅動電路對與像素電極形成保持電容的保持電容配線提供上述保持電容配線信號，由此使從數據信號線寫入該像素電極的像素電位向與該像素電位的極性相應的方向變化。
5.根據權利要求I所述的有源矩陣基板，其特征在干， 在I個像素區(qū)域內，形成于各像素電極和與該像素電極對應的保持電容配線之間的各保持電容相互不同。
6.根據權利要求I所述的有源矩陣基板，其特征在干， 上述保持電容配線驅動電路具備對保持電容配線提供上述保持電容配線信號的多個保持電容配線驅動內部電路， I個保持電容配線驅動內部電路對至少I個保持電容配線提供上述保持電容配線信號。
7.根據權利要求I所述的有源矩陣基板，其特征在干， 上述保持電容配線驅動電路具備對保持電容配線提供上述保持電容配線信號的多個保持電容配線驅動內部電路， 對全部保持電容配線每隔I個保持電容配線設有上述保持電容配線驅動內部電路， 在相鄰的2個保持電容配線中，對一方保持電容配線提供從上述保持電容配線驅動內部電路輸出的上述保持電容配線信號，對另一方保持電容配線提供從外部的信號源輸出的信號。
8.根據權利要求I所述的有源矩陣基板，其特征在干， 在I個像素區(qū)域內具備第I像素電極和第2像素電極以及與上述掃描信號線連接的第I晶體管和第2晶體管， 上述第I像素電極通過上述第I晶體管與上述數據信號線連接，并且與上述保持電容配線形成第I保持電容，上述第2像素電極通過上述第2晶體管與上述數據信號線連接，并且與上述保持電容配線形成第2保持電容。
9.根據權利要求I所述的有源矩陣基板，其特征在干， 設各數據信號線的延伸方向為列方向，第I像素區(qū)域和第2像素區(qū)域按該順序在列方向上排列，并且在各像素區(qū)域內，第I像素電極和第2像素電極按該順序在列方向上排列， 上述第I像素區(qū)域內的上述第2像素電極與上述第2像素區(qū)域內的上述第I像素電極相鄰，各個像素電極與同一保持電容配線形成有保持電容。
10.根據權利要求I所述的有源矩陣基板，其特征在干， 上述保持電容配線驅動電路具備對保持電容配線提供上述保持電容配線信號的多個保持電容配線驅動內部電路， 對各保持電容配線驅動內部電路輸入保持對象信號， 當對與比本級靠后的后級像素對應的掃描信號線提供的掃描信號為有效時，與本級像 素對應的保持電容配線驅動內部電路獲取上述保持對象信號并保持它， 對與本級像素對應的保持電容配線提供與本級像素對應的保持電容配線驅動內部電路的輸出作為上述保持電容配線信號。
11.根據權利要求I所述的有源矩陣基板，其特征在干， 上述保持電容配線驅動電路具備對保持電容配線提供上述保持電容配線信號的多個保持電容配線驅動內部電路， 對各保持電容配線驅動內部電路輸入保持對象信號， 當對與比本級靠后的后級像素對應的掃描信號線提供的掃描信號為有效時，與本級像素對應的保持電容配線驅動內部電路獲取上述保持對象信號并保持它， 對與本級像素對應的保持電容配線和與比本級靠前的前級像素對應的保持電容配線提供與本級像素對應的保持電容配線驅動內部電路的輸出作為上述保持電容配線信號。
12.根據權利要求I所述的有源矩陣基板，其特征在干， 上述保持電容配線驅動電路具備對保持電容配線提供上述保持電容配線信號的多個保持電容配線驅動內部電路， 對各保持電容配線驅動內部電路輸入保持對象信號， 與本級對應的保持電容配線驅動內部電路 具備第I輸入部，其輸入對與比本級靠后的后級像素對應的掃描信號線提供的掃描信號；第2輸入部和第3輸入部，其輸入上述保持對象信號；以及輸出部，其輸出上述保持電容配線信號， 在輸入到上述第I輸入部的上述掃描信號為有效時的輸入到上述第2輸入部的上述保持對象信號的電位為高電平時，輸出高電平的電位的上述保持電容配線信號， 在輸入到上述第I輸入部的上述掃描信號為有效時的輸入到上述第3輸入部的上述保持對象信號的電位為高電平時，輸出低電平的電位的上述保持電容配線信號， 在輸入到上述第I輸入部的上述掃描信號為非有效的期間，保持輸入到上述第2輸入部和/或第3輸入部的上述保持對象信號的電位。
13.根據權利要求I所述的有源矩陣基板，其特征在干， 上述保持電容配線驅動電路具備對保持電容配線提供上述保持電容配線信號的多個保持電容配線驅動內部電路， 對各保持電容配線驅動內部電路輸入保持對象信號， 與本級對應的保持電容配線驅動內部電路具備第I輸入部，其輸入對與比本級靠后的后級像素對應的掃描信號線提供的掃描信號；第2輸入部和第3輸入部，其輸入上述保持對象信號；以及輸出部，其輸出上述保持電容配線信號， 在輸入到上述第I輸入部的上述掃描信號為有效時的輸入到上述第2輸入部的上述保持對象信號的電位為高電平時，輸出高電平的電位的上述保持電容配線信號， 在輸入到上述第I輸入部的上述掃描信號為有效時的輸入到上述第3輸入部的上述保持對象信號的電位為高電平時，輸出低電平的電位的上述保持電容配線信號， 在輸入到上述第I輸入部的上述掃描信號為非有效，并且對與比上述后級像素靠后的像素對應的掃描信號線提供的掃描信號為有效時，對輸入到并保持于上述第2輸入部和/或第3輸入部的上述保持對象信號的電位進行下拉。
14.根據權利要求13所述的有源矩陣基板，其特征在干， 還具備輸入第2保持對象信號的第4輸入部和第5輸入部， 在輸入到上述第I輸入部的上述掃描信號為有效時的輸入到上述第2輸入部的上述保持對象信號的電位為高電平時，輸出高電平的電位的上述保持電容配線信號， 在輸入到上述第I輸入部的上述掃描信號為有效時的輸入到上述第3輸入部的上述保持對象信號的電位為高電平時，輸出低電平的電位的上述保持電容配線信號， 在輸入到上述第I輸入部的上述掃描信號為非有效，并且對與比上述后級像素靠后的像素對應的掃描信號線提供的掃描信號為有效吋，利用輸入到上述第4輸入部和/或第5輸入部的上述第2保持對象信號對輸入到并保持于上述第2輸入部和/或第3輸入部的上述保持對象信號的電位進行下拉。
15.根據權利要求I所述的有源矩陣基板，其特征在干， 設各數據信號線的延伸方向為列方向，包括多個像素電極的像素區(qū)域在行和列方向上排列，與I個像素區(qū)域列對應設有第I數據信號線和第2數據信號線，并且與I個像素區(qū)域行對應設有I個掃描信號線， 通過晶體管連接到在列方向上相鄰的2個像素區(qū)域中的一方中包括的各像素電極的數據信號線和通過晶體管連接到該2個像素區(qū)域中的另一方中包括的各像素電極的數據信號線是不同的。
16.根據權利要求15所述的有源矩陣基板，其特征在干， 姆次同時選擇相鄰的2個掃描信號線。
17.根據權利要求15所述的有源矩陣基板，其特征在干， 對上述第I數據信號線和上述第2數據信號線提供相互相反極性的數據信號。
18.根據權利要求I所述的有源矩陣基板，其特征在干， 在I個像素區(qū)域內具備2個像素電極， 一方像素電極包圍著另一方像素電極。
19.根據權利要求18所述的有源矩陣基板，其特征在干， I個像素區(qū)域包括2個副像素， 包括上述一方像素電極的副像素為亮度相對較低的暗副像素，包括上述另一方像素電極的副像素為亮度相對較高的亮副像素。
20.根據權利要求I所述的有源矩陣基板，其特征在干，上述保持電容配線包括第I保持電容配線群，其由從上述保持電容配線驅動電路輸出的第I保持電容配線信號驅動；以及第2保持電容配線群，其由從外部的信號源輸出的第2保持電容配線信號驅動。
21.根據權利要求11所述的有源矩陣基板，其特征在干， 對第(k-2)行保持電容配線和第k行保持電容配線提供從第k級保持電容配線驅動內部電路輸出的保持電容配線信號， 對第(k-3)行保持電容配線和第(k-Ι)行保持電容配線提供從外部的信號源輸出的信號， 對上述第k級保持電容配線驅動內部電路輸入提供給第(k+3)行掃描信號線的掃描信號。
22.根據權利要求7所述的有源矩陣基板，其特征在干， 從上述外部的信號源輸出的信號為共用電極電位。
23.根據權利要求20所述的有源矩陣基板，其特征在干， 上述第2保持電容配線信號為共用電極電位。
24.ー種液晶顯示裝置，其特征在干， 具備權利要求I至23中的任一項所述的有源矩陣基板， 上述保持電容配線驅動電路對與上述像素電極形成保持電容的上述保持電容配線提供上述保持電容配線信號，由此使從上述數據信號線寫入該像素電極的像素電位向與該像素電位的極性相應的方向變化來進行顯示。
25.—種液晶面板,其特征在于， 具備權利要求I至23中的任一項所述的有源矩陣基板。
26.—種電視接收機，其特征在干， 具備權利要求24所述的液晶顯示裝置以及接收電視廣播的調諧部。
全文摘要
一種有源矩陣基板，具備數據信號線、掃描信號線(GLi)、與數據信號線和掃描信號線(GLi)連接的晶體管以及保持電容配線(CSLi)，在1個像素區(qū)域內形成有多個像素電極，輸出用于驅動保持電容配線(CSLi)的保持電容配線信號(CS信號)的CS驅動器(46)單片地形成，在1個像素區(qū)域內，在像素電極和與該像素電極對應的保持電容配線之間形成有保持電容。由此，在像素分割方式的液晶顯示裝置中謀求液晶面板的窄邊框化。
文檔編號G02F1/1368GK102754021SQ20108006342
公開日2012年10月24日 申請日期2010年12月8日 優(yōu)先權日2010年2月15日
發(fā)明者齊藤裕一 申請人:夏普株式會社