專利名稱：光串行化/解串行化裝置和方法及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明構(gòu)思涉及光器件和方法，且更具體地，涉及用于將并行電信號轉(zhuǎn)換為串行光信號以及反向轉(zhuǎn)換的光串行化器和解串行化器，以及制造該光串行化器和解串行化器的方法。
背景技術(shù)：
諸如光纖、光波導(dǎo)和光耦合器的光器件在各種器件和系統(tǒng)中被用于高速、低功耗通信。在半導(dǎo)體處理器和存儲器器件、模塊和系統(tǒng)中光互連已經(jīng)被用來實現(xiàn)大容量、高速和低功耗通信。在此類系統(tǒng)中，光纖能夠用來在模塊之間通信。光纖能夠通過光耦合器耦合到存儲器模塊和器件，并且光信號能夠通過光波導(dǎo)在模塊和存儲器件中發(fā)送。在諸如半導(dǎo)體存儲器件和處理器的傳統(tǒng)電子電路中，電信號一般通過電子電路并行地處理和通信?？墒牵S著對大容量、低功耗和高速度的增長的需求，常常期望串行地發(fā)送信號。為此，電路能夠包括將并行信號轉(zhuǎn)換為單個串行信號的串行化器。解串行化器電路用來將串行的信號轉(zhuǎn)換回多個并行信號。

發(fā)明內(nèi)容
本發(fā)明構(gòu)思的一個特征是提供將多個并行電信號轉(zhuǎn)換為串行光信號的光串行化
ο本發(fā)明構(gòu)思的另一個特征是提供將串行光信號轉(zhuǎn)換為多個并行電信號的光解串行化器。本發(fā)明構(gòu)思的另一個特征是提供光串行化器/解串行化器(SERDES)，它將多個并行電信號轉(zhuǎn)換為串行光信號以及將串行光信號轉(zhuǎn)換為多個并行電信號。本發(fā)明構(gòu)思的另一個特征是提供具有集成的光串行化器、解串行化器或和/或 SERDES的集成半導(dǎo)體器件，諸如存儲器件。本發(fā)明構(gòu)思的另一個特征是提供具有集成的光串行化器、解串行化器和/或 SERDES的光互連系統(tǒng)的模塊，諸如存儲器模塊。本發(fā)明構(gòu)思的另一個特征是提供光互連系統(tǒng)，諸如用于存儲器系統(tǒng)的光互連系統(tǒng)，其中在存儲器模塊上的存儲器件包括集成的光串行化器、解串行化器和/或SERDES電路。本發(fā)明構(gòu)思的另一個特征是提供制造光串行化器、解串行化器和SERDES器件的方法，以及制造包括光串行化器、解串行化器和/或SERDES電路的存儲器件、存儲器模塊、 存儲器系統(tǒng)和互連系統(tǒng)的方法。
根據(jù)一方面，本發(fā)明構(gòu)思專注于光串行化器。光串行化器包括多個未調(diào)制光信號的源。調(diào)制單元接收多個未調(diào)制光信號和相應(yīng)的多個電信號并且使用用于調(diào)制多個未調(diào)制光信號的多個電信號來產(chǎn)生相應(yīng)的多個調(diào)制光信號。耦合單元按相應(yīng)的延遲量來延遲多個調(diào)制光信號中的每個以產(chǎn)生相應(yīng)的多個延遲的調(diào)制光信號并且組合多個延遲的調(diào)制光信號以產(chǎn)生串行的調(diào)制光信號。在一個實施例中，耦合單元包括延遲單元和光耦合器。延遲單元按相應(yīng)的延遲量來延遲多個調(diào)制光信號中的每個以產(chǎn)生相應(yīng)的多個延遲的調(diào)制光信號。光耦合器組合多個延遲的調(diào)制光信號以產(chǎn)生串行的調(diào)制光信號。根據(jù)本發(fā)明的另一方面，本發(fā)明構(gòu)思專注于光解串行化器。光解串行化器包括分光器，用于將串行調(diào)制光信號分解為相應(yīng)的多個調(diào)制分解光信號。解調(diào)單元解調(diào)多個調(diào)制分解光信號并且產(chǎn)生相應(yīng)的多個解調(diào)分解光信號。延遲單元按相應(yīng)的延遲量來延遲多個解調(diào)分解光信號中的每個從而串行調(diào)制光信號轉(zhuǎn)換為相應(yīng)的多個并行的解調(diào)分解光信號。在一個實施例中，解串行化器還包括光到電轉(zhuǎn)換單元，用于將多個并行的解調(diào)分解光信號轉(zhuǎn)換為相應(yīng)的多個并行的電信號。根據(jù)本發(fā)明的另一方面，本發(fā)明構(gòu)思專注于光解串行化器。光解串行化器包括分光器，用于將串行調(diào)制光信號分解為相應(yīng)的多個調(diào)制分解光信號。解調(diào)單元解調(diào)多個調(diào)制分解光信號并且產(chǎn)生相應(yīng)的多個解調(diào)分解光信號。多個控制信號中的每個按相應(yīng)的延遲量來延遲以產(chǎn)生相應(yīng)的多個延遲控制信號，多個延遲控制信號被分別施加到多個解調(diào)器從而多個解調(diào)分解光信號在時間上對齊。在一個實施例中，解串行化器還包括延遲單元，用于產(chǎn)生多個延遲的控制信號。在一個實施例中，多個延遲的控制信號是時鐘信號。在一個實施例中，延遲單元在時間上對齊多個解調(diào)分解光信號。在一個實施例中，解串行化器還包括光到電轉(zhuǎn)換單元，用于將在時間上對齊的多個解調(diào)分解光信號轉(zhuǎn)換為相應(yīng)的多個并行的電信號。根據(jù)本發(fā)明的另一方面，本發(fā)明構(gòu)思專注于一種數(shù)據(jù)處理系統(tǒng)，包括第一收發(fā)器電路、第二收發(fā)器電路、和在第一和第二收發(fā)器電路之間的光通信信道。第一和第二收發(fā)器電路中的每個包括用于在并行電信號和串行光信號之間進行轉(zhuǎn)換的串行化器/解串行化器單元，串行化器/解串行化器單元將多個延遲引入到通過分解輸入光信號獲得的相應(yīng)的多個分解光信號。在一個實施例中，輸入光信號是被解串行化為并行電信號的串行光信號。在一個實施例中，輸入光信號是未解調(diào)光信號，未解調(diào)光信號通過多個并行電信號來分解和調(diào)制以將多個并行電信號串行化為串行的光信號。在一個實施例中，每個串行化器/解串行化器包括用于引入多個延遲的多個延遲電路。在一個實施例中，第一和第二收發(fā)器電路的至少一個耦合到半導(dǎo)體存儲器電路。在一個實施例中，第一和第二收發(fā)器電路的至少一個耦合到處理器電路。根據(jù)另一方面，本發(fā)明構(gòu)思專注于一種串行化多個并行電信號的方法。根據(jù)該方法，接收多個未調(diào)制光信號。使用相應(yīng)的多個并行電信號調(diào)制多個未調(diào)制光信號為多個并行調(diào)制光信號。將相應(yīng)的多個延遲引入多個并行調(diào)制光信號以產(chǎn)生相應(yīng)的多個延遲的調(diào)制光信號。組合多個延遲的調(diào)制光信號為串行的調(diào)制光信號。根據(jù)另一方面，本發(fā)明構(gòu)思專注于一種將串行調(diào)制光信號轉(zhuǎn)換為多個并行信號的方法。根據(jù)該方法，將串行調(diào)制光信號分解為多個調(diào)制分解光信號。將調(diào)制分解光信號解調(diào)為多個解調(diào)分解光信號。將相應(yīng)的多個延遲引入多個解調(diào)分解光信號從而多個解調(diào)分解光信號在時間上對齊。在一個實施例中，該方法還包括將多個解調(diào)分解光信號轉(zhuǎn)換為多個并行電信號。根據(jù)另一方面，本發(fā)明構(gòu)思專注于一種將串行調(diào)制光信號轉(zhuǎn)換為多個并行信號的方法。根據(jù)該方法，將串行調(diào)制光信號分解為多個調(diào)制分解光信號。將調(diào)制分解光信號解調(diào)為多個解調(diào)分解光信號。將相應(yīng)的多個延遲引入在解調(diào)該調(diào)制分解光信號中使用的相應(yīng)的多個控制信號從而多個解調(diào)分解光信號在時間上對齊。在一個實施例中，該方法還包括將多個解調(diào)分解光信號轉(zhuǎn)換為多個并行電信號。


通過如在附圖中示出的本發(fā)明構(gòu)思的優(yōu)選實施例的更具體描述，本發(fā)明構(gòu)思的前述和其它特征和優(yōu)點將明了，其中在附圖中相同參考字符表示貫穿不同圖的相同的部分。 附圖不需按比例，相反重點放在說明本發(fā)明構(gòu)思的原理上。在附圖中，了清楚起見，層與區(qū)域的厚度被夸大了。圖1包含處理系統(tǒng)的示意功能框圖，該處理系統(tǒng)使用電SERDES來在并行和串行信號通信格式之間轉(zhuǎn)換。圖2包含根據(jù)本發(fā)明構(gòu)思的示范實施例的處理系統(tǒng)的示意功能框圖，該處理系統(tǒng)使用根據(jù)本發(fā)明構(gòu)思的光SERDES來在并行和串行信號通信格式之間轉(zhuǎn)換。圖3包含根據(jù)本發(fā)明構(gòu)思的實施例的、根據(jù)本發(fā)明構(gòu)思的SERDES電路的串行化器電路的示意框圖。圖4A到4C包含說明圖3的串行化器電路的串行化過程的示意圖。圖5包含根據(jù)本發(fā)明構(gòu)思的實施例的、根據(jù)本發(fā)明構(gòu)思的SERDES電路的解串行化器電路的示意框圖。圖6A到6C包含說明圖5的解串行化器電路的解串行化過程的示意圖。圖7包含根據(jù)本發(fā)明構(gòu)思的另一實施例的、根據(jù)本發(fā)明構(gòu)思的SERDES電路的解串行化器電路的示意框圖。圖8A和8B包含說明圖7的解串行化器電路的解串行化過程的示意圖。圖9是根據(jù)本發(fā)明構(gòu)思的另一實施例的、解串行化器電路的實施例的示意框圖。圖10是根據(jù)本發(fā)明構(gòu)思的另一實施例的、解串行化器電路的實施例的示意框圖。圖11是能夠?qū)ζ鋺?yīng)用根據(jù)本發(fā)明構(gòu)思的光SERDES的數(shù)據(jù)處理系統(tǒng)的一部分的示意框圖。圖12包含根據(jù)本發(fā)明構(gòu)思的示范實施例的處理系統(tǒng)的示意功能框圖，該處理系統(tǒng)使用根據(jù)本發(fā)明構(gòu)思的光SERDES來在并行和串行信號通信格式之間轉(zhuǎn)換。圖13包含根據(jù)本發(fā)明構(gòu)思的實施例的、能夠?qū)ζ鋺?yīng)用根據(jù)本發(fā)明構(gòu)思的光 SERDES的處理系統(tǒng)的示意框圖。圖14包含根據(jù)本發(fā)明構(gòu)思的實施例的、能夠?qū)ζ鋺?yīng)用根據(jù)本發(fā)明構(gòu)思的光SERDES的處理系統(tǒng)的示意框圖。圖15是說明根據(jù)本發(fā)明構(gòu)思的實施例的、將多個并行電信號轉(zhuǎn)換為串行光信號的方法的示意流程圖。圖16是說明根據(jù)本發(fā)明構(gòu)思的實施例的、將串行光信號轉(zhuǎn)換為多個并行電信號的方法的示意流程圖。圖17是說明根據(jù)本發(fā)明構(gòu)思的實施例的、將串行光信號轉(zhuǎn)換為多個并行電信號的方法的示意流程圖。圖18是數(shù)據(jù)處理系統(tǒng)的示意框圖，其中使用本發(fā)明構(gòu)思的SERDES電路的SPI串行通信被使用。圖19是數(shù)據(jù)處理系統(tǒng)的示意框圖，其中使用本發(fā)明構(gòu)思的SERDES電路的SATA串行通信被使用。圖20是數(shù)據(jù)處理系統(tǒng)的示意框圖，其中使用本發(fā)明構(gòu)思的SERDES電路的I2C串行通信被使用。圖21是數(shù)據(jù)處理系統(tǒng)的示意框圖，其中使用本發(fā)明構(gòu)思的SERDES電路的USB串行通信被使用。圖22是數(shù)據(jù)處理系統(tǒng)的示意框圖，其中使用本發(fā)明構(gòu)思的SERDES電路的CAN串行通信被使用。圖23是系統(tǒng)的示意框圖，其使用由MIPI聯(lián)盟支持的多個串行通信接口，并且其包括根據(jù)本發(fā)明構(gòu)思的SERDES電路。
具體實施例方式下面將參考附圖來更完整地描述各種示例性實施例，其中示出了一些示例性實施例。但是本發(fā)明構(gòu)思可以以許多不同的形式來實施，而不應(yīng)被理解為限于這里描述的示例性實施例?？梢岳斫猓?dāng)一個元件或?qū)颖环Q為位于另一元件或?qū)又?、連接到或耦接到另一元件或?qū)訒r，它可以直接位于另一元件或?qū)又?、直接連接到或耦接到另一元件或?qū)樱蛘呖梢源嬖诰娱g的元件或?qū)?。相反，?dāng)一個元件被稱為直接位于另一元件或?qū)又?、直接連接到或耦接到另一元件或?qū)訒r，則不存在居間的元件或?qū)?。相似?shù)字始終指代相似組件。如這里所用，術(shù)語“和/或”包括一個或更多個列出的關(guān)聯(lián)條目的任意和所有組合。可以理解，盡管術(shù)語第一、第二、第三等可以在這里被用來描述不同的元件、組件、 區(qū)域、層和/或部分，這些術(shù)語不應(yīng)限制這些元件、組件、區(qū)域、層和/或部分。這些術(shù)語僅用來區(qū)分一個元件、組件、區(qū)域、層或部分與另一個區(qū)域、層或部分。因此，下面討論的第一元件、組件、區(qū)域、層或部分可以被稱為第二元件、組件、區(qū)域、層或部分，而不偏離本發(fā)明構(gòu)思的示教。空間相關(guān)的術(shù)語，例如“在…下面”、“以下” “較低的”、“在…上面”、“上面的”等可以在這里被用來更容易地描述附圖中示出的一個元件或特征與另一元件或特征的關(guān)系?？梢岳斫?，空間相關(guān)的術(shù)語旨在包含被使用或操作的設(shè)備的除了圖中描述的方向以外的不同方向。例如，如果圖中的設(shè)備被翻過來，被描述為在另一元件或特征“下面”的元件將位于另一元件或特征的“上面”。因此，示例性術(shù)語“在…下面”可以包含在上面和在下面兩個方向。設(shè)備還可以被另外定向(旋轉(zhuǎn)90度或其它方向)，且這里使用的空間相關(guān)的描述可以被相應(yīng)地解釋。這里使用的術(shù)語僅用于描述特定示例性實施例的目的，而不是要限制本發(fā)明構(gòu)思。如這里所用，除非上下文清楚地指示外，單數(shù)形式“一個”和“該”旨在同時包含復(fù)數(shù)形式。還可以理解，術(shù)語“包含”和/或“包括”在說明書中使用時，表示所述特征、整體、步驟、 操作、元件和或組件的存在，但并不排除一個或更多個其它特征、整體、步驟、操作、元件、組件和/或其組的存在或增加。這里參考作為理想化示例性實施例(及中間結(jié)構(gòu))的示例圖的橫截面圖來描述示例性實施例。這樣，可以期望由于例如制造技術(shù)和/或公差而產(chǎn)生的圖示形狀上的變化。因此，示例性實施例不應(yīng)被理解為限于這里描述的區(qū)域的特定形狀，而將包含例如制造所引起的形狀的偏差。例如，被描述為矩形的植入?yún)^(qū)域可以典型地具有圓形或弧形的特征，和/ 或在其邊緣處具有植入濃度(implant concentration)的梯度，而不是從植入到非植入?yún)^(qū)域的二元改變。類似地，由植入形成的埋藏(bury)區(qū)域可以引起在埋藏區(qū)域與植入所穿過的表面之間的區(qū)域中的某個植入。因此，圖中描述的區(qū)域本質(zhì)上是示例性的，并且其形狀不是要描述設(shè)備的區(qū)域的真實形狀，且不是要限制本發(fā)明構(gòu)思的范圍。光串行化器/解串行化器(SERDEQ是集成電路(IC)或芯片收發(fā)器，其相互轉(zhuǎn)換并行數(shù)據(jù)和串行數(shù)據(jù)。發(fā)送器部分是串行到并行轉(zhuǎn)換器，而接收器部分是并行到串行轉(zhuǎn)換器。多個SERDES接口電路通常嵌入在單個封裝中。SERDES電路有利于在串行流中在兩點之間的并行數(shù)據(jù)的傳輸，減少數(shù)據(jù)路徑的數(shù)量以及由此減少所需的連接管腳或?qū)Ь€的數(shù)量。多數(shù)SERDES器件是能夠全雙工操作的， 即，數(shù)據(jù)轉(zhuǎn)換和傳輸能夠在兩個方向中同時進行。在吉比特以太網(wǎng)系統(tǒng)、無線網(wǎng)絡(luò)路由器、 光纖通信系統(tǒng)和存儲器應(yīng)用中使用SERDES電路。規(guī)范和速度依據(jù)用戶的需要和應(yīng)用而改變。一些SERDES器件能夠以超過10(ibpS的速度進行操作。圖1包含處理系統(tǒng)100的示意功能框圖，該處理系統(tǒng)100使用電SERDES來在并行和串行信號通信格式之間轉(zhuǎn)換。參考圖1，系統(tǒng)100包括處理電路102，其經(jīng)由光通信總線 116,117和多個存儲器器件104、106、108通信。處理電路102能夠是與諸如存儲器控制器的存儲器電路、中央處理單元(CPU)或其他控制或處理電路通信的任何類型的電路。存儲器件104、106、108分別安裝在存儲器模塊118、120、122上。每個存儲器模塊118、120、122 能夠是雙直列存儲器模塊(DIMM)且可以包括多個存儲器件104、106、108。一個或多個存儲器件可以是DRAM存儲器件，在這種情況下，存儲器模塊118、120、122能句多是DRAM DMM。處理電路102包括光收發(fā)器110，用于往返于光總線116、117發(fā)送和接收光信號。 光收發(fā)器110包括在光總線116上發(fā)送光信號的光發(fā)送器(TX) 112和從光總線117接收光信號的光接收器(RX) 114。存儲器模塊118、120、122中的每個經(jīng)由相應(yīng)關(guān)聯(lián)的光收發(fā)器124、126,128耦接到光總線116、117。每個光收發(fā)器1 、口6、1沘包括發(fā)送器部分132、136、140和接收器部分 130、134、138。每個發(fā)送器部分132、136、140分別經(jīng)由光耦合器148、150、152在光總線117 上發(fā)送光信號，而每個接收器部分130、134、138經(jīng)由光耦合器142、144、146從光總線116 上接收光信號。在系統(tǒng)100中，執(zhí)行電SERDES。也即，并行電信號轉(zhuǎn)換為串行電信號，反之亦然。在電和光領(lǐng)域的轉(zhuǎn)換作為從光/電(0/E)和電/光(E/0)轉(zhuǎn)換操作中分離的操作來執(zhí)行。在系統(tǒng)100的操作中，存儲器件104、106、108和存儲器模塊118、120、122處理電信號。同樣，一般，處理系統(tǒng)102的內(nèi)部電路處理電信號。通過發(fā)送器132、136、140接收來自存儲器件104、106、108和存儲器模塊118、120、122的電信號，該發(fā)送器將電信號轉(zhuǎn)換為光信號且經(jīng)由光耦合器148、150、152發(fā)送轉(zhuǎn)換的信號到光總線117。處理系統(tǒng)102中的收發(fā)器110的接收器部分114接收來自光總線117的光信號，將其轉(zhuǎn)換為一個或多個電信號，并且將轉(zhuǎn)換的電信號轉(zhuǎn)發(fā)到處理系統(tǒng)102的其他內(nèi)部電路以便處理。處理系統(tǒng)102中的收發(fā)器110的發(fā)送器部分112接收來自處理系統(tǒng)102的其他內(nèi)部電路的電信號，將電信號轉(zhuǎn)換為光信號，并且在光總線116上發(fā)送轉(zhuǎn)換的光信號。圖1的系統(tǒng)100可以包括數(shù)量為N的存儲器模塊118、120、122和N個相應(yīng)關(guān)聯(lián)的光收發(fā)器124、126、128。每個存儲器模塊118、120、122可以包括數(shù)量為M的存儲器件104、106、108。收發(fā)器124、126、128中的每個接收器部分130、134、138經(jīng)由光耦合器142、144、146從光總線116接收總的光信號的1/ N，將1/N部分的光信號轉(zhuǎn)換為一個或多個電信號，將轉(zhuǎn)換的電信號轉(zhuǎn)發(fā)到它相應(yīng)的存儲器模塊118、120、122以便處理。因此，圖1說明的傳統(tǒng)光互連系統(tǒng)依靠電SERDES。也即，在圖1的系統(tǒng)100中，是電信號被串行化和解串行化。相反，根據(jù)本發(fā)明構(gòu)思，使用光SERDES。也即，根據(jù)本發(fā)明構(gòu)思，光信號被串行化和解串行化。圖2包含根據(jù)本發(fā)明構(gòu)思的示范實施例的處理系統(tǒng)200的示意功能框圖，該處理系統(tǒng)200使用根據(jù)本發(fā)明構(gòu)思的光SERDES來在并行和串行信號通信格式之間轉(zhuǎn)換。參考圖2，處理系統(tǒng)200的說明性示范實施例是DRAM接口(I/F)系統(tǒng)，其處理往返于DRAM存儲器電路的數(shù)據(jù)。應(yīng)該注意本發(fā)明構(gòu)思的示范實施例是用于說明的目的。如這里詳細描述的， 本發(fā)明構(gòu)思適用于其他類型的系統(tǒng)。參考圖2，系統(tǒng)200包括例如CPU的處理系統(tǒng)210，其經(jīng)由光總線207耦合到多個存儲器模塊230。光總線207示出為包括三條光線路201-1、201-2和201-3，它們能夠?qū)崿F(xiàn)為一個或多個光波導(dǎo)。線路201-1,201-2和201-3通過光耦合器211-1,211-2和211-3耦合在存儲器模塊230和處理系統(tǒng)210之間。在一個特定實施例中，諸如圖2所示的DRAM I/ F實施例，線路201-1之一是讀數(shù)據(jù)RDATA線，線路201-2之一是寫數(shù)據(jù)WDATA線，而線路 201-3之一是地址/控制ADD/CTRL線。在每個線中，要在總線207上發(fā)送的信息是串行格式且被光學(xué)發(fā)送。每個存儲器模塊230包括接口電路(其包括光SERDES電路229)、光到電和電到光轉(zhuǎn)換(0/E)電路231、和電緩沖器233。每個DRAM電路235包括DRAM存儲器237和DRAM I/O電路239。處理系統(tǒng)210也包括接口電路(其包括存儲器控制器21 、光SERDES電路 216以及光到電和電到光轉(zhuǎn)換(0/E)電路214。在系統(tǒng)200中，在存儲器控制器212的控制下傳送在處理系統(tǒng)210和存儲器模塊 235之間來回的數(shù)據(jù)和控制信號。存儲器控制器212產(chǎn)生實現(xiàn)用于從存儲器件235讀取數(shù)據(jù)的數(shù)據(jù)讀操作、用于將數(shù)據(jù)寫入存儲器件235的數(shù)據(jù)寫操作、以及通過存儲器件235執(zhí)行的任何其他操作所需的全部的時序和控制信號。存儲器控制器212產(chǎn)生和格式化這些信號并且將它們轉(zhuǎn)發(fā)到0/E轉(zhuǎn)換電路214和/或SERDES電路216以用于從并行電信號到串行光信號的轉(zhuǎn)換以及用于轉(zhuǎn)發(fā)到光總線207。存儲器控制器212也經(jīng)過光總線207接收和處理從存儲器件235返回的信號。在這種情況下，通過0/E轉(zhuǎn)換電路214和/或SERDES電路 216接收和轉(zhuǎn)換該光信號，并轉(zhuǎn)發(fā)轉(zhuǎn)換的電信號到存儲器控制器212以便處理。往返于存儲器件235的數(shù)據(jù)和控制信號路由通過在包括SERDES電路229、0/E轉(zhuǎn)換電路231和電緩沖器電路233的存儲器模塊230上的接口電路并被其處理。往返于存儲器件235的并行電信號經(jīng)由DRAM I/O電路239和電緩沖器電路233被往返于DRAM存儲器 237傳送。電緩沖器電路233耦合到0/E轉(zhuǎn)換電路231，其轉(zhuǎn)換進入的光信號為電信號并且經(jīng)由電緩沖器電路233路由轉(zhuǎn)換的并行電信號到DRAM I/O電路239。0/E轉(zhuǎn)換電路231 也經(jīng)由電緩沖器電路233從DRAM I/O電路239接收并行電信號并將其轉(zhuǎn)換為光信號。光 SERDES電路2 從光總線207接收串行化光信號并將其解串行化并且經(jīng)由0/E轉(zhuǎn)換電路 231和電緩沖器電路233向DRAM器件235轉(zhuǎn)發(fā)解串行的信號。SERDES電路229也經(jīng)由電緩沖器電路233和0/E轉(zhuǎn)換電路231接收來自存儲器電路235的并行信號，將該信號串行化為串行化的光信號，并傳送串行化光信號到光總線207。圖3包含根據(jù)本發(fā)明構(gòu)思的SERDES電路的串行化器電路22的示意框圖。串行化器電路22能夠包括根據(jù)本發(fā)明構(gòu)思的SERDES電路。參考圖3，從諸如激光二極管的光源 41接收連續(xù)的未調(diào)制光信號CWA。也接收多個并行電信號INp IN2、···、〗&。連續(xù)的未調(diào)制光信號CWA被施加到分光器40，其將信號CWA分解為被施加于調(diào)制單元42的N個分解的連續(xù)的未調(diào)制光信號。調(diào)制單元42包括N個調(diào)制器42-1、42-2、…、42-N，它們接收N個分解的連續(xù)的未調(diào)制光信號和N個并行電信號鞏、m2、…、INn。各調(diào)制器分別利用N個并行電信號IK、IN2,…、mN調(diào)制N個分解的連續(xù)的未調(diào)制光信號以產(chǎn)生N個分解的調(diào)制光信號，其中每個是利用在N個并行電信號鞏、IN2,…、INn中相應(yīng)一個中的信息來調(diào)制的。 也即，調(diào)制器42-1、42-2、…、42-N對N個并行電信號IN1UN2,…、1 進行電至光的轉(zhuǎn)換。N個分解的調(diào)制光信號被施加于延遲塊44，其包括多個光延遲單元44-1、 44-2、…、44-N，它們可以是光延遲線路，其中每個接收分解的調(diào)制光信號中的一個。每個延遲單元44-1、44-2、…、44-N被編程來引入預(yù)定量的時間延遲D1、D2、."、DN到相應(yīng)的分解調(diào)制光信號，從而延遲塊44產(chǎn)生多個延遲的分解調(diào)制光信號OPp 0P2、…、OIV延遲的分解調(diào)制光信號OPp OP2,…、CPn通過光耦合器46組合以產(chǎn)生單個光信號0SER1，其包括延遲的分解調(diào)制光信號OP^ 0P2、…、(ffN的單個串行化版本。選擇延遲D1、D2、…、DnW 而當(dāng)光耦合器46組合延遲的分解調(diào)制光信號OPp OP2,…、OPn時，它們在由串行化器電路 22輸出的單個串行化光信號OSERl中被連續(xù)對齊，并且在一個實施例中，它們按照時間接續(xù)地對齊。需注意，在圖3說明的實施例中，第一分解調(diào)制光信號不會施加到延遲塊的延遲單元。第二個分解調(diào)制光信號施加到第一延遲單元44-1，第三個分解調(diào)制光信號施加到第二延遲單元44-2，等。該配置僅是用作示范說明。本領(lǐng)域的技術(shù)人員將理解，任意的延遲量，包括圖3所示的零延遲，能夠被施加到第一分解調(diào)制光信號，只要全部的延遲DpD2、…、 Dn被這樣設(shè)置從而可以通過光耦合器46將延遲的分解調(diào)制光信號組合成由串行化器電路 22輸出的單個串行化調(diào)制光信號OSERl。圖4A到4C包含說明圖3的串行化器電路22的串行化過程的示意圖。參考圖4A， 示出輸入的并行電信號的示例。在該特別示例中，在并行電信號IN1UN2UNy…、mN上的輸入數(shù)據(jù)比特是1，0，1，…，1。圖4B和4C包含說明延遲的分解調(diào)制光信號OPpOPy…、CPn的時序的時序圖，說明關(guān)于全部比特的數(shù)據(jù)占據(jù)總的時間段T，并且每個比特占據(jù)等于 ΔΤ的總的時間段T的一部分，其中ΔΤ = Τ/Ν。延遲是使得如說明的那樣比特時間段ΔΤ 是連續(xù)的和接續(xù)的。因此，在該說明的示范實施例中，每個延遲單元44-1、44-2、…、44-Ν 將多于它的前一相鄰延遲單元44-1、44-2、…、44-Ν的Δ T的時延引入它的相應(yīng)的分解調(diào)制光信號以產(chǎn)生它的相應(yīng)延遲的分解調(diào)制光信號OPpOPy…、OIV也即，延遲DpD2、…、 Dn的延遲Di通過Di = AT(i-l)來計算，其中i = 1，2，…，N。因此，在執(zhí)行串行化中，串行化器電路22使用時延Di、D2、…、Dn來選擇在延遲的分解調(diào)制光信號OPpOPy…、CPn的數(shù)據(jù)比特中的每個將駐留其中的單個串行調(diào)制光信號OSERl中的時隙。在此該“比特時隙選擇”也稱為“切換功能”。圖5包含根據(jù)本發(fā)明構(gòu)思的實施例的、根據(jù)本發(fā)明構(gòu)思的SERDES電路的解串行化器電路34A的示意框圖。解串行化器電路34A能夠包括在根據(jù)本發(fā)明構(gòu)思的SERDES電路中。參考圖5，串行化調(diào)制光信號OSERl在分光器50中接收。分光器50將信號OSERl分解為多個分解調(diào)制光信號，它們被施加到光延遲塊52。光延遲塊52包括多個延遲單元52-1、 52-2、…、52-N，它們可以是光延遲線路，其分別引入延遲DN_i、DN_2、…、Dtl到分解調(diào)制光信號以產(chǎn)生相應(yīng)的多個延遲的分解調(diào)制光信號。延遲DN_i、DN_2、…、Dtl如此選擇從而產(chǎn)生的延遲分解調(diào)制光信號在時間上對齊。延遲的分解調(diào)制光信號被施加到解調(diào)單元M，其包括多個光解調(diào)器M-1、 54-2,…、M-N，其每個接收延遲的分解調(diào)制光信號的相應(yīng)的一個。解調(diào)器M-l、54-2、…、 M-N可以和在圖3的串行化器電路22的實施例的調(diào)制單元42中的調(diào)制器42-1、42-2、…、 42-N相同，并且也可以執(zhí)行切換功能。也即，在解調(diào)單元M中的解調(diào)器M-l、54-2、…、 M-N選擇在串行化調(diào)制光信號OSERl中的對應(yīng)比特時隙，如圖4B所示。該比特時隙選擇功能能夠通過光解調(diào)器M-l、54-2、…、M-N或一個或多個光開關(guān)執(zhí)行。因此，“切換功能”是比特時隙選擇功能。從延遲塊52輸出的延遲的分解調(diào)制光信號能夠通過解調(diào)單元M解調(diào)或重新產(chǎn)生。光解調(diào)器討-1、54-2、…、M-N能夠解調(diào)延遲的分解調(diào)制光信號以產(chǎn)生多個延遲的分解解調(diào)光信號OP1, OP2,…，OIV解調(diào)器討-1、54-2、…、M-N在施加的時鐘信號 CLK控制下操作并且響應(yīng)于該時鐘信號而提供它們所產(chǎn)生的輸出。在該實施例中，CLK信號同時施加于全部的解調(diào)器M-l、54-2、…、M-N。延遲量DN_i、DN_2、…、Dtl這樣選擇從而產(chǎn)生的延遲的分解解調(diào)光信號OPnOP2,…， CPn在時間上對齊，S卩，并行輸出。每個延遲DN_i、DN_2、…、Dtl與它的下一個連續(xù)相鄰的延遲相差時間 ΔΤ。也即，Dim = (N-I) Δ T ； Dn_2 = (Ν-2) Δ T ； DN_3 = (Ν_3) ΔΤ ；…；Dtl = 0。圖6Α到6C包含說明圖5的解串行化器電路34Α的解串行化過程的示意圖。圖6Α 說明分解的串行化調(diào)制光信號OSERl，它們在延遲塊52中的每個延遲單元52-1、52-2、…、 52-Ν中被接收。圖6Β說明在通過延遲單元52延遲之后的延遲的分解串行化調(diào)制光信號 0SER1。如圖6Β所示，每個信號已經(jīng)被延遲預(yù)定的量從而要求被采樣的數(shù)據(jù)在時間上對齊。 在時鐘信號CLK的前沿邊緣，在該示例中是1，0，1，…，1的數(shù)據(jù)比特被采樣并且用來通過正確的數(shù)據(jù)調(diào)制延遲的分解輸出信號OPnOPyOP3,…，OIV如圖6C所示，延遲的分解輸出信號OP1, 0P2，OP3,…，CPn在時間上對齊，即并行。應(yīng)該注意，解調(diào)器M-l、54-2、->54-Ν 也能夠在時鐘信號CLK的下降邊緣上被激活，或在某些系統(tǒng)中，能夠在時鐘信號CLK的兩個邊緣上被激活。
圖7包含根據(jù)本發(fā)明構(gòu)思的另一實施例的、根據(jù)本發(fā)明構(gòu)思的SERDES電路的解串行化器電路34B的示意框圖。解串行化器電路34B能夠包括在根據(jù)本發(fā)明構(gòu)思的SERDES 電路中。圖7的實施例與圖5的實施例的不同之處在于，在圖7的實施例中，不是將延遲引入通過解調(diào)單元接收的串行化分解調(diào)制光信號0SER1，而是將延遲引入施加到解調(diào)單元62 的時鐘信號CLK。參考圖7，串行化調(diào)制光信號OSERl在分光器60中接收。分光器60將信號OSERl 分解為被施加到解調(diào)單元62的多個分解的調(diào)制光信號，解調(diào)單元62包括多個光解調(diào)器 62-1,62-2,…，62-N，其中每個光解調(diào)器接收多個分解的調(diào)制光信號的相應(yīng)的一個。解調(diào)器62-1，62-2，…，62-N可以和在圖3的串行化器電路22的實施例的調(diào)制單元42中的調(diào)制器42-1、42-2、…、42-N相同，并且也可以執(zhí)行切換功能。也即，在解調(diào)單元62中的解調(diào)器62-1，62-2，···，62-N選擇在串行調(diào)制光信號OSERl中的對應(yīng)比特時隙，如圖4B所示。該比特時隙選擇功能能夠通過光解調(diào)器62-1，62-2，…，62-N或一個或多個光開關(guān)執(zhí)行。因此，“切換功能”是比特時隙選擇功能。分解調(diào)制光信號能夠通過解調(diào)單元62解調(diào)或重新產(chǎn)生。光解調(diào)器62-1，62-2，…，62-N能夠解調(diào)分解調(diào)制光信號以產(chǎn)生多個延遲的分解解調(diào)光信號 OP1, 0P2，...，(ffN。解調(diào)器62-1，62-2，…，62_N在施加的時鐘信號CLK控制下操作并且響應(yīng)于該時鐘信號提供它們所產(chǎn)生的輸出。在該實施例中，CLK信號施加于時鐘信號延遲塊64，時鐘信號延遲塊64包括多個時鐘信號延遲單元64-1，64-2，…，64-(N-I)，每個時鐘信號延遲單元將預(yù)定的延遲D1,D2,…，Dim引入到相應(yīng)的時鐘信號。時鐘信號延遲塊64將時鐘信號CLK 分解為多個時鐘信號，并且將分解的時鐘信號施加于延遲單元64-1，64-2，-,64-(N-I)以產(chǎn)生分解的延遲時鐘信號CLK，CLK1, CLK2,…，CLKm0分解的延遲時鐘信號分別被施加到解調(diào)器62-1,62-2，"·，62-Ν。這樣選擇延遲D1,D2,…，D1^1從而從解調(diào)器62-1，62-2，…， 62-Ν輸出的所產(chǎn)生的分解解調(diào)光信號OPnOP2,…，01\在時間上對齊，S卩，被并行輸出。每個延遲DN_i、DN_2、…、Dtl與它的下一個連續(xù)相鄰的延遲相差時間ΔΤ。圖8A和8B包含說明圖7的解串行化器電路34B的解串行化過程的示意圖。圖 8A說明分解的串行化調(diào)制光信號0SER1，它們在解調(diào)單元62中被接收。該圖說明關(guān)于要采樣以恢復(fù)調(diào)制數(shù)據(jù)中的每個數(shù)據(jù)比特(如1，0，1，…，1)的時間窗口在時間上移動一個量 ΔΤ。圖8B說明施加到解調(diào)器62-1，62-2，62-3，…，62-N的延遲分解時鐘信號CLK，CLK1, CLK2,…，CLIV1的時序。圖8B說明了，因為在延遲時鐘信號CLK，CLK1, CLK2,…，CLKn^1中的延遲，所以數(shù)據(jù)的采樣和恢復(fù)以及輸出信號OP1, 0P2，0P3，-,OPn的調(diào)制是在由引入到時鐘信號的延遲所定義的采樣窗口中進行。也即，延遲分解輸出信號OP1, 0P2，OP3,…，01\在時間上對齊，即，并行。應(yīng)該注意，解調(diào)器討-1、54-2、…、M-N也能夠在時鐘信號CLK的下降邊緣上被激活，或在某些系統(tǒng)中，能夠在時鐘信號CLK的兩個邊緣上被激活。圖9是根據(jù)本發(fā)明構(gòu)思的另一實施例的、解串行化器電路34C的實施例的示意框圖。圖9的實施例類似于圖5的實施例，除了在解串行化器34C的輸出端增加了光電信號轉(zhuǎn)換。圖9的組件的說明和圖5的組件的相同，將不重復(fù)。參考圖9，并行分解解調(diào)光信號OP1, OP2, OP3,…，OPn被分別施加到光電轉(zhuǎn)換電路 56-1，56-2，56-3，...，56_N。光電轉(zhuǎn)換電路56-1，56-2，56-3，…，56-N將分解解調(diào)光信號 OP1, OP2, OP3,…，CPn分別轉(zhuǎn)換為并行電信號EO1, EO2, EO3,…，E0N。光電轉(zhuǎn)換電路56-1，56-2，56-3，…，56-N能夠配置有光電檢測器、光電二極管、光檢測器件或其他類似器件。圖10是根據(jù)本發(fā)明構(gòu)思的另一實施例的、解串行化器電路34D的實施例的示意框圖。除了在解串行化器34D的輸出端增加了光電信號轉(zhuǎn)換之外，圖10的實施例與圖7的實施例相同。將不重復(fù)和圖7的組件相同的圖10的組件的說明。參考圖10，并行分解解調(diào)光信號OPnOP2AP3,…，CPn被分別施加到光電轉(zhuǎn)換電路 66-1，66-2，66-3，...，66_N。光電轉(zhuǎn)換電路66-1，66-2，66-3，…，66-N將分解解調(diào)光信號 OP1, OP2, OP3,…，CPn分別轉(zhuǎn)換為并行電信號EO1, EO2, EO3,…，E0N。光電轉(zhuǎn)換電路66-1， 66-2,66-3,…，66-N能夠配置有光電檢測器、光電二極管、光檢測器件或其他類似器件。圖11是能夠?qū)ζ鋺?yīng)用根據(jù)本發(fā)明構(gòu)思的光SERDES的數(shù)據(jù)處理系統(tǒng)的一部分的示意框圖。具體地，圖11說明在數(shù)據(jù)處理系統(tǒng)中使用的根據(jù)本發(fā)明構(gòu)思的實施例的光互連系統(tǒng) 250。參考圖11，數(shù)據(jù)處理系統(tǒng)250包括通過光通信總線或信道261彼此連接的兩個光收發(fā)器260和270。光總線261能夠使用一個或多個光波導(dǎo)和/或一個或多個光耦合器來實現(xiàn)。光波導(dǎo)能夠包括例如玻璃、聚合物、半導(dǎo)體或其他合適的材料。根據(jù)硅光電技術(shù)，波導(dǎo)可以包括一條或多條光纖和/或適合于在半導(dǎo)體晶片中和其他電路集成的一個或多個矩形波導(dǎo)。光收發(fā)器260在光總線的光通信線路276-1上發(fā)送串行化光信號OSERl到收發(fā)器270，而光收發(fā)器270在光總線261的光通信線路276-2上發(fā)送串行化光信號0SER2 到收發(fā)器260。光收發(fā)器260包括根據(jù)上述的SERDES電路的實施例的任何一個的光SERDES電路 263,并且光收發(fā)器270包括根據(jù)上述的SERDES電路的實施例的任何一個的光SERDES電路 273。SERDES電路263包括串行化器電路262和解串行化器電路洸4，而SERDES電路273 包括串行化器電路272和解串行化器電路274。串行化器電路262和272能夠具有以上結(jié)合本發(fā)明構(gòu)思的實施例所述的類型，而解串行化器電路264和274能夠具有以上結(jié)合本發(fā)明構(gòu)思的實施例所述的類型。使用未調(diào)制連續(xù)光信號CWA，串行化器電路沈2將輸入并行電信號INA轉(zhuǎn)換為串行化光信號OSERl以在光總線276-1上傳送。使用未調(diào)制連續(xù)光信號CWB，串行化器電路272 將輸入并行電信號INB轉(zhuǎn)換為串行化光信號0SER2以在光總線276-2上傳送。解串行化器電路264將從光總線276-2接收的串行化光信號0SER2轉(zhuǎn)換為并行電信號0UTA，而解串行化器電路274將從光總線276-1接收的串行化光信號OSERl轉(zhuǎn)換為并行電信號0UTB。圖12包含根據(jù)本發(fā)明構(gòu)思的示范實施例的處理系統(tǒng)200A的示意功能框圖，該處理系統(tǒng)使用根據(jù)本發(fā)明構(gòu)思的光SERDES來在并行和串行信號通信格式之間轉(zhuǎn)換。圖12的處理系統(tǒng)類似于以上結(jié)合圖2示出和描述的處理系統(tǒng)200，除了在圖12的處理系統(tǒng)200A 中，圖12的DRAM存儲器電路235A包括集成在DRAM存儲器芯片之上而非從DRAM存儲器電路中分離的電路的0/E轉(zhuǎn)換電路239A。參考圖12，處理系統(tǒng)200A的說明性示范實施例是DRAM接口(I/F)系統(tǒng)，其處理往返于DRAM存儲器電路的數(shù)據(jù)。應(yīng)注意本發(fā)明構(gòu)思的該示范實施例是用于說明的目的。如這里詳細描述的，本發(fā)明構(gòu)思也適用于其他類型的系統(tǒng)。參考圖12，系統(tǒng)200A包括處理系統(tǒng)210A，如CPU，其經(jīng)由光總線207A耦合到多個存儲器模塊230A。光總線207A示出為包括三條光線路201A-1、201A_2和201A-3，它們能夠?qū)崿F(xiàn)為一個或多個光波導(dǎo)。線路201Α-1、201Α-2和201A-3通過光耦合器211A_1、211A_2 和211A-3耦合在存儲器模塊230A和處理系統(tǒng)210A之間。在一個特定實施例中，諸如圖12 所示的DRAM I/F實施例，線路201A-1之一是讀數(shù)據(jù)RDATA線，線路201A-2之一是寫數(shù)據(jù) WDATA線，而線路201A-3之一是地址/控制ADD/CTRL線。在每個線中，要在總線207A上發(fā)送的信息是串行化格式且是光學(xué)發(fā)送。每個存儲器模塊230A包括接口電路，其包括光SERDES電路229A。每個DRAM電路 235A包括DRAM存儲器237A以及DRAM光電和電光轉(zhuǎn)換(0/E)電路239A。處理系統(tǒng)210A 也包括接口電路，其包括存儲器控制器212A、光SERDES電路216A以及光電和電光轉(zhuǎn)換(0/ E)電路 214A。在系統(tǒng)200A中，在存儲器控制器212A的控制下傳送在處理系統(tǒng)210A和存儲器模塊235A之間來回的數(shù)據(jù)和控制信號。存儲器控制器212A產(chǎn)生實現(xiàn)用于從存儲器件235A 讀取數(shù)據(jù)的數(shù)據(jù)讀操作、用于將數(shù)據(jù)寫入存儲器件235A的數(shù)據(jù)寫操作、以及通過存儲器件 235A執(zhí)行的任何其他操作所需的全部的時序和控制信號。存儲器控制器212A產(chǎn)生和格式化這些信號并且將它們轉(zhuǎn)發(fā)到0/E轉(zhuǎn)換電路214A和/或SERDES電路216A以用于從并行電信號到串行化光信號的轉(zhuǎn)換以及轉(zhuǎn)發(fā)到光總線207A。存儲器控制器212A也經(jīng)過光總線 207A接收和處理從存儲器件235A返回的信號。在這種情況下，通過0/E轉(zhuǎn)換電路214A和 /或SERDES電路216A接收和轉(zhuǎn)換該光信號，并轉(zhuǎn)發(fā)轉(zhuǎn)換的電信號到存儲器控制器212A以便處理。往返于存儲器件235A的數(shù)據(jù)和控制信號路由通過SERDES電路229A和0/E轉(zhuǎn)換電路239A并被其處理。0/E轉(zhuǎn)換電路239A轉(zhuǎn)換進入的光信號為電信號并且路由轉(zhuǎn)換的并行電信號到DRAM 237A。0/E轉(zhuǎn)換電路239A也從DRAM 237A接收并行電信號并將其轉(zhuǎn)換為光信號。光SERDES電路229A從光總線207A接收串行化光信號并將其解串行化并且轉(zhuǎn)發(fā)解串行化的信號到DRAM器件235A，具體地，轉(zhuǎn)發(fā)到在DRAM器件235A上的0/E轉(zhuǎn)換電路 239A。SERDES電路229A也經(jīng)由0/E轉(zhuǎn)換電路239A接收來自存儲器電路235A的并行信號， 將該信號串行化為串行化光信號，并傳送串行化光信號到光總線207A。圖13包含根據(jù)本發(fā)明構(gòu)思的實施例的、能夠?qū)ζ鋺?yīng)用根據(jù)本發(fā)明構(gòu)思的光 SERDES的處理系統(tǒng)300的示意框圖。圖13的處理系統(tǒng)300包括以上結(jié)合圖11示出和描述的類型的光互連系統(tǒng)250。稱為器件1和器件2的兩個處理系統(tǒng)310和320經(jīng)由光互連系統(tǒng)250通信。參考圖13，處理系統(tǒng)300的光互連系統(tǒng)250包括通過光通信總線或信道361彼此連接的兩個光收發(fā)器360和370。光總線361能夠使用一個或多個光波導(dǎo)和/或一個或多個光耦合器來實現(xiàn)。光波導(dǎo)能夠包括例如玻璃、聚合物、半導(dǎo)體或其他合適的材料。根據(jù)硅光電技術(shù)，波導(dǎo)可以包括一條或多條光纖和/或適合于在半導(dǎo)體晶片中和其他電路集成的一個或多個矩形波導(dǎo)。光收發(fā)器360在光總線361的光通信線路376-1上發(fā)送串行化光信號OSERl到收發(fā)器370，而光收發(fā)器370在光總線361的光通信線路376-2上發(fā)送串行化光信號0SER2到收發(fā)器360。光收發(fā)器360包括根據(jù)上述的SERDES電路的任何一個實施例的光SERDES電路 363，并且光收發(fā)器370包括根據(jù)上述的SERDES電路的任何一個實施例的SERDES電路373。 SERDES電路363包括串行化器電路362和解串行化器電路364，而SERDES電路373包括串行化器電路372和解串行化器電路374。串行化器電路362和372能夠具有以上結(jié)合本發(fā)明構(gòu)思的實施例所述的類型，諸如例如，結(jié)合圖3示出和描述的串行化器電路22 ；而解串行化器電路364和374能夠具有以上結(jié)合本發(fā)明構(gòu)思的實施例所述的類型，諸如例如，分別結(jié)合圖5和7示出和描述的解串行化器電路34A和34B。使用未調(diào)制連續(xù)光信號CWA，串行化器電路362將從諸如微處理器312的處理器件接收的輸入并行電信號INA轉(zhuǎn)換為串行化光信號OSERl以在光總線376-1上傳送。使用未調(diào)制連續(xù)光信號CWB，串行化器電路372將從諸如微處理器322的處理器件接收的輸入并行電信號INB轉(zhuǎn)換為串行化光信號0SER2以在光總線376-2上傳送。解串行化器電路364將從光總線376-2接收的串行化光信號0SER2轉(zhuǎn)換為并行光信號，并行光信號通過0/E轉(zhuǎn)換電路314轉(zhuǎn)換為并行電信號0UTA。轉(zhuǎn)換的并行電信號被路由至微處理器312。解串行化器電路374將從光總線376-1接收的串行化光信號OSERl轉(zhuǎn)換為并行光信號，并行光信號通過0/E轉(zhuǎn)換電路3M轉(zhuǎn)換為并行電信號0UTB。轉(zhuǎn)換的并行電信號被路由至微處理器322。圖14包含根據(jù)本發(fā)明構(gòu)思的實施例的、能夠?qū)ζ鋺?yīng)用根據(jù)本發(fā)明構(gòu)思的光 SERDES的處理系統(tǒng)400的示意框圖。圖14的處理系統(tǒng)400包括以上結(jié)合圖11示出和描述的類型的光互連系統(tǒng)250。稱為器件1和器件2的兩個處理系統(tǒng)410和420經(jīng)由光互連系統(tǒng)250通信。參考圖14，數(shù)據(jù)處理系統(tǒng)400的互連系統(tǒng)250包括通過光通信總線或信道461彼此連接的兩個光收發(fā)器460和470。光總線461能夠使用一個或多個光波導(dǎo)和/或一個或多個光耦合器來實現(xiàn)。光波導(dǎo)能夠包括例如玻璃、聚合物、半導(dǎo)體或其他合適的材料。根據(jù)硅光電技術(shù)，波導(dǎo)可以包括一條或多條光纖和/或適合于在半導(dǎo)體晶片中和其他電路集成的一個或多個矩形波導(dǎo)。光收發(fā)器460在光總線461的光通信線路476-1上發(fā)送串行化光信號OSERl到收發(fā)器470，而光收發(fā)器470在光總線461的光通信線路476-2上發(fā)送串行化光信號0SER2到收發(fā)器460。光收發(fā)器460包括根據(jù)上述的SERDES電路的任何一個實施例的光SERDES電路 463，并且光收發(fā)器470包括根據(jù)上述的SERDES電路的任何一個實施例的SERDES電路473。 SERDES電路463包括串行化器電路462和解串行化器電路464，而SERDES電路473包括串行化器電路472和解串行化器電路474。串行化器電路462和472能夠具有以上結(jié)合本發(fā)明構(gòu)思的實施例所述的類型，諸如結(jié)合圖3示出和描述的串行化器電路22 ；而解串行化器電路464和474能夠具有以上結(jié)合本發(fā)明構(gòu)思的實施例所述的類型，諸如例如，分別結(jié)合圖 9和10示出和描述的解串行化器電路34C和34D。具體地，在圖14的實施例的解串行化器 464和474與圖13的實施例的解串行化器364和374之間的差別在于圖14的解串行化器 464和474包括E/0轉(zhuǎn)換電路，而圖13的解串行化器364和374分別提供它們的輸出到單獨的E/0轉(zhuǎn)換電路314和324。再參考圖14，使用未調(diào)制連續(xù)光信號CWA，串行化器電路462將從諸如微處理器 412的處理器件接收的輸入并行電信號INA轉(zhuǎn)換為串行化光信號OSERl以在光總線476-1 上傳送。使用未調(diào)制連續(xù)光信號CWB，串行化器電路472將從諸如微處理器422的處理器件接收的輸入并行電信號INB轉(zhuǎn)換為串行化光信號0SER2以在光總線476-2上傳送。解串行化器電路464將從光總線476-2接收的串行化光信號0SER2轉(zhuǎn)換為并行光信號，并行光信號通過在解串行化器464中的0/E轉(zhuǎn)換電路轉(zhuǎn)換為并行電信號0UTA。轉(zhuǎn)換的并行電信號被路由至微處理器412。解串行化器電路474將從光總線476-1接收的串行化光信號OSERl 轉(zhuǎn)換為并行光信號，并行光信號通過在解串行化器474中的0/E轉(zhuǎn)換電路轉(zhuǎn)換為并行電信號0UTB。轉(zhuǎn)換的并行電信號被路由至微處理器422。圖15是說明根據(jù)本發(fā)明構(gòu)思的實施例的、將多個并行電信號轉(zhuǎn)換為串行化光信號的方法的示意流程圖。圖15的串行化方法能夠通過例如圖3的串行化器電路22進行。參考圖15，在步驟15. 1中通過多個并行電信號來分解和調(diào)制連續(xù)的光信號以產(chǎn)生多個并行光信號。在步驟15. 2中，預(yù)定延遲被引入并行光信號。在步驟15. 3中，延遲的并行光信號被組合以形成串行化光信號。圖16是說明根據(jù)本發(fā)明構(gòu)思的實施例的、將串行化光信號轉(zhuǎn)換為多個并行電信號的方法的示意流程圖。圖16的解串行化方法能夠通過例如圖5的解串行化器電路34A 或圖9的解串行化器電路34C進行。參考圖16，在步驟16. 1中串行化光信號被分解為多個并行光信號。在步驟16. 2 中，預(yù)定延遲被引入并行光信號以在時間上對齊并行光信號。在步驟16. 3中，使用單個時鐘信號將并行光信號解碼或解調(diào)為并行電信號。圖17是說明根據(jù)本發(fā)明構(gòu)思的實施例的、將串行化光信號轉(zhuǎn)換為多個并行電信號的方法的示意流程圖。圖17的解串行化方法能夠通過例如圖7的解串行化器電路34B 或圖10的解串行化器電路34D進行。參考圖17，在步驟17. 1中串行化光信號被分解為多個并行光信號。在步驟17. 2 中，預(yù)定延遲被引入時鐘信號以產(chǎn)生多個延遲的時鐘信號。在步驟17. 3中，使用多個延遲的時鐘信號將并行光信號解碼或解調(diào)為并行電信號。在圖13和14的處理系統(tǒng)300和400中，器件310、320和410、420使用用于傳送和接收數(shù)據(jù)和信號的串行通信協(xié)議進行通信。本發(fā)明構(gòu)思適用于當(dāng)前使用的和處于開發(fā)的許多類型的串行通信協(xié)議。例如，本發(fā)明構(gòu)思適用于如下串行通信協(xié)議，諸如通用異步接收器發(fā)送器(UART)、串行外設(shè)接口(SPI)、串行高級技術(shù)附件(SATA)、集成電路間(1 )、系統(tǒng)管理總線(SMB)、控制器局域網(wǎng)(CAN)、通用串行總線(USB)、高速周邊元件互聯(lián)(PCI-E)、 移動工業(yè)處理器接口(MIPI)、光峰(Light Peak)和其他已知的串行通信協(xié)議。圖18是數(shù)據(jù)處理系統(tǒng)500的示意框圖，其中使用本發(fā)明構(gòu)思的SERDES電路的SPI 串行通信被使用。傳統(tǒng)SPI串行通信協(xié)議在本領(lǐng)域公知。能夠在因特網(wǎng)上找到傳統(tǒng)SPI串行通信協(xié)議的說明，例如 http://en. wikipedia. orR/wiki/Serial Peripheral Interface Sm，這里引用的參考文獻，其整個內(nèi)容通過引用在此并入。參考圖18，根據(jù)本發(fā)明構(gòu)思的SPI系統(tǒng)500包括SPI主器件510，經(jīng)由串行光互連系統(tǒng)511，耦合到多個(如四個)從器件512、514、516、518，并與之通信。從器件512、 514、516、518中的每個能夠是移位寄存器、存儲器芯片或器件、端口擴展器，顯示驅(qū)動器、數(shù)據(jù)轉(zhuǎn)換器、打印機、數(shù)據(jù)存儲設(shè)備、傳感器、微處理器或其他此類器件。器件510、512、514、 516、518中的每個包括光通信接口，光通信接口包括光接口，能夠包括根據(jù)本發(fā)明構(gòu)思的 SERDES電路520、530。具有SERDES電路520、530的光接口能夠經(jīng)由主輸出-從輸入(MOSI) 或主輸入-從輸出(MISO)光線路來傳送串行化的光信號。接口 520、530能夠經(jīng)由電和/或光數(shù)據(jù)總線在接口 520,530之間傳送串行時鐘信號CLK0 SPI從器件512、514、516、518中的每個能夠通過對應(yīng)芯片選擇信號SS0、SS1、SS2、SS3經(jīng)由對應(yīng)的芯片選擇輸入CS經(jīng)由通信總線來選擇，該通信總線能夠配置為電和/或光總線。圖19是數(shù)據(jù)處理系統(tǒng)600的示意框圖，其中使用本發(fā)明構(gòu)思的SERDES電路的 SATA串行通信被使用。傳統(tǒng)SATA串行通信協(xié)議在本領(lǐng)域公知。能夠在因特網(wǎng)上找到傳統(tǒng) SATA串行通信協(xié)議的說明，例如在http://en.wikipedia. org/wiki/^erial_ATA，這里引用的參考文獻，其整個內(nèi)容通過引用在此并入。參考圖19，根據(jù)本發(fā)明構(gòu)思的SATA系統(tǒng)600包括SATA主機610，經(jīng)由串行光互連系統(tǒng)608耦合到SATA器件630并與之通信。主機器件610包括經(jīng)由數(shù)據(jù)總線613通信的主機CPU 611。主機器件610也包括直接存儲器訪問(DMA)控制器617，其也耦合到數(shù)據(jù)總線 613并控制對存儲器615的直接訪問。DMA控制器617也與SATA接口器件619通信。SATA 接口器件619包括本發(fā)明構(gòu)思的SERDES電路623，其包括本發(fā)明構(gòu)思的串行化器電路622 以及本發(fā)明構(gòu)思的解串行化器電路624。 SATA系統(tǒng)600的SATA器件630包括耦合到諸如硬盤660和存儲器650的存儲器系統(tǒng)的硬盤控制器(HDC)640。HDC 640包括經(jīng)由數(shù)據(jù)總線643通信的主控制單元641。HDC 640也包括耦合在盤660和緩沖器647之間的盤控制器649。SATA接口器件也耦合到緩沖器647。緩沖器647緩沖在盤控制器649、存儲器650和SATA接口器件645之間的信號。 SATA接口器件645包括本發(fā)明構(gòu)思的SERDES電路633，其包括本發(fā)明構(gòu)思的串行化器電路 632以及本發(fā)明構(gòu)思的解串行化器電路634。根據(jù)這里包含的本發(fā)明構(gòu)思的實施例的說明， SATA接口器件619的串行化器電路622和解串行化器電路6M在串行光互連系統(tǒng)608上實現(xiàn)和HDC 640的串行化器電路632和解串行化器電路634的串行光通信。HDC 640控制MCU 641、數(shù)據(jù)總線643、SATA接口器件645、緩沖器647和盤控制器 649中的至少一個。在寫操作期間，在DMA控制器617的控制下，存儲在存儲器615的寫數(shù)據(jù)可以被傳送到SATA接口器件619的串行化器622。根據(jù)本發(fā)明構(gòu)思，串行化器622將并行電寫入數(shù)據(jù)串行化為光串行數(shù)據(jù)，并且傳送該數(shù)據(jù)到解串行化器634。根據(jù)本發(fā)明構(gòu)思， 解串行化器634使用電時鐘信號將串行化的光數(shù)據(jù)解串行化為并行光數(shù)據(jù)并且將并行光數(shù)據(jù)轉(zhuǎn)換為并行電信號。緩沖器647臨時緩存/存儲并行電數(shù)據(jù)信號并將其傳送到存儲器650。盤控制器649讀取存儲在存儲器650中的數(shù)據(jù)并且將數(shù)據(jù)寫入盤660。應(yīng)注意，盤 660能夠是硬盤驅(qū)動器(HDD)、固態(tài)驅(qū)動器(SSD)或其他類型的大容量存儲器件。在讀操作期間，該過程基本上是反轉(zhuǎn)的上述過程。圖20是數(shù)據(jù)處理系統(tǒng)700的示意框圖，其中使用本發(fā)明構(gòu)思的SERDES電路的I2C 串行通信被使用。傳統(tǒng)I2C串行通信協(xié)議在本領(lǐng)域公知。能夠在因特網(wǎng)上找到傳統(tǒng)I2C串行通信協(xié)議的說明，例如在http://en. wikipedia. org/wiki/I% C2% B2C，這里引用的參考文獻，其整個內(nèi)容通過引用在此并入。參考圖20，根據(jù)本發(fā)明構(gòu)思的1 系統(tǒng)700包括1 主器件710和1 從器件720， 它們在包括光總線713-1和713-2的光串行總線711上串行通信。主器件710和從器件 720分別通過所示的光功率分解或耦合組件719和721經(jīng)由光串行總線711的串行數(shù)據(jù)線 SDA 713-1彼此連接。光串行總線711的串行數(shù)據(jù)線SDA 713-1和串行時鐘線SCL 713-2 分別被光終止器件715和717終止，以消除從在光總線線路的側(cè)面(facet)的末端的突然指標(biāo)改變產(chǎn)生的光信號的反射。I2C主器件710和1 從器件720中的每個分別包括接口器件730和740，其包括這里所述的本發(fā)明構(gòu)思的SERDES電路。主器件710和從器件720通過分別使用根據(jù)這里包含的詳細說明的SERDES電路730和740在光總線711上傳送串行光信號來串行通信。通過在主器件710的SERDES電路730中的串行化器電路串行化的光信號經(jīng)過串行數(shù)據(jù)線SDA 713-1被傳送到從器件720中的SERDES電路740，然后通過SERDES 740的解串行化器解串行化為并行電信號。通過從器件720中的SERDES電路740的串行化器電路串行化的光信號通過串行數(shù)據(jù)線SDA 713-1被傳送到主器件710的SERDES電路730，然后通過SERDES電路730的解串行化器解串行化為并行電信號。用于傳送串行化光信號的串行時鐘信號在串行時鐘線SCL 713-2上在從器件720和主器件710之間傳送。圖21是數(shù)據(jù)處理系統(tǒng)800的示意框圖，其中使用本發(fā)明構(gòu)思的SERDES電路的USB 串行通信被使用。傳統(tǒng)USB串行通信協(xié)議在本領(lǐng)域公知。能夠在因特網(wǎng)上找到傳統(tǒng)USB串行通信協(xié)議的說明，例如在http://en. wikipedia. org/wiki/I% C2% B2C，這里引用的參考文獻，其整個內(nèi)容通過引用在此并入。本發(fā)明構(gòu)思適用于全部版本的USB串行通信，至少包括版本1. 0,2. 0和3. 0。參考圖21，根據(jù)本發(fā)明構(gòu)思的USB系統(tǒng)800包括USB主機器件810和USB器件 820，它們在包括總線線路813-1和813-2的光串行總線811上串行通信。USB主機器件810和USB器件820中的每個分別包括接口器件823和833，接口器件包括這里所述的本發(fā)明構(gòu)思的SERDES電路。根據(jù)這里包含的詳細說明，USB主機器件 810和USB器件820通過分別使用SERDES電路823和833在總線811上傳送光串行信號來串行通信。通過在主機器件810的SERDES電路823中的串行化器電路822串行化的信號經(jīng)過串行數(shù)據(jù)線813-1被傳送到USB器件820中的SERDES電路833，然后通過SERDES 833 的解串行化器834解串行化為并行電信號。通過USB器件820中的SERDES電路833的串行化器電路832串行化的信號通過串行數(shù)據(jù)線813-2被傳送到主機器件810的SERDES電路823，然后通過SERDES 823的解串行化器擬4解串行化為并行電信號。圖22是數(shù)據(jù)處理系統(tǒng)900的示意框圖，其中使用本發(fā)明構(gòu)思的SERDES電路的控制器局域網(wǎng)(CAN)串行通信被使用。傳統(tǒng)CAN串行通信協(xié)議在本領(lǐng)域公知。能夠在因特網(wǎng)上找到傳統(tǒng)CAN串行通信協(xié)議的說明，例如在http://en. wikipedia. orR/wiki/Controller area network，這里引用的參考文獻，其整個內(nèi)容通過引用在此并入。參考圖22，根據(jù)本發(fā)明構(gòu)思的CAN系統(tǒng)900包括第一器件910 (稱為器件1)和第二器件920 (稱為器件2)，它們在包括光總線線路913-1和913-2的光串行總線911上串行通信。器件1 910能夠是微控制器或其他類似器件?？偩€線路913-1和913-2能夠?qū)崿F(xiàn)為屏蔽雙絞線(STP)或未屏蔽雙絞線(UTP)。分別在總線線路913-1和913-2上攜帶的信號 CAN_L和CAN_H能夠是跨越例如120歐姆的阻抗的差分信號。器件1 910和器件2 920中的每個包括接口電路，接口電路包括這里所述的本發(fā)明構(gòu)思的SERDES電路。根據(jù)這里包含的詳細說明，器件1 910和器件2 920通過使用 SERDES電路在總線911上傳送串行信號來串行通信。通過在器件1 910的串行化器電路 922串行化的信號經(jīng)過串行總線線路913-1和913-2被傳送到器件2 920中的SERDES電路，然后通過器件2 920的SERDES電路的解串行化器934解串行化為并行電信號。通過器件2 920中的SERDES電路的串行化器電路932串行化的信號經(jīng)由串行總線線路913-1和 913-2被傳送到器件1 910的SERDES電路，然后通過器件1 910的SERDES的解串行化器
18擬4解串行化為并行電信號。如上注明的，本發(fā)明構(gòu)思適用于通過移動工業(yè)處理器接口(MIPI)聯(lián)盟和/或與之關(guān)聯(lián)來定義或支持的任何形式的串行通信協(xié)議。關(guān)于根據(jù)MIPI聯(lián)盟的串行通信協(xié)議的信息和規(guī)范能夠在因特網(wǎng)上http://www. miDi.org/aoverview. shtml和http:// en. wikipedia. orR/wiki/Mobile Industry Processor Interface 中找至丨J，這里弓I用的參考文獻，其整個內(nèi)容通過引用在此并入。圖23是系統(tǒng)1000的示意框圖，其使用由MIPI聯(lián)盟支持的多個串行通信接口，并且接口包括根據(jù)本發(fā)明構(gòu)思的SERDES電路。參考圖23，系統(tǒng)1000包括控制與外部系統(tǒng)和器件的通信的應(yīng)用處理器1010，包括串行通信接口。具體地，應(yīng)用處理器1010可以經(jīng)由接口 1091耦合到揚聲器1090，經(jīng)由接口 1081耦合到麥克風(fēng)1080，以及經(jīng)由接口 1071耦合到諸如外部存儲器的存儲器件1070。應(yīng)用處理器1010也經(jīng)由顯示串行接口(DSI) 1053耦合到顯示設(shè)備1050以及經(jīng)由照相機串行接口(CSI) 1043耦合到諸如數(shù)字照相機的圖像傳感器。應(yīng)用處理器也經(jīng)由MIPI DigRF串行接口 1061耦合到諸如RF芯片1060的RF設(shè)備。應(yīng)用處理器1010包括DigRF主器件1022，而RF器件1060包括DigRF從器件1028， 它們在應(yīng)用處理器1010的控制下，穿過MIPI DigRF總線1061，分別經(jīng)由物理層器件IOM 和10 彼此通信。顯示設(shè)備1050包括DSI設(shè)備1051，并且應(yīng)用處理器1010包括DSI主機設(shè)備1030。 DSI主機設(shè)備1030和DSI設(shè)備1051經(jīng)由DSI總線1053彼此串行地光通信。為此，DSI主機設(shè)備1030和DSI設(shè)備1051中的每個包括根據(jù)這里所述的本發(fā)明構(gòu)思的實施例的光SERDES 電路的至少一部分。例如，DSI設(shè)備1051可以包括根據(jù)本發(fā)明構(gòu)思的任意一個實施例的解串行化電路1057，用于將從DSI主機設(shè)備1030接收的串行化光信號解串行化，該DSI主機設(shè)備1030可以包括根據(jù)本發(fā)明構(gòu)思的任意一個實施例的串行電路1055。圖像傳感器設(shè)備1040包括CSI設(shè)備1041，而應(yīng)用處理器1010包括CSI主機設(shè)備 1020。CSI主機設(shè)備1020和CSI設(shè)備1041經(jīng)由CSI總線1043彼此串行地光通信。為此， CSI主機設(shè)備1020和CSI設(shè)備1041中的每個包括根據(jù)這里所述的本發(fā)明構(gòu)思的實施例的光SERDES電路的至少一部分。例如，CSI主機設(shè)備1020可以包括根據(jù)本發(fā)明構(gòu)思的任意一個實施例的解串行化電路1045，用于將從CSI設(shè)備1041接收的串行化光信號解串行化， 該CSI設(shè)備1041可以包括根據(jù)本發(fā)明構(gòu)思的任意一個實施例的串行化電路1047。應(yīng)注意，除非另外注明或從上下文清楚的，這里使用的術(shù)語“SERDES”集合地適用于本發(fā)明構(gòu)思的全部光器件，不管它們執(zhí)行串行化、解串行化或串行化和解串行化兩者。盡管已經(jīng)參考本發(fā)明的示范實施例具體示出和描述本發(fā)明，但是本領(lǐng)域的普通技術(shù)人員將理解在不背離由以下權(quán)利要求限定的本發(fā)明的精神和范圍的情況下，這里可以在形式和細節(jié)上進行各種改變。
權(quán)利要求
1.一種光串行化器，包括 多個未調(diào)制光信號的源；調(diào)制單元，用于接收多個未調(diào)制光信號和相應(yīng)的多個電信號并且使用用于調(diào)制多個未調(diào)制光信號的多個電信號來產(chǎn)生相應(yīng)的多個調(diào)制光信號；和耦合單元，用于按相應(yīng)的延遲量來延遲多個調(diào)制光信號中的每個以產(chǎn)生相應(yīng)的多個延遲的調(diào)制光信號并且組合多個延遲的調(diào)制光信號以產(chǎn)生串行化的調(diào)制光信號。
2.如權(quán)利要求1所述的光串行化器，其中耦合單元包括延遲單元，用于按相應(yīng)的延遲量來延遲多個調(diào)制光信號中的每個以產(chǎn)生相應(yīng)的多個延遲的調(diào)制光信號；和光耦合器，用于組合多個延遲的調(diào)制光信號以產(chǎn)生串行化的調(diào)制光信號。
3.一種光解串行化器，包括分光器，用于將串行化調(diào)制光信號分解為相應(yīng)的多個調(diào)制分解光信號； 解調(diào)單元，用于解調(diào)多個調(diào)制分解光信號并且產(chǎn)生相應(yīng)的多個解調(diào)分解光信號；和延遲單元，用于按相應(yīng)的延遲量來延遲多個解調(diào)分解光信號中的每個從而串行化調(diào)制光信號被轉(zhuǎn)換為相應(yīng)的多個并行的解調(diào)分解光信號。
4.如權(quán)利要求3所述的光解串行化器，還包括光到電轉(zhuǎn)換單元，用于將多個并行的解調(diào)分解光信號轉(zhuǎn)換為相應(yīng)的多個并行的電信號。
5.一種光解串行化器，包括分光器，用于將串行化調(diào)制光信號分解為相應(yīng)的多個調(diào)制分解光信號；以及解調(diào)單元，用于解調(diào)多個調(diào)制分解光信號并且產(chǎn)生相應(yīng)的多個解調(diào)分解光信號；其中多個控制信號中的每個按相應(yīng)的延遲量來延遲以產(chǎn)生相應(yīng)的多個延遲控制信號，多個延遲控制信號被分別施加到多個解調(diào)器從而多個解調(diào)分解光信號在時間上對齊。
6.如權(quán)利要求5所述的光解串行化器，還包括延遲單元，用于產(chǎn)生多個延遲的控制信號。
7.如權(quán)利要求6所述的光解串行化器，其中多個延遲的控制信號是時鐘信號。
8.如權(quán)利要求6所述的光解串行化器，其中延遲單元在時間上對齊多個解調(diào)分解光信號。
9.如權(quán)利要求5所述的光解串行化器，還包括光到電轉(zhuǎn)換單元，用于將在時間上對齊的多個解調(diào)分解光信號轉(zhuǎn)換為相應(yīng)的多個并行的電信號。
10.一種數(shù)據(jù)處理系統(tǒng)，包括 第一收發(fā)器電路；第二收發(fā)器電路；和在第一和第二收發(fā)器電路之間的光通信信道；其中第一和第二收發(fā)器電路中的每個包括用于在并行電信號和串行化光信號之間進行轉(zhuǎn)換的串行化器/解串行化器單元，串行化器/解串行化器單元將多個延遲引入到通過分解輸入光信號獲得的相應(yīng)的多個分解光信號。
11.如權(quán)利要求10所述的數(shù)據(jù)處理系統(tǒng)，其中輸入光信號是被解串行化為并行電信號的串行化光信號。
12.如權(quán)利要求10所述的數(shù)據(jù)處理系統(tǒng)，其中輸入光信號是未解調(diào)光信號，未解調(diào)光信號通過多個并行電信號來分解和調(diào)制以將多個并行電信號串行化為串行化的光信號。
13.如權(quán)利要求10所述的數(shù)據(jù)處理系統(tǒng)，其中每個串行化器/解串行化器包括用于引入多個延遲的多個延遲電路。
14.如權(quán)利要求10所述的數(shù)據(jù)處理系統(tǒng)，其中第一和第二收發(fā)器電路的至少一個耦合到半導(dǎo)體存儲器電路。
15.如權(quán)利要求10所述的數(shù)據(jù)處理系統(tǒng)，其中第一和第二收發(fā)器電路的至少一個耦合到處理器電路。
16.一種串行化多個并行電信號的方法，包括 接收多個未調(diào)制光信號；使用相應(yīng)的多個并行電信號調(diào)制多個未調(diào)制光信號為多個并行調(diào)制光信號； 將相應(yīng)的多個延遲引入多個并行調(diào)制光信號以產(chǎn)生相應(yīng)的多個延遲的調(diào)制光信號；以及組合多個延遲的調(diào)制光信號為串行化的調(diào)制光信號。
17.一種將串行化調(diào)制光信號轉(zhuǎn)換為多個并行信號的方法，包括 將串行化調(diào)制光信號分解為多個調(diào)制分解光信號；將調(diào)制分解光信號解調(diào)為多個解調(diào)分解光信號；以及將相應(yīng)的多個延遲引入多個解調(diào)分解光信號從而多個解調(diào)分解光信號在時間上對齊。
18.如權(quán)利要求17所述的方法，還包括將多個解調(diào)分解光信號轉(zhuǎn)換為多個并行電信號。
19.一種將串行化調(diào)制光信號轉(zhuǎn)換為多個并行信號的方法，包括 將串行化調(diào)制光信號分解為多個調(diào)制分解光信號；將調(diào)制分解光信號解調(diào)為多個解調(diào)分解光信號；以及將相應(yīng)的多個延遲引入在解調(diào)該調(diào)制分解光信號中使用的相應(yīng)的多個控制信號從而多個解調(diào)分解光信號在時間上對齊。
20.如權(quán)利要求19所述的方法，還包括將多個解調(diào)分解光信號轉(zhuǎn)換為多個并行電信號。
全文摘要
一種光串行化器/解串行化器(SERDES)包括串行電路，其包括多個未調(diào)制光信號的源，調(diào)制單元，用于使用用于調(diào)制多個未調(diào)制光信號的多個電信號來產(chǎn)生多個調(diào)制光信號；和耦合單元，用于延遲多個調(diào)制光信號以產(chǎn)生多個延遲的調(diào)制光信號并且組合延遲的調(diào)制光信號以產(chǎn)生串行化的調(diào)制光信號。SERDES的解串行化電路包括分光器，用于將串行化調(diào)制光信號分解為多個調(diào)制分解光信號；解調(diào)單元，用于解調(diào)該調(diào)制分解光信號并且產(chǎn)生相應(yīng)的多個解調(diào)分解光信號；和延遲單元，用于按相應(yīng)的延遲量來延遲多個調(diào)制分解光信號中的每個從而串行化調(diào)制光信號轉(zhuǎn)換為相應(yīng)的多個并行的解調(diào)分解光信號。
文檔編號G02F2/00GK102169270SQ20101053009
公開日2011年8月31日 申請日期2010年10月29日 優(yōu)先權(quán)日2010年2月25日
發(fā)明者徐成東, 池皓哲, 河鏡虎, 申東宰, 羅敬遠, 趙寅成, 金圣九 申請人:三星電子株式會社