專利名稱：輔助電容配線驅(qū)動(dòng)電路和顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具備輔助電容配線驅(qū)動(dòng)電路的顯示裝置。
背景技術(shù)：
在有源矩陣型的液晶顯示裝置中，對(duì)各像素電極供給數(shù)據(jù)信號(hào)，將各像素電極與 公共電極之間的電壓施加到液晶上，由此控制顯示。數(shù)據(jù)信號(hào)是以公共電壓為中心、作為取 得正負(fù)兩極性的交流信號(hào)而生產(chǎn)的，其振幅受限于由于電源供給系統(tǒng)、功耗而導(dǎo)致的限制， 對(duì)液晶所施加的電壓范圍不一定大到能夠?qū)崿F(xiàn)足夠的對(duì)比度的程度。因此，提出了一種進(jìn) 行電容耦合驅(qū)動(dòng)的液晶顯示裝置，所述電容耦合驅(qū)動(dòng)是驅(qū)動(dòng)像素的輔助電容配線、進(jìn)行像 素電極電位的提升和降低。例如，在專利文獻(xiàn)1 3中，公開了進(jìn)一步改進(jìn)這種電容耦合驅(qū) 動(dòng)的驅(qū)動(dòng)方式。在這些輔助電容配線驅(qū)動(dòng)電路中，存在如圖8的(a)的液晶顯示裝置101所示的 相對(duì)于柵極驅(qū)動(dòng)器(掃描信號(hào)線驅(qū)動(dòng)電路)103夾著像素部102而配置的CS驅(qū)動(dòng)器(輔助 電容配線驅(qū)動(dòng)電路)104、如圖8的(b)的液晶顯示裝置111所示的在相對(duì)于像素部112配 置在單側(cè)的邊框區(qū)域的驅(qū)動(dòng)器113中與柵極驅(qū)動(dòng)器(掃描信號(hào)線驅(qū)動(dòng)電路)一體地形成的 輔助電容配線驅(qū)動(dòng)電路。圖8的(a)的柵極驅(qū)動(dòng)器103和CS驅(qū)動(dòng)器104的配置對(duì)應(yīng)液晶顯示裝置的窄邊 框化，CS驅(qū)動(dòng)器104要讀入極性識(shí)別信號(hào)FR而使用的掃描信號(hào)在從柵極驅(qū)動(dòng)器103輸出 后，通過(guò)設(shè)置在像素部102上的柵極總線GL，輸入到CS驅(qū)動(dòng)器104。另一方面，圖8的(b) 的柵極驅(qū)動(dòng)器和CS驅(qū)動(dòng)器的配置是在以往的柵極驅(qū)動(dòng)器中組裝CS驅(qū)動(dòng)器，CS驅(qū)動(dòng)器要讀 入極性識(shí)別信號(hào)FR而使用的掃描信號(hào)在驅(qū)動(dòng)器113的內(nèi)部從柵極驅(qū)動(dòng)器接收。專利文獻(xiàn)1 日本公開專利公報(bào)“特開2007-47703號(hào)公報(bào)(
公開日2007年2月 22 日)”專利文獻(xiàn)2 日本公開專利公報(bào)“特開2006-313319號(hào)公報(bào)(
公開日2006年11 月16日)”專利文獻(xiàn)3 日本公開專利公報(bào)“特開平10-39277號(hào)公報(bào)(
公開日1998年2月 13 日)”

發(fā)明內(nèi)容
但是，如圖14所示，在圖8的(a)示出的液晶顯示裝置101中，CS驅(qū)動(dòng)器104通過(guò) 柵極總線GL從柵極驅(qū)動(dòng)器103接收掃描信號(hào)，因此，柵極總線GL易于從源極總線SL接收到 與由源極驅(qū)動(dòng)器105驅(qū)動(dòng)的源極總線SL交叉而造成的噪聲傳播。并且，這種液晶顯示裝置 由使用了以非晶硅、多晶硅作為材料的、僅包括η溝道極性或者ρ溝道極性的單極性的TFT 的電路構(gòu)成，因此，懸浮部位較多。在懸浮較多的情況下，由于如圖15的機(jī)理，懸浮部位的 電荷被放電，引起與其前面連接的電路的誤動(dòng)作。在有源矩陣的顯示裝置中，由于視頻的寫 入等造成的源極總線的電位變動(dòng)而產(chǎn)生的噪聲混入到柵極總線。并且，柵極驅(qū)動(dòng)器的輸出的大部分的期間輸出低(Low)，因此，幾乎所有的柵極總線通過(guò)晶體管電連接到柵極驅(qū)動(dòng)器 的低電源。因此，在柵極總線上所產(chǎn)生的噪聲傳播到柵極驅(qū)動(dòng)器的低電源。存在以下問題 產(chǎn)生了噪聲的柵極總線、柵極驅(qū)動(dòng)器的低電源在其連接對(duì)象所存在的電路的懸浮部位上引 起上述放電。因此，在CS驅(qū)動(dòng)器從柵極總線GL電連接到電源線、柵極線的情況下，易于引
起噪聲傳播。另外，η極性的低電位側(cè)電源的電位與柵極驅(qū)動(dòng)器103相同，ρ極性的高電位側(cè)電 源的電位與CS驅(qū)動(dòng)器104相同。即兩者的高和低的邏輯電平相等，因此，噪聲電平對(duì)于CS 驅(qū)動(dòng)器104易于成為激活的邏輯電平。因此，在使柵極總線GL處于掃描信號(hào)的截止電位期間，噪聲侵入到CS驅(qū)動(dòng)器104 內(nèi)，由此CS驅(qū)動(dòng)器104有可能保存了錯(cuò)誤的極性信號(hào)。作為一個(gè)例子，圖9的(a)表示柵 極總線GL被連接到η溝道型TFT 201的柵極的狀態(tài)，其中，所述η溝道型TFT 201用作取 入CS驅(qū)動(dòng)器104的極性識(shí)別信號(hào)FR的模擬開關(guān)。此時(shí)，如圖9的(b)所示，當(dāng)柵極驅(qū)動(dòng)器 103的電源和CS驅(qū)動(dòng)器104的電源都是10V/-5V時(shí)，混入到柵極總線GL中的噪聲使TFT 201成為導(dǎo)通狀態(tài)，引起極性識(shí)別信號(hào)FR的保存電路輸出OUT發(fā)生錯(cuò)誤的變化。由此，CS 驅(qū)動(dòng)器104發(fā)生誤動(dòng)作。另外，在圖8的(b)示出的液晶顯示裝置111中，噪聲在下面的圖10 圖13示出 的路徑中侵入到CS驅(qū)動(dòng)器內(nèi)，引起CS驅(qū)動(dòng)器誤動(dòng)作。在圖10中，驅(qū)動(dòng)器113具備對(duì)應(yīng)各柵極總線GL的段113a。段113a具備構(gòu)成柵極 驅(qū)動(dòng)器的移位寄存器段113b和構(gòu)成CS驅(qū)動(dòng)器的CS驅(qū)動(dòng)器段113c。在像素部112上從源 極總線SL傳播到柵極總線GL的噪聲在段113a內(nèi)從柵極總線GL到達(dá)CS驅(qū)動(dòng)器段113c的 輸入。由此，引起CS驅(qū)動(dòng)器誤動(dòng)作、在CS配線CSOUT輸出錯(cuò)誤的信號(hào)。在圖11中，采用了將CS驅(qū)動(dòng)器段113c的輸入從柵極總線GL分離的結(jié)構(gòu)，在這種 情況下，如圖12所示，混入到柵極總線GL的噪聲也從柵極驅(qū)動(dòng)器側(cè)通過(guò)在η極性的情況下 作為低電位側(cè)電源的GVSS電源混入到移位寄存器段113b的移位輸出SRout，到達(dá)CS驅(qū)動(dòng) 器的輸入。由此，引起CS驅(qū)動(dòng)器誤動(dòng)作，在CS配線CSOUT輸出錯(cuò)誤的信號(hào)。圖13表示此時(shí)移位寄存器段113b內(nèi)的噪聲的傳播路徑。噪聲從柵極總線GL通 過(guò)掃描信號(hào)的輸出端子out侵入到移位寄存器段113b的內(nèi)部、在經(jīng)過(guò)晶體管T3后沿GVSS 電源配線經(jīng)過(guò)晶體管T9混入到變換輸出SRout。這樣，在具備CS驅(qū)動(dòng)器的以往的液晶顯示裝置中，存在CS驅(qū)動(dòng)器接收到來(lái)自柵極 總線的噪聲而進(jìn)行誤動(dòng)作的問題。本發(fā)明是鑒于上述以往的問題點(diǎn)而完成的，其目的在于實(shí)現(xiàn)即使接收到來(lái)自掃描 信號(hào)線的噪聲也能夠避免誤動(dòng)作的輔助電容配線驅(qū)動(dòng)電路和具備輔助電容配線驅(qū)動(dòng)電路 的顯示裝置。為了解決上述問題，本發(fā)明的輔助電容配線驅(qū)動(dòng)電路驅(qū)動(dòng)有源矩陣型的顯示裝置 的輔助電容配線，僅使用相同導(dǎo)電型的多個(gè)晶體管作為晶體管，由掃描信號(hào)線驅(qū)動(dòng)電路的 輸出來(lái)驅(qū)動(dòng)，其特征在于生成輸出級(jí)的前級(jí)的信號(hào)電壓的、高電位側(cè)的電源電壓和低電位 側(cè)的電源電壓中的至少一方不同于掃描信號(hào)線驅(qū)動(dòng)電路所對(duì)應(yīng)的邏輯電平側(cè)的電源電壓。根據(jù)上述發(fā)明，輔助電容配線驅(qū)動(dòng)電路的、生成輸出級(jí)的前級(jí)的信號(hào)電壓的、高電 位側(cè)的電源電壓和低電位側(cè)的電源電壓中的至少一方不同于掃描信號(hào)線驅(qū)動(dòng)電路的電源電壓，因此，即使從數(shù)據(jù)信號(hào)線混入到掃描信號(hào)線的噪聲侵入到輔助電容配線驅(qū)動(dòng)電路的 內(nèi)部，也能夠防止由于噪聲而造成的輔助電容配線驅(qū)動(dòng)電路的邏輯電平的混亂。由此，能夠 防止輔助電容配線驅(qū)動(dòng)電路的誤動(dòng)作。根據(jù)上述內(nèi)容，發(fā)揮能夠?qū)崿F(xiàn)即使接收到來(lái)自掃描信號(hào)線的噪聲也能夠避免誤動(dòng) 作的輔助電容配線驅(qū)動(dòng)電路的效果。為了解決上述問題，本發(fā)明的輔助電容配線驅(qū)動(dòng)電路的特征在于構(gòu)成上述輔助 電容配線驅(qū)動(dòng)電路的晶體管僅包括η溝道極性。根據(jù)上述發(fā)明，如組裝到顯示面板中的輔助電容配線驅(qū)動(dòng)電路那樣，當(dāng)構(gòu)成輔助 電容配線驅(qū)動(dòng)電路的晶體管僅采用η溝道極性時(shí)，懸浮部位較多，因此，電源電壓與掃描信 號(hào)線驅(qū)動(dòng)電路的不同發(fā)揮非常有效地防止噪聲造成的誤動(dòng)作的效果。為了解決上述問題，本發(fā)明的輔助電容配線驅(qū)動(dòng)電路的特征在于生成上述輔助 電容配線驅(qū)動(dòng)電路的上述信號(hào)電壓的低電位側(cè)的電源電壓高于生成上述掃描信號(hào)線驅(qū)動(dòng) 電路的上述輸出的低電位側(cè)的電源電壓。根據(jù)上述發(fā)明，生成輔助電容配線驅(qū)動(dòng)電路的信號(hào)電壓的低電位側(cè)的電源電壓高 于生成掃描信號(hào)線驅(qū)動(dòng)電路的輸出的低電壓側(cè)的電源電壓，因此，特別地發(fā)揮能夠防止由 于噪聲造成將低邏輯誤識(shí)別為高邏輯的效果。為了解決上述問題，本發(fā)明的輔助電容配線驅(qū)動(dòng)電路的特征在于構(gòu)成上述輔助 電容配線驅(qū)動(dòng)電路的晶體管僅包括P溝道極性。根據(jù)上述發(fā)明，如組裝到顯示面板中的輔助電容配線驅(qū)動(dòng)電路那樣，當(dāng)構(gòu)成輔助 電容配線驅(qū)動(dòng)電路的晶體管僅采用P溝道極性時(shí)，懸浮部位較多，因此，電源電壓與掃描信 號(hào)線驅(qū)動(dòng)電路的不同發(fā)揮非常有效地防止噪聲造成的誤動(dòng)作的效果。為了解決上述問題，本發(fā)明的輔助電容配線驅(qū)動(dòng)電路的特征在于生成上述輔助 電容配線驅(qū)動(dòng)電路的上述信號(hào)電壓的高電位側(cè)的電源電壓低于生成上述掃描信號(hào)線驅(qū)動(dòng) 電路的上述輸出的高電位側(cè)的電源電壓。根據(jù)上述發(fā)明，生成輔助電容配線驅(qū)動(dòng)電路的信號(hào)電壓的高電位側(cè)的電源電壓低 于生成掃描信號(hào)線驅(qū)動(dòng)電路的輸出的高電壓側(cè)的電源電壓，因此，發(fā)揮特別能夠防止由于 噪聲而造成的將高邏輯識(shí)別為低邏輯的效果。為了解決上述問題，本發(fā)明的輔助電容配線驅(qū)動(dòng)電路的特征在于上述輔助電容 配線驅(qū)動(dòng)電路具備與上述掃描信號(hào)線驅(qū)動(dòng)電路對(duì)應(yīng)的各上述輸出的段，各上述段具備第1 開關(guān)、第ι存儲(chǔ)電路、第1轉(zhuǎn)發(fā)開關(guān)、第1模擬開關(guān)、第2開關(guān)、第2存儲(chǔ)電路、第2轉(zhuǎn)發(fā)開關(guān) 以及第2模擬開關(guān)，上述輸出級(jí)包括上述第1模擬開關(guān)和上述第2模擬開關(guān)，上述第1開關(guān) 設(shè)置在指示輔助電容電壓的極性的第1極性判斷信號(hào)的輸入端子和上述第1存儲(chǔ)電路之 間，將與各上述段對(duì)應(yīng)的上述掃描信號(hào)線驅(qū)動(dòng)電路的上述輸出作為控制信號(hào)進(jìn)行導(dǎo)通/截 止，上述第1存儲(chǔ)電路保存通過(guò)上述第1開關(guān)而取入的上述第1極性判斷信號(hào)，并且將其作 為第1保存信號(hào)來(lái)輸出，上述第1轉(zhuǎn)發(fā)開關(guān)根據(jù)輸入的時(shí)鐘信號(hào)的定時(shí)將從上述第1存儲(chǔ) 電路輸出的上述第1保存信號(hào)作為第1轉(zhuǎn)發(fā)信號(hào)來(lái)轉(zhuǎn)發(fā)，上述第1模擬開關(guān)設(shè)置在上述段 對(duì)上述輔助電容配線的輸出端子與上述輔助電容電壓的高電位側(cè)的電源之間，將從上述第 1轉(zhuǎn)發(fā)開關(guān)轉(zhuǎn)發(fā)的上述第1轉(zhuǎn)發(fā)信號(hào)作為控制信號(hào)進(jìn)行導(dǎo)通/截止，上述第2開關(guān)設(shè)置在 與指示上述輔助電容電壓的極性的上述第1極性判斷信號(hào)的極性相反的第2極性判斷信號(hào)的輸入端子與上述第2存儲(chǔ)電路之間，將與各上述段對(duì)應(yīng)的上述掃描信號(hào)線驅(qū)動(dòng)電路的上 述輸出作為控制信號(hào)進(jìn)行導(dǎo)通/截止，上述第2存儲(chǔ)電路保存通過(guò)上述第2開關(guān)取入的上 述第2極性判斷信號(hào)，并且將其作為第2保存信號(hào)來(lái)輸出，上述第2轉(zhuǎn)發(fā)開關(guān)根據(jù)輸入的上 述時(shí)鐘信號(hào)的定時(shí)將從上述第2存儲(chǔ)電路輸出的上述第2保存信號(hào)作為第2轉(zhuǎn)發(fā)信號(hào)來(lái)轉(zhuǎn) 發(fā)，上述第2模擬開關(guān)設(shè)置在上述段的上述輸出端子與上述輔助電容電壓的低電壓側(cè)的電 源之間，將從上述第2轉(zhuǎn)發(fā)開關(guān)轉(zhuǎn)發(fā)的上述第2轉(zhuǎn)發(fā)信號(hào)作為控制信號(hào)進(jìn)行導(dǎo)通/截止，上 述第1極性反轉(zhuǎn)信號(hào)、上述第1保存信號(hào)、上述第1轉(zhuǎn)發(fā)信號(hào)、上述第2極性反轉(zhuǎn)信號(hào)、上述 第2保存信號(hào)以及上述第2轉(zhuǎn)發(fā)信號(hào)的各電壓是上述信號(hào)電壓。根據(jù)上述發(fā)明，輔助電容配線驅(qū)動(dòng)電路發(fā)揮如下效果每當(dāng)掃描信號(hào)線驅(qū)動(dòng)電路 的各輸出變成激活時(shí)，不發(fā)生誤動(dòng)作地使輸出到對(duì)應(yīng)的輔助電容配線的輔助電容電壓的極 性反轉(zhuǎn)。為了解決上述問題，本發(fā)明的輔助電容配線驅(qū)動(dòng)電路的特征在于上述第1開關(guān) 和上述第2開關(guān)是晶體管。根據(jù)上述發(fā)明，發(fā)揮能夠容易地構(gòu)成第1開關(guān)和第2開關(guān)的效果。為了解決上述問題，本發(fā)明的輔助電容配線驅(qū)動(dòng)電路的特征在于上述第1存儲(chǔ) 電路是連接到上述第1開關(guān)的輸出端子以及上述第1轉(zhuǎn)發(fā)開關(guān)的輸入端子與上述第1保存 信號(hào)的低電位側(cè)的電源之間的電容，上述第2存儲(chǔ)電路是連接到上述第2開關(guān)的輸出端子 以及上述第2轉(zhuǎn)發(fā)開關(guān)的輸入端子與上述第2保存信號(hào)的低電位側(cè)的電源之間的電容。根據(jù)上述發(fā)明，發(fā)揮能夠容易地構(gòu)成第1存儲(chǔ)電路和第2存儲(chǔ)電路的效果。為了解決上述問題，本發(fā)明的輔助電容配線驅(qū)動(dòng)電路的特征在于上述第1轉(zhuǎn)發(fā) 開關(guān)和上述第2轉(zhuǎn)發(fā)開關(guān)是將上述時(shí)鐘信號(hào)作為控制信號(hào)進(jìn)行導(dǎo)通/截止的晶體管。根據(jù)上述發(fā)明，發(fā)揮能夠容易地構(gòu)成第1轉(zhuǎn)發(fā)開關(guān)和第2轉(zhuǎn)發(fā)開關(guān)的效果。為了解決上述問題，本發(fā)明的顯示裝置的特征在于具備上述輔助電容配線驅(qū)動(dòng) 電路。根據(jù)上述發(fā)明，發(fā)揮能夠?qū)崿F(xiàn)即使接收到來(lái)自掃描信號(hào)線的噪聲也能夠避免誤動(dòng) 作的顯示裝置的效果。為了解決上述問題，本發(fā)明的顯示裝置的特征在于上述輔助電容配線驅(qū)動(dòng)電路 和上述掃描信號(hào)線驅(qū)動(dòng)電路是之間夾著上述掃描信號(hào)線而相互分離地形成的。根據(jù)上述發(fā)明，發(fā)揮以下效果在輔助電容配線驅(qū)動(dòng)電路和掃描信號(hào)線驅(qū)動(dòng)電路 是之間夾著掃描信號(hào)線而相互分離地形成的顯示裝置中，能夠防止輔助電容配線驅(qū)動(dòng)電路 的誤動(dòng)作。為了解決上述問題，本發(fā)明的顯示裝置的特征在于上述輔助電容配線驅(qū)動(dòng)電路 與上述掃描信號(hào)線驅(qū)動(dòng)電路都被形成在上述掃描信號(hào)線的一端側(cè)。根據(jù)上述發(fā)明，發(fā)揮以下效果在輔助電容配線驅(qū)動(dòng)電路和掃描信號(hào)線驅(qū)動(dòng)電路 被形成在掃描信號(hào)線的同一端側(cè)的顯示裝置中，能夠防止輔助電容配線驅(qū)動(dòng)電路的誤動(dòng) 作。本發(fā)明的其它的目的、特征以及優(yōu)點(diǎn)根據(jù)下面所示出的內(nèi)容可以充分理解。另外， 本發(fā)明的好處根據(jù)參照附圖的下面的說(shuō)明變得明了。


圖1表示本發(fā)明的實(shí)施方式，是表示CS驅(qū)動(dòng)器的動(dòng)作的信號(hào)的時(shí)序圖。圖2是表示執(zhí)行圖1的動(dòng)作的CS驅(qū)動(dòng)器的結(jié)構(gòu)的電路框圖。圖3是表示圖2的CS驅(qū)動(dòng)器的具體結(jié)構(gòu)例子的電路圖。圖4是表示柵極驅(qū)動(dòng)器的結(jié)構(gòu)的電路圖。圖5是表示圖4的柵極驅(qū)動(dòng)器的動(dòng)作的信號(hào)的時(shí)序圖。圖6表示本發(fā)明的實(shí)施方式，是表示第1顯示裝置的結(jié)構(gòu)的電路框圖。圖7表示本發(fā)明的實(shí)施方式，是表示第2顯示裝置的結(jié)構(gòu)的電路框圖。圖8表示以往技術(shù)，(a)和(b)是表示顯示裝置的結(jié)構(gòu)的框圖。圖9表示以往技術(shù)，(a)是表示以往的第1噪聲侵入路徑的電路圖，(b)是混入噪 聲的信號(hào)的波形圖。圖10是表示以往的第2噪聲侵入路徑的電路圖。圖11是表示以往的第3噪聲侵入路徑的電路圖。圖12是從第3噪聲侵入路徑混入噪聲的信號(hào)的波形圖。圖13是詳細(xì)表示第3噪聲侵入路徑的電路圖。圖14是用于表示以往的問題的顯示裝置的框圖。圖15是用于表示以往的問題的表示噪聲的傳播機(jī)理的電路圖。附圖標(biāo)記說(shuō)明Ull 液晶顯示裝置(顯示裝置)；4 :CS驅(qū)動(dòng)器(輔助電容配線驅(qū)動(dòng)電路)；13: 驅(qū)動(dòng)器(輔助電容配線驅(qū)動(dòng)電路)；VDD:電源電壓(掃描信號(hào)線驅(qū)動(dòng)電路的高電位側(cè)的電 源電壓、生成輔助電容配線驅(qū)動(dòng)電路的輸出級(jí)的前級(jí)的信號(hào)電壓的高電位側(cè)的電源電壓)； VSS:電源電壓(生成輔助電容配線驅(qū)動(dòng)電路的輸出級(jí)的前級(jí)的信號(hào)電壓的低電位側(cè)的電 源電壓)；GVSS 電源電壓(掃描信號(hào)線驅(qū)動(dòng)電路的低電位側(cè)的電源電壓)；VCSH:電源電壓 (輔助電容線配線的高電位側(cè)的電源電壓)；VCSL 電源電壓(輔助電容線配線的低電位側(cè) 的電源電壓)。
具體實(shí)施例方式根據(jù)圖1至圖7說(shuō)明本發(fā)明的一個(gè)實(shí)施方式，內(nèi)容如下。圖6表示本實(shí)施方式的液晶顯示裝置(顯示裝置)1的結(jié)構(gòu)。液晶顯示裝置1是有源矩陣形的顯示裝置，具備像素部2、柵極驅(qū)動(dòng)器(掃描信號(hào) 線驅(qū)動(dòng)電路)3、CS驅(qū)動(dòng)器(輔助電容配線驅(qū)動(dòng)電路)4以及源極驅(qū)動(dòng)器(數(shù)據(jù)信號(hào)線)5。 像素部2和柵極驅(qū)動(dòng)器3之間用柵極總線(掃描信號(hào)線)GL連接，像素部2和CS驅(qū)動(dòng)器4 之間用CS總線(輔助電容配線)CSL連接，像素部2和源極驅(qū)動(dòng)器5之間用源極總線(數(shù) 據(jù)信號(hào)線)SL連接。按行獨(dú)立地驅(qū)動(dòng)CS總線CSL。像素部2是多個(gè)像素PIX···被配置成陣列狀的結(jié)構(gòu)。各像素PIX具備TFT 21、液晶 電容CL以及輔助電容CS。TFT 21是有源矩陣方式的像素PIX的選擇元件，柵極連接?xùn)艠O 總線GL，源極連接源極總線SL，漏極連接像素電極22。液晶電容CL是在像素電極22和對(duì) 置電極COM之間夾著液晶層而構(gòu)成的。輔助電容CS是在像素電極22和輔助電容配線CSL 之間夾著絕緣層而構(gòu)成的。
柵極驅(qū)動(dòng)器3具備縱向連接多個(gè)移位寄存器段3a…而構(gòu)成的移位寄存器。各移位 寄存器段3a具備設(shè)置輸入端子set、輸出端子out以及時(shí)鐘輸入端子ck、ckb。將第k級(jí)(k =…、n-l、n、n+l、…)的移位寄存器段3a稱為SRk，將從SRk的輸出端子out輸出的輸出 信號(hào)稱為SRoutk，以SRk表示的移位寄存器段3a利用輸出信號(hào)SRoutk驅(qū)動(dòng)對(duì)應(yīng)的柵極總 線GLk。對(duì)第1級(jí)的移位寄存器段3a的設(shè)置輸入端子set輸入柵極啟動(dòng)脈沖GSP，各移位 寄存器段3a的輸出端子out連接作為下一級(jí)的第k+Ι級(jí)的移位寄存器段3a的設(shè)置輸入端 子set。即，從各移位寄存器段3a的輸出端子out輸出的輸出信號(hào)SRO成為下一級(jí)的移位 寄存器段3a的設(shè)置信號(hào)。另外，對(duì)第奇數(shù)級(jí)的移位寄存器段3a和第偶數(shù)級(jí)的移位寄存器段3a的一方中 的時(shí)鐘輸入端子ck輸入柵極時(shí)鐘信號(hào)GCK1，并且對(duì)時(shí)鐘輸入端子ckb輸入柵極時(shí)鐘信號(hào) GCK2，對(duì)另一方的時(shí)鐘輸入端子ck輸入柵極時(shí)鐘信號(hào)GCK2，并且對(duì)時(shí)鐘輸入端子ckb輸入 柵極時(shí)鐘信號(hào)GCK1。柵極時(shí)鐘信號(hào)GCKl和柵極時(shí)鐘信號(hào)GCK2存在以下關(guān)系周期相互相 等、作為激活的期間的高電平期間相互不重合。CS驅(qū)動(dòng)器4是在與柵極驅(qū)動(dòng)器3之間夾著柵極總線GL而形成的，具備縱向連接 的多個(gè)CS驅(qū)動(dòng)器段4a。各CS驅(qū)動(dòng)器段4a具備極性輸入端子fr、frb、掃描信號(hào)輸入端子 in、輸出端子out以及時(shí)鐘輸入端子ckb。將第k級(jí)0 =···、η-1、η、η+1、…)的CS驅(qū)動(dòng) 器段4a稱為CSk，將從CSk的輸出端子out輸出的輸出信號(hào)稱為CSOUTk，以CSk表示的CS 驅(qū)動(dòng)器段4a利用作為輔助電容電壓的輸出信號(hào)CSOUTk來(lái)驅(qū)動(dòng)對(duì)應(yīng)的CS總線CSLk。對(duì)各CS驅(qū)動(dòng)器段4a同時(shí)輸入極性判斷信號(hào)FR、FRB。極性判斷信號(hào)FR和極性判 斷信號(hào)FRB的關(guān)系互相反相。另外，對(duì)第k級(jí)的CS驅(qū)動(dòng)器段4a的時(shí)鐘輸入端子ckb輸入 柵極時(shí)鐘信號(hào)GCKl和柵極時(shí)鐘信號(hào)GCK2中的、輸入到第k級(jí)的移位寄存器段3a的時(shí)鐘輸 入端子ckb的柵極時(shí)鐘信號(hào)。源極驅(qū)動(dòng)器5對(duì)各源極總線SL輸出與從外部供給的顯示數(shù)據(jù)對(duì)應(yīng)的數(shù)據(jù)信號(hào)。在上述結(jié)構(gòu)的液晶顯示裝置1中，全部在玻璃基板上用非晶硅、多晶硅、CG硅等制 作像素部2、柵極驅(qū)動(dòng)器3、CS驅(qū)動(dòng)器4以及源極驅(qū)動(dòng)器5。另外，柵極驅(qū)動(dòng)器3、CS驅(qū)動(dòng)器 4以及源極驅(qū)動(dòng)器5僅以相同導(dǎo)電型的多個(gè)晶體管作為晶體管，在此特別地全部以η溝道型 的極性的TFT形成上述晶體管。下面，在圖2中用框圖表示CS驅(qū)動(dòng)器4所具備的各CS驅(qū)動(dòng)器段4a的結(jié)構(gòu)例子。 另外，圖3表示以具體的電路元件構(gòu)成圖2的各塊的電路圖。CS驅(qū)動(dòng)器段4a具備模擬開關(guān)41a、41b、存儲(chǔ)電路42a、42b、轉(zhuǎn)發(fā)開關(guān)43a、43b以及 模擬開關(guān)44a、44b。此外，在圖2中表示第η級(jí)的CS驅(qū)動(dòng)器段4a作為一個(gè)例子，因此酌情 地對(duì)附圖標(biāo)記附上字母η。如圖3以晶體管Tl Τ4所示，模擬開關(guān)41a、41b、44a、44b全部 由η溝道型TFT構(gòu)成。模擬開關(guān)41a是將從柵極總線GL輸入的作為掃描信號(hào)的輸出信號(hào)SRO作為控制 信號(hào)進(jìn)行導(dǎo)通/截止的、將輸入到極性輸入端子fr的極性判斷信號(hào)FR取入到存儲(chǔ)電路42a 內(nèi)的開關(guān)。模擬開關(guān)41b是將從柵極總線GL輸入的作為掃描信號(hào)的輸出信號(hào)SRO作為控制 信號(hào)、將輸入到極性輸入端子frb的極性判斷信號(hào)FRB取入到存儲(chǔ)電路42b內(nèi)的開關(guān)。模 擬開關(guān)41a在圖3中由晶體管Tl構(gòu)成，晶體管Tl的柵極被輸入輸出信號(hào)SR0。模擬開關(guān) 41b在圖3中由晶體管T2構(gòu)成，晶體管T2的柵極被輸入輸出信號(hào)SR0。
存儲(chǔ)電路42a保存通過(guò)模擬開關(guān)41a取入的極性判斷信號(hào)FR、輸出保存信號(hào)LA。 存儲(chǔ)電路42b保存通過(guò)模擬開關(guān)43b取入的極性判斷信號(hào)FRB、輸出保存信號(hào)LB。存儲(chǔ)電 路42a在圖3中由電容Cl構(gòu)成，電容Cl連接在模擬開關(guān)41a的輸出端子和電源VSS之間。 存儲(chǔ)電路42b在圖3中由電容C2構(gòu)成，電容C2連接在模擬開關(guān)41b的輸出端子和電源VSS 之間。轉(zhuǎn)發(fā)開關(guān)43a根據(jù)從時(shí)鐘輸入端子ckb輸入的時(shí)鐘信號(hào)CKB (即CKBl或者CKB2) 的定時(shí)，將從存儲(chǔ)電路42a輸出的保存信號(hào)LA作為轉(zhuǎn)發(fā)信號(hào)LAO來(lái)轉(zhuǎn)發(fā)。轉(zhuǎn)發(fā)開關(guān)43b根 據(jù)從時(shí)鐘輸入端子ckb輸入的時(shí)鐘信號(hào)CKB (即CKBl或者CKB2)的定時(shí)，將從存儲(chǔ)電路42a 輸出的保存信號(hào)LAB作為轉(zhuǎn)發(fā)信號(hào)LAOB來(lái)轉(zhuǎn)發(fā)。轉(zhuǎn)發(fā)開關(guān)43a在圖3中由晶體管T3構(gòu) 成，晶體管T3的柵極被輸入時(shí)鐘信號(hào)CKB。模擬開關(guān)43b在圖3中由晶體管T4構(gòu)成，晶體 管T4的柵極被輸入時(shí)鐘信號(hào)CKB。構(gòu)成極性判斷信號(hào)FR、FRB、保存信號(hào)LA、LAB以及轉(zhuǎn)發(fā)信號(hào)LA0、LA0B的低電位側(cè) 的電源電壓VSS (以電源VSS的符號(hào)代用)、即生成CS驅(qū)動(dòng)器段4a的輸出級(jí)的前級(jí)的信號(hào)電 壓的低電位側(cè)的電源電壓VSS與包括模擬開關(guān)44a、44b的CS驅(qū)動(dòng)器段4a的輸出級(jí)(即CS 驅(qū)動(dòng)器4的輸出級(jí))中的低電位側(cè)的電源電壓VCSL存在以下關(guān)系VSS>VCSL。并且，在 本實(shí)施方式中，上述電源電壓VSS被設(shè)定成高于柵極驅(qū)動(dòng)器3的低電位側(cè)的電源電壓GVSS。模擬開關(guān)44a將從轉(zhuǎn)發(fā)開關(guān)43a轉(zhuǎn)發(fā)的轉(zhuǎn)發(fā)信號(hào)LAO作為控制信號(hào)進(jìn)行導(dǎo)通/ 截止，對(duì)輸出端子out輸出輔助電容配線CSL的高電位側(cè)的電源電壓VCSH作為輸出信號(hào) CSOUT0模擬開關(guān)44b將從轉(zhuǎn)發(fā)開關(guān)43b轉(zhuǎn)發(fā)的轉(zhuǎn)發(fā)信號(hào)LAOB作為控制信號(hào)進(jìn)行導(dǎo)通/ 截止，對(duì)輸出端子out輸出輔助電容配線CSL的低電位側(cè)的電源電壓VCSL作為輸出信號(hào) CSOUT0模擬開關(guān)44a在圖3中由晶體管T5構(gòu)成，晶體管T5的柵極被輸入轉(zhuǎn)發(fā)信號(hào)LA0。 模擬開關(guān)44b在圖3中由晶體管T6構(gòu)成，晶體管T6的柵極被輸入轉(zhuǎn)發(fā)信號(hào)LA0B。圖1表示CS驅(qū)動(dòng)器4的各信號(hào)的時(shí)序圖。如上所述，生成CS驅(qū)動(dòng)器段4a的輸出級(jí)的前級(jí)的信號(hào)電壓的低電位側(cè)的電源電 壓VSS被設(shè)定成高于柵極驅(qū)動(dòng)器3的低電位側(cè)的電源電壓GVSS。在各CS驅(qū)動(dòng)器段4a中，在從柵極總線GL輸入的掃描信號(hào)成為高的定時(shí)取入極性 判斷信號(hào)FR。極性判斷信號(hào)FR、FRB以與時(shí)鐘信號(hào)CK、CKB(即CKB1、CKB2)相同的周期切 換高和低，設(shè)定各信號(hào)的脈沖期間，使時(shí)鐘信號(hào)CK、CKB的各脈沖期間收納到極性判斷信號(hào) FR、FRB的各脈沖期間內(nèi)。另外，在時(shí)鐘信號(hào)CK是激活電平的高(High)期間，極性判斷信 號(hào)FR是高，在時(shí)鐘信號(hào)CKB是激活電平的高電平期間，極性判斷信號(hào)FRB是高。當(dāng)在時(shí)鐘信號(hào)CK成為高電平的某一個(gè)期間掃描信號(hào)成為高期間、模擬開關(guān)41a成 為導(dǎo)通狀態(tài)時(shí)，極性判斷信號(hào)FR被存儲(chǔ)電路42a保存，存儲(chǔ)電路42a輸出高作為保存信號(hào) LA。該高的保存信號(hào)被保持到在相同的CS驅(qū)動(dòng)器段4a中下一高的掃描信號(hào)成為高期間為 止，即到1個(gè)幀的期間后為止。轉(zhuǎn)發(fā)開關(guān)43a在時(shí)鐘信號(hào)CK成為高的上述期間之后時(shí)鐘信號(hào)CKB成為高的定時(shí)， 即時(shí)鐘信號(hào)CK成為高的1個(gè)水平期間后，轉(zhuǎn)發(fā)成為高的轉(zhuǎn)發(fā)信號(hào)LA0。轉(zhuǎn)發(fā)信號(hào)LAO由于 當(dāng)轉(zhuǎn)發(fā)開關(guān)43a成為截止?fàn)顟B(tài)時(shí)，轉(zhuǎn)發(fā)開關(guān)43a和模擬開關(guān)44a的柵極之間成為懸浮的，因 而到轉(zhuǎn)發(fā)開關(guān)43a下一次成為導(dǎo)通狀態(tài)為止保持相同的電壓。轉(zhuǎn)發(fā)信號(hào)LAO的高期間持續(xù) 到緊接保存信號(hào)LA成為低后的時(shí)鐘信號(hào)CKB向高上升的定時(shí)為止。
在極性判斷信號(hào)FRB的取入路徑中，與極性判斷信號(hào)FR的取入路徑相比，各信號(hào) 的極性相反。即，保存信號(hào)LAB與保存信號(hào)LA反相，轉(zhuǎn)發(fā)信號(hào)LAOB與轉(zhuǎn)發(fā)信號(hào)LAO反相。由此，在轉(zhuǎn)發(fā)信號(hào)LAO成為高的期間，模擬開關(guān)44a成為導(dǎo)通狀態(tài)并且模擬開關(guān) 44b成為截止?fàn)顟B(tài)、輸出信號(hào)CSOUT成為高電平的電源電壓VCSH。另一方面，在轉(zhuǎn)發(fā)信號(hào) LAOB成為高的期間，模擬開關(guān)44b成為導(dǎo)通狀態(tài)并且模擬開關(guān)44a成為截止?fàn)顟B(tài)、輸出信號(hào) CSOUT成為低電平的電源電壓VCSL。由此，按每一幀，CS總線CSL的電壓極性發(fā)生反轉(zhuǎn)。例如生成CS驅(qū)動(dòng)器段4a的輸出級(jí)的前級(jí)的信號(hào)電壓的電源電壓VDD和電源電壓 VSS是10V/0V。在此，CS驅(qū)動(dòng)器4的上述低電壓側(cè)的電源電壓VSS被設(shè)定成高于柵極驅(qū)動(dòng) 器3的低電壓側(cè)的電源電壓GVSS(如后所述，例如-5V)。由此，即使噪聲從源極總線SL混 入到柵極總線GL且該噪聲侵入到CS驅(qū)動(dòng)器4的內(nèi)部，噪聲電平也難以成為相對(duì)于電源電 壓VSS成為高邏輯那樣的高電平。因此，在CS驅(qū)動(dòng)器4中，不會(huì)發(fā)生由于侵入的噪聲造成 作為非激活電平的低的信號(hào)混亂、引起誤動(dòng)作，能夠輸出正常的輸出信號(hào)CS0UT。下面，圖4表示柵極驅(qū)動(dòng)器3所具備的各移位寄存器段3a的構(gòu)成例子。移位寄存器段3a具備由η溝道型TFT構(gòu)成的晶體管Tll Τ17以及電容Cll C13。晶體管Tll的柵極連接到設(shè)置輸入端子set，晶體管Tll的漏極連接到柵極驅(qū)動(dòng)器 3的高電位側(cè)的電源VDD。另外，晶體管Tll的源極和晶體管T14的漏極以節(jié)點(diǎn)nl連接。晶 體管T12的柵極連接到節(jié)點(diǎn)nl，晶體管T12的漏極連接到時(shí)鐘輸入端子ck。另外，晶體管 T12的源極與晶體管T13的漏極連接，該連接點(diǎn)成為移位寄存器段3a的輸出端子out。晶 體管T13、T14的源極連接到柵極驅(qū)動(dòng)器3的低電位側(cè)的電源GVSS，晶體管Τ13、Τ14的柵極 連接到后敘的節(jié)點(diǎn)π2。另外，在節(jié)點(diǎn)nl和輸出端子out之間連接有電容C11。晶體管T15的柵極連接到時(shí)鐘輸入端子ck，晶體管T15的漏極連接到電源VDD。另 外，晶體管T15的源極和晶體管T16的漏極相互連接，在該連接點(diǎn)和電源GVSS之間連接有 電容C12。晶體管T16的柵極連接到時(shí)鐘輸入端子ckb。另外，晶體管T16的源極和晶體管 T17的漏極以節(jié)點(diǎn)n2連接。在節(jié)點(diǎn)π2和電源GVSS之間連接有電容C13。晶體管Τ17的柵極連接到設(shè)置輸入端子set，晶體管T17的源極連接到電源GVSS。例如電源VDD的電壓VDD (以電源VDD的附圖標(biāo)記代用)和電源GVSS的電壓 GVSS (以電源VSS的附圖標(biāo)記代用)是10V/-5V。圖5表示在圖4的移位寄存器段3a中所用的輸入控制信號(hào)的時(shí)序圖。時(shí)鐘信號(hào)CK、CKB(即CKl和CK2的一方和另一方)與以圖1所說(shuō)明的內(nèi)容相同， 當(dāng)將以圖6說(shuō)明的設(shè)置信號(hào)Set與時(shí)鐘信號(hào)CKB的高期間同步地輸入設(shè)置輸入信號(hào)set中 時(shí)，在1個(gè)水平期間后的時(shí)鐘信號(hào)CK的高期間，從輸出端子out輸出成為高期間的輸出信 號(hào)SR0，作為掃描信號(hào)。當(dāng)說(shuō)明電路動(dòng)作的概要時(shí)，在圖4中，當(dāng)設(shè)置信號(hào)Set是高時(shí)，晶體 管Til、T12、T17成為導(dǎo)通狀態(tài)，晶體管T13、T14成為截止?fàn)顟B(tài)，在輸出端子out輸出時(shí)鐘 信號(hào)CK作為輸出信號(hào)SR0。當(dāng)時(shí)鐘信號(hào)CK是高時(shí)，晶體管T15成為導(dǎo)通狀態(tài)，以電源電壓 VDD對(duì)電容C12進(jìn)行充電。當(dāng)時(shí)鐘信號(hào)CKB是高時(shí)晶體管T16成為導(dǎo)通狀態(tài)，設(shè)置信號(hào)Set 是低，此時(shí)以電容C12的電壓反復(fù)對(duì)電容C13進(jìn)行充電，充電到電源電壓VDD為止。當(dāng)設(shè)置 信號(hào)Set成為高、晶體管T17成為導(dǎo)通狀態(tài)時(shí)，電容C13放電成電源電壓GVSS。下面，圖7表示本實(shí)施方式的其它的液晶顯示裝置(顯示裝置)11的結(jié)構(gòu)。液晶顯示裝置11具備顯示部2、源極驅(qū)動(dòng)器5以及驅(qū)動(dòng)器13。顯示部2和源極驅(qū)動(dòng)器5是與液 晶顯示裝置1所具備的結(jié)構(gòu)相同的結(jié)構(gòu)。驅(qū)動(dòng)器13是縱向連接多個(gè)段14…而構(gòu)成的。各 段具備移位寄存器段14a和CS驅(qū)動(dòng)器段14b。移位寄存器段14a是與液晶顯示裝置1的 移位寄存器段3a相同的內(nèi)部結(jié)構(gòu)，CS驅(qū)動(dòng)器段14b是與液晶顯示裝置1的CS驅(qū)動(dòng)器段4a 相同的內(nèi)部結(jié)構(gòu)。并且，移位寄存器段14a的輸出端子out被連接到CS驅(qū)動(dòng)器段14b的掃 描信號(hào)輸入端子in。在該例中，CS驅(qū)動(dòng)器(輔助電容配線驅(qū)動(dòng)電路)與柵極驅(qū)動(dòng)器(掃描信號(hào)線驅(qū)動(dòng) 電路)都形成在柵極總線GL的一端側(cè)。即，一體地形成在液晶顯示裝置11的相同邊緣。在 該結(jié)構(gòu)中，也與液晶顯示裝置1相同，通過(guò)將CS驅(qū)動(dòng)器的輸出級(jí)的前級(jí)的信號(hào)電壓的低電 位側(cè)的電源電壓VSS設(shè)定成高于柵極驅(qū)動(dòng)器的低電位側(cè)的電源電壓GVSS，即使噪聲混入到 柵極總線GL、源極總線SL，該噪聲侵入到CS驅(qū)動(dòng)器內(nèi)，也能夠防止CS驅(qū)動(dòng)器誤動(dòng)作。上面說(shuō)明了本實(shí)施方式。在上面的內(nèi)容中全部?jī)H由η溝道的極性構(gòu)成TFT，但是不限定于此，也可以全部由 P溝道的極性構(gòu)成TFT。在這種情況下，通過(guò)將生成CS驅(qū)動(dòng)器的輸出級(jí)的前級(jí)的信號(hào)電壓 的高電位側(cè)的電源電壓設(shè)定成低于柵極驅(qū)動(dòng)器的高電位側(cè)的電源電壓，即使噪聲混入到柵 極總線GL、源極總線SL，該噪聲侵入到CS驅(qū)動(dòng)器內(nèi)，也能夠防止CS驅(qū)動(dòng)器誤動(dòng)作。另外，在上述例子中，由組裝到玻璃基板上的TFT構(gòu)成晶體管，但是不限定于此， 也可以使用僅由η溝道極性或者ρ溝道極性構(gòu)成的一般的場(chǎng)效應(yīng)晶體管構(gòu)成晶體管。因此， 也可以使各驅(qū)動(dòng)器采用外置的驅(qū)動(dòng)器。另外，這些晶體管的導(dǎo)電型即溝道極性至少與柵極 驅(qū)動(dòng)器和CS驅(qū)動(dòng)器保持一致即可，溝道極性沒有必要與源極驅(qū)動(dòng)器等其它的電路一致。另外，在上述例子中，當(dāng)是η溝道極性時(shí)，使生成CS驅(qū)動(dòng)器的輸出級(jí)的前級(jí)的信號(hào) 電壓的低電位側(cè)的電源電壓高于柵極驅(qū)動(dòng)器的低電位側(cè)的電源電壓，當(dāng)是P溝道極性時(shí)， 使生成CS驅(qū)動(dòng)器的輸出級(jí)的前級(jí)的信號(hào)電壓的高電位側(cè)的電源電壓低于柵極驅(qū)動(dòng)器的高 電位側(cè)的電源電壓，但是不限定于此。例如也可以是當(dāng)η溝道極性時(shí)，使生成CS驅(qū)動(dòng)器的 輸出級(jí)的前級(jí)的信號(hào)電壓的高電位側(cè)的電源電壓高于柵極驅(qū)動(dòng)器的高電位側(cè)的電源電壓， 當(dāng)P溝道極性時(shí)，使生成CS驅(qū)動(dòng)器的輸出級(jí)的前級(jí)的信號(hào)電壓的低電位側(cè)的電源電壓低于 柵極驅(qū)動(dòng)器的低電位側(cè)的電源電壓。即，生成CS驅(qū)動(dòng)器的輸出級(jí)的前級(jí)的信號(hào)電壓的高電 位側(cè)和低電位側(cè)的電源電壓中的至少一方不同于柵極驅(qū)動(dòng)器以使晶體管能夠區(qū)分由于噪 聲而造成的高邏輯和低邏輯而進(jìn)行動(dòng)作即可。另外，如圖10、圖11所示，在像素部的一端側(cè)形成柵極驅(qū)動(dòng)器和CS驅(qū)動(dòng)器的情況 下，也能夠通過(guò)使生成CS驅(qū)動(dòng)器的輸出級(jí)的前級(jí)的信號(hào)電壓的高電位側(cè)和低電位側(cè)的電 源電壓中的至少一方不同于柵極驅(qū)動(dòng)器，防止CS驅(qū)動(dòng)器的誤動(dòng)作。因此，作為CS驅(qū)動(dòng)器所使用的掃描信號(hào)線驅(qū)動(dòng)電路的輸出，也可以如圖6、圖7以 及圖10所示，是掃描信號(hào)線的信號(hào)，也可以如圖11所示，是包括掃描信號(hào)線驅(qū)動(dòng)電路的移 位寄存器段的各級(jí)所輸出的給其它級(jí)(圖11中的下一級(jí))的設(shè)置信號(hào)。另外，本發(fā)明是輔助電容配線驅(qū)動(dòng)電路，但是能夠同樣地應(yīng)用于IPS驅(qū)動(dòng)時(shí)的對(duì) 置配線驅(qū)動(dòng)電路。本發(fā)明不限于上述的實(shí)施方式，可以在權(quán)利要求示出的范圍內(nèi)進(jìn)行各種變更。艮口， 在權(quán)利要求示出的范圍內(nèi)組合適當(dāng)變更的技術(shù)方式而得到的實(shí)施方式也被包括在本發(fā)明的技術(shù)范圍內(nèi)。如上所述，在本發(fā)明的輔助電容配線驅(qū)動(dòng)電路中，生成輸出級(jí)的前級(jí)的信號(hào)電壓 的高電位側(cè)的電源電壓和低電位側(cè)的電源電壓中的至少一方不同于掃描信號(hào)線驅(qū)動(dòng)電路 的電源電壓。如上，發(fā)揮能夠?qū)崿F(xiàn)即使接收到來(lái)自掃描信號(hào)線的噪聲也能夠避免誤動(dòng)作的輔助 電容配線驅(qū)動(dòng)電路的效果。在說(shuō)明書中所說(shuō)明的具體的實(shí)施方式或者實(shí)施例只是用于明確本發(fā)明的技術(shù)內(nèi) 容，不應(yīng)該狹義地解釋為僅限于這些具體例，在本發(fā)明的精神和所記載的權(quán)利要求范圍內(nèi)， 可以進(jìn)行各種變更實(shí)施。工業(yè)上的可利用性本發(fā)明能夠特別很好地應(yīng)用于液晶顯示裝置。
權(quán)利要求
一種輔助電容配線驅(qū)動(dòng)電路，驅(qū)動(dòng)有源矩陣型的顯示裝置的輔助電容配線，僅使用相同導(dǎo)電型的多個(gè)晶體管作為晶體管，由掃描信號(hào)線驅(qū)動(dòng)電路的輸出來(lái)驅(qū)動(dòng)，其特征在于生成輸出級(jí)的前級(jí)的信號(hào)電壓的、高電位側(cè)的電源電壓和低電位側(cè)的電源電壓中的至少一方不同于掃描信號(hào)線驅(qū)動(dòng)電路所對(duì)應(yīng)的邏輯電平側(cè)的電源電壓。
2.根據(jù)權(quán)利要求1所述的輔助電容配線驅(qū)動(dòng)電路，其特征在于 構(gòu)成上述輔助電容配線驅(qū)動(dòng)電路的晶體管僅包括η溝道極性。
3.根據(jù)權(quán)利要求2所述的輔助電容配線驅(qū)動(dòng)電路，其特征在于生成上述輔助電容配線驅(qū)動(dòng)電路的上述信號(hào)電壓的低電位側(cè)的電源電壓高于生成上 述掃描信號(hào)線驅(qū)動(dòng)電路的上述輸出的低電位側(cè)的電源電壓。
4.根據(jù)權(quán)利要求1所述的輔助電容配線驅(qū)動(dòng)電路，其特征在于 構(gòu)成上述輔助電容配線驅(qū)動(dòng)電路的晶體管僅包括P溝道極性。
5.根據(jù)權(quán)利要求4所述的輔助電容配線驅(qū)動(dòng)電路，其特征在于生成上述輔助電容配線驅(qū)動(dòng)電路的上述信號(hào)電壓的高電位側(cè)的電源電壓低于生成上 述掃描信號(hào)線驅(qū)動(dòng)電路的上述輸出的高電位側(cè)的電源電壓。
6.根據(jù)權(quán)利要求1 5中的任一項(xiàng)所述的輔助電容配線驅(qū)動(dòng)電路，其特征在于上述輔助電容配線驅(qū)動(dòng)電路具備與上述掃描信號(hào)線驅(qū)動(dòng)電路的各上述輸出對(duì)應(yīng)的段， 各上述段具備第1開關(guān)、第1存儲(chǔ)電路、第1轉(zhuǎn)發(fā)開關(guān)、第1模擬開關(guān)、第2開關(guān)、第2 存儲(chǔ)電路、第2轉(zhuǎn)發(fā)開關(guān)以及第2模擬開關(guān)，上述輸出級(jí)包括上述第1模擬開關(guān)和上述第2模擬開關(guān)，上述第1開關(guān)設(shè)置在指示輔助電容電壓的極性的第1極性判斷信號(hào)的輸入端子與上述 第1存儲(chǔ)電路之間，將與各上述段對(duì)應(yīng)的上述掃描信號(hào)線驅(qū)動(dòng)電路的上述輸出作為控制信 號(hào)進(jìn)行導(dǎo)通/截止，上述第1存儲(chǔ)電路保存通過(guò)上述第1開關(guān)而取入的上述第1極性判斷信號(hào)，并且將其 作為第1保存信號(hào)來(lái)輸出，上述第1轉(zhuǎn)發(fā)開關(guān)根據(jù)輸入的時(shí)鐘信號(hào)的定時(shí)將從上述第1存儲(chǔ)電路輸出的上述第1 保存信號(hào)作為第1轉(zhuǎn)發(fā)信號(hào)來(lái)轉(zhuǎn)發(fā)，上述第1模擬開關(guān)設(shè)置在上述段對(duì)上述輔助電容配線的輸出端子與上述輔助電容電 壓的高電位側(cè)的電源之間，將從上述第1轉(zhuǎn)發(fā)開關(guān)轉(zhuǎn)發(fā)的上述第1轉(zhuǎn)發(fā)信號(hào)作為控制信號(hào) 進(jìn)行導(dǎo)通/截止，上述第2開關(guān)設(shè)置在與指示上述輔助電容電壓的極性的上述第1極性判斷信號(hào)的極性 相反的第2極性判斷信號(hào)的輸入端子與上述第2存儲(chǔ)電路之間，將與各上述段對(duì)應(yīng)的上述 掃描信號(hào)線驅(qū)動(dòng)電路的上述輸出作為控制信號(hào)進(jìn)行導(dǎo)通/截止，上述第2存儲(chǔ)電路保存通過(guò)上述第2開關(guān)取入的上述第2極性判斷信號(hào)，并且將其作 為第2保存信號(hào)來(lái)輸出，上述第2轉(zhuǎn)發(fā)開關(guān)根據(jù)輸入的上述時(shí)鐘信號(hào)的定時(shí)將從上述第2存儲(chǔ)電路輸出的上述 第2保存信號(hào)作為第2轉(zhuǎn)發(fā)信號(hào)來(lái)轉(zhuǎn)發(fā)，上述第2模擬開關(guān)設(shè)置在上述段的上述輸出端子與上述輔助電容電壓的低電壓側(cè)的 電源之間，將從上述第2轉(zhuǎn)發(fā)開關(guān)轉(zhuǎn)發(fā)的上述第2轉(zhuǎn)發(fā)信號(hào)作為控制信號(hào)進(jìn)行導(dǎo)通/截止，上述第1極性反轉(zhuǎn)信號(hào)、上述第1保存信號(hào)、上述第1轉(zhuǎn)發(fā)信號(hào)、上述第2極性反轉(zhuǎn)信 號(hào)、上述第2保存信號(hào)以及上述第2轉(zhuǎn)發(fā)信號(hào)的各電壓是上述信號(hào)電壓。
7.根據(jù)權(quán)利要求6所述的輔助電容配線驅(qū)動(dòng)電路，其特征在于 上述第1開關(guān)和上述第2開關(guān)是晶體管。
8.根據(jù)權(quán)利要求6或者7所述的輔助電容配線驅(qū)動(dòng)電路，其特征在于上述第1存儲(chǔ)電路是連接在上述第1開關(guān)的輸出端子以及上述第1轉(zhuǎn)發(fā)開關(guān)的輸入端 子與上述第1保存信號(hào)的低電位側(cè)的電源之間的電容，上述第2存儲(chǔ)電路是連接在上述第2開關(guān)的輸出端子以及上述第2轉(zhuǎn)發(fā)開關(guān)的輸入端 子與上述第2保存信號(hào)的低電位側(cè)的電源之間的電容。
9.根據(jù)權(quán)利要求6 8中的任一項(xiàng)所述的輔助電容配線驅(qū)動(dòng)電路，其特征在于 上述第1轉(zhuǎn)發(fā)開關(guān)和上述第2轉(zhuǎn)發(fā)開關(guān)是將上述時(shí)鐘信號(hào)作為控制信號(hào)進(jìn)行導(dǎo)通/截止的晶體管。
10.一種顯示裝置，其特征在于具備權(quán)利要求1 9中的任一項(xiàng)所述的輔助電容配線驅(qū)動(dòng)電路。
11.根據(jù)權(quán)利要求10所述的顯示裝置，其特征在于上述輔助電容配線驅(qū)動(dòng)電路和上述掃描信號(hào)線驅(qū)動(dòng)電路是之間夾著上述掃描信號(hào)線 而相互分離地形成的。
12.根據(jù)權(quán)利要求10所述的顯示裝置，其特征在于上述輔助電容配線驅(qū)動(dòng)電路與上述掃描信號(hào)線驅(qū)動(dòng)電路都形成在上述掃描信號(hào)線的一端側(cè)。
全文摘要
一種輔助電容配線驅(qū)動(dòng)電路，驅(qū)動(dòng)有源矩陣型的顯示裝置的輔助電容配線，由掃描信號(hào)線驅(qū)動(dòng)電路的輸出來(lái)驅(qū)動(dòng)，其特征在于生成輸出級(jí)的前級(jí)的信號(hào)電壓的、高電位側(cè)的電源電壓(VDD)和低電位側(cè)的電源電壓(VSS)中的至少一方(VSS)不同于掃描信號(hào)線驅(qū)動(dòng)電路所對(duì)應(yīng)的邏輯電平側(cè)的電源電壓(GVSS)。由此，實(shí)現(xiàn)即使接收到來(lái)自掃描信號(hào)線的噪聲也能夠避免誤動(dòng)作的輔助電容配線驅(qū)動(dòng)電路和具備它的顯示裝置。
文檔編號(hào)G02F1/133GK101965607SQ200880113850
公開日2011年2月2日 申請(qǐng)日期2008年8月21日 優(yōu)先權(quán)日2007年12月28日
發(fā)明者佐佐木寧, 古田成, 村上祐一郎, 橫山真 申請(qǐng)人:夏普株式會(huì)社