專利名稱：液晶顯示器的雙閘極晶體管基板的制作方法
液晶顯示器的雙閘極晶體管基板
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)一種雙閘極(double gate)設(shè)計(jì)的液晶顯示裝置，特別是關(guān)于一種 液晶顯示器的雙閘極晶體管基板。
背景技術(shù)：
薄膜晶體管液晶顯示器(TFT LCD)中，使用的驅(qū)動(dòng)IC是依據(jù)X、Y軸而分為源極驅(qū) 動(dòng)IC(Source IC)和閘極驅(qū)動(dòng)IC(Gate IC)，以利用來自時(shí)序控制器(Time Controller)傳 來的數(shù)據(jù)訊號(hào)由源極驅(qū)動(dòng)IC依照訊號(hào)提供灰階電壓，而薄膜晶體管的開或關(guān)則由閘極驅(qū) 動(dòng)IC來控制的。 為了降低控制電路的面積，所以衍生出雙閘極晶體管的設(shè)計(jì)，這是將數(shù)據(jù)線數(shù)目 減半，并將掃描線數(shù)目加倍，以達(dá)到整體源極IC及其通道數(shù)量減少的效果。舉例來說，一般 液晶顯示器800 X RGB X 480，總源極通道數(shù)目原本為2400，經(jīng)過雙閘極設(shè)計(jì)的后，源極通道 可減半變?yōu)?200，而閘極通道數(shù)增加為960，所以總通道數(shù)由2800降為2160，共省下了 640 個(gè)通道數(shù)。 一般雙閘極晶體管的驅(qū)動(dòng)架構(gòu)如圖1及圖2所示，每二相鄰晶體管系共享同一 條數(shù)據(jù)線，并分別連接至不同的掃描線；如圖所示，以兩條掃描線為一組，掃描線G1及掃描 線G2為一組、掃描線G3及掃描線G4為一組；在第一畫素10中，薄膜晶體管102分別連接 第一數(shù)據(jù)線S01、畫素電容104及掃描線G1 ;在第二畫素12中，薄膜晶體管122則分別連接 第一數(shù)據(jù)線S01、畫素電容124及掃描線Gl-l連接；其中，第一畫素10及第二畫素12系共 享第一資料線S01，而分別以掃描線Gl及掃描線G2不同的掃描線來控制。
液晶顯示面板的驅(qū)動(dòng)電路在同一時(shí)間一次啟動(dòng)水平掃描線Gl，以將該掃描線Gl 上的所有薄膜晶體管102打開，再經(jīng)由垂直資料線S01送入數(shù)據(jù)信號(hào)至對(duì)應(yīng)的第一畫素10 中；接著關(guān)閉薄膜晶體管102，直到下次再重新寫入信號(hào)。接著，啟動(dòng)水平掃描線G2，以將該 數(shù)據(jù)線G2上的所有薄膜晶體管122打開，再經(jīng)由垂直資料線S01送入數(shù)據(jù)信號(hào)至對(duì)應(yīng)的第 二畫素12中；接著關(guān)閉薄膜晶體管122，直到下次再重新寫入信號(hào)。這期間使電荷保存在每 個(gè)畫素10、 12中的畫素電容104、 124上；此時(shí)再依序啟動(dòng)下一條掃描線G3、G4…等等，依照 上述方式經(jīng)由數(shù)據(jù)線輸入數(shù)據(jù)信號(hào)至對(duì)應(yīng)畫素中；如此依序?qū)⒄麄€(gè)畫面的數(shù)據(jù)信號(hào)寫入。
然而，由于上述雙閘極晶體管的設(shè)計(jì)架構(gòu)，使得共同電壓(Vcom)容易受到耦合 (couple)，再加上因?yàn)槌潆姇r(shí)間減半的緣故，Vcom恢復(fù)原有電壓準(zhǔn)位的時(shí)間也跟著減半，如 此將造成水平方向的串?dāng)_(cross-talk)的畫面質(zhì)量問題。 為改善上述問題，本發(fā)明提出一種液晶顯示器的雙閘極晶體管基板的先設(shè)計(jì)。
發(fā)明內(nèi)容
本發(fā)明提供一種液晶顯示器的雙閘極晶體管基板，其是在具有雙閘極驅(qū)動(dòng)電路的 基板中增加虛設(shè)數(shù)據(jù)線(dummy data line)的設(shè)計(jì)，以降低共同電壓的阻值，加快共同電壓 回復(fù)準(zhǔn)位的時(shí)間，進(jìn)而解決存在于先前技術(shù)中易發(fā)生水平方向串?dāng)_的畫面質(zhì)量問題。
本發(fā)明另提供一種液晶顯示器的雙閘極晶體管基板，其在降低阻值的同時(shí)，也可
3減少電極接點(diǎn)(Transfer pad)的數(shù)量，并降低加工時(shí)間(tact time)。 為達(dá)到上述目的，本發(fā)明揭示一種液晶顯示器的雙閘極晶體管基板是包括有多條
數(shù)據(jù)線、多條掃描線以及多組畫素單元，其中每組畫素單元系包含相鄰的奇數(shù)畫素單元與
偶數(shù)畫素單元，二者系共同連接至第一數(shù)據(jù)線，且奇數(shù)畫素單元與偶數(shù)畫素單元分別連接
至相鄰的二該掃描線；并有多條虛設(shè)數(shù)據(jù)線系平行間隔設(shè)置于此些數(shù)據(jù)線的間，并位于每
組畫素單元的間，且此些虛設(shè)數(shù)據(jù)線連接至一共同電壓電極，以此達(dá)到降低共同電壓的走
線阻值。


下面結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型進(jìn)一步說明。
圖1為現(xiàn)有技術(shù)的雙閘極晶體管基板的結(jié)構(gòu)示意圖；
圖2為現(xiàn)有技術(shù)的雙閘極晶體管基板的等效電路示意圖；
圖3為本發(fā)明的雙閘極晶體管基板的結(jié)構(gòu)示意圖；
圖4為本發(fā)明的雙閘極晶體管基板的等效電路示意圖。
具體實(shí)施方式

為了避免水平方向串?dāng)_的畫質(zhì)質(zhì)量問題發(fā)生，需將共同電壓(Vcom)回復(fù)準(zhǔn)位的 時(shí)間加快，因此本發(fā)明采用降低共同電壓走線阻值的方式來加快共同電壓回復(fù)準(zhǔn)位的時(shí) 間。 請(qǐng)參閱圖3的結(jié)構(gòu)示意圖及圖4的等效電路示意圖，如圖所示，本發(fā)明提出的液晶 顯示器的雙閘極晶體管基板20系包括有多條數(shù)據(jù)線22、多條掃描線24、多畫素單元26以 及多條虛設(shè)數(shù)據(jù)線(dummy data line)38。第一列的畫素單元使用掃描線G01、G02，第二列 的畫素單元使用掃描線G03、 G04，第三列畫素單元使用掃描線G05、 G06，以此類推；且掃描 線GOl、 G02、 G03、 G04…等系連接至外部閘極芯片(圖中未標(biāo)示)，每一畫素單元中的二相 鄰畫素則分別共享一條資料線S01、02、03、04，且資料線S01、02、03、044…等連接至外部源 極芯片(圖中未示)。其中，本實(shí)施例以掃描線G01和G02以及數(shù)據(jù)線S01為例來詳細(xì)說明 本發(fā)明的技術(shù)特征，以下分別稱為第一掃描線G01、第二掃描線G02以及第一資料線S01、第 二資料線S02。 本發(fā)明的多組畫素單元，每組畫素單元結(jié)構(gòu)皆相同，以畫素單元26、32為例，畫素 單元26包含二相鄰的奇數(shù)畫素單元28與偶數(shù)畫素單元30，其共同連接至第一數(shù)據(jù)線SOl， 第一數(shù)據(jù)線S01連接至外部源極芯片，以傳輸數(shù)據(jù)訊號(hào)至畫素單元26內(nèi)的奇數(shù)畫素單元28 與偶數(shù)畫素單元30 ;且奇數(shù)畫素單元28與偶數(shù)畫素單元30分別連接至第一掃描線G01與 第二掃描線G02。畫素單元32包含二相鄰的奇數(shù)畫素單元34與偶數(shù)畫素單元36，其共同 連接至第二數(shù)據(jù)線S02，第二數(shù)據(jù)線S02連接至外部源極芯片，以傳輸數(shù)據(jù)訊號(hào)至畫素單元 32內(nèi)的奇數(shù)畫素單元34與偶數(shù)畫素單元36 ;且奇數(shù)畫素單元34與偶數(shù)畫素單元36分別 連接至第一掃描線G01與第二掃描線G02。其中，第一掃描線G01與第二掃描線G02連接至 外部閘極芯片，以分別透過第一掃描線G01及第二掃描線G02傳輸控制訊號(hào)給奇數(shù)畫素單 元28、34及偶數(shù)畫素單元30、36。 再者，本發(fā)明的最大特征即在于增設(shè)多條虛設(shè)資料線38，此些虛設(shè)資料線38平行
4間隔設(shè)置于相鄰數(shù)據(jù)線的間，并位于每組畫素單元26的間，這些虛設(shè)數(shù)據(jù)線38即為原本未 使用到的數(shù)據(jù)線，如圖所示，是為位于數(shù)據(jù)線S01及S02的間，且位于相鄰二畫素單元26、 32的間，以此類推，位于數(shù)據(jù)線S03及S04的間以及數(shù)據(jù)線S05及S06的間等等；且這些虛 設(shè)數(shù)據(jù)線38共同連接至一共同電壓電極走線40，且于圖3中所繪示的黑色節(jié)點(diǎn)代表虛設(shè)數(shù) 據(jù)線38與共同電壓電極走線40的連接節(jié)點(diǎn)。其中，該等虛設(shè)數(shù)據(jù)線38可與前述的數(shù)據(jù)線 22同時(shí)制作完成，而不需要額外的制程步驟。 其中，在上述架構(gòu)中，如圖4所示，每一奇數(shù)畫素單元28分別包含一作為開關(guān)的薄 膜晶體管以及作為畫素電容的儲(chǔ)存電容284和液晶電容286，使薄膜晶體管282受第一掃描 線G01的控制，以選擇性地自第一數(shù)據(jù)線S01傳送數(shù)據(jù)信號(hào)至儲(chǔ)存電容284和液晶電容286 中。每一偶數(shù)畫素單元30分別包含一作為開關(guān)的薄膜晶體管302及一儲(chǔ)存電容304和液 晶電容306，此薄膜晶體管302受第二掃描線G02的控制，以選擇性地自第一數(shù)據(jù)線S01傳 送數(shù)據(jù)信號(hào)至儲(chǔ)存電容304和液晶電容306。同理，其它所有畫素單元的組成架構(gòu)與作動(dòng)， 都與前述內(nèi)容相同，故于此不再贅述。 其中，上述由多個(gè)奇數(shù)畫素單元與偶數(shù)畫素單元所組成的多畫素單元，其極性反 轉(zhuǎn)方式系可為圖框反轉(zhuǎn)、行反轉(zhuǎn)、列反轉(zhuǎn)或點(diǎn)反轉(zhuǎn)，并不限定為特性的極性轉(zhuǎn)換方式。當(dāng)然， 畫素電容中的儲(chǔ)存電容的架構(gòu)為儲(chǔ)存電容于閘極上(Cs on gate)或儲(chǔ)存電容于共同電極 上(Cs oncommon)皆可。 本發(fā)明在基板上增加虛設(shè)數(shù)據(jù)線并與共同電壓電極走線連接在一起，以達(dá)到降低 共同電壓阻值的目的，讓共同電壓回復(fù)準(zhǔn)位的時(shí)間加快，進(jìn)而解決存在于現(xiàn)有技術(shù)中易發(fā) 生水平方向串?dāng)_的畫面質(zhì)量問題。且因?yàn)樽柚到档土?，所以亦可減少電極接點(diǎn)(Transfer pad)的數(shù)量，并降低加工時(shí)間(tact time)。甚至，若儲(chǔ)存電容系采用H型設(shè)計(jì)，因?yàn)樽柚?br> 降低了，所以可以縮小儲(chǔ)存電容的面積，進(jìn)而達(dá)到增加開口率的功效者。 以上所述的實(shí)施例僅為說明本發(fā)明的技術(shù)思想及特點(diǎn)，其目的在使本領(lǐng)域技術(shù)人
員能夠了解本發(fā)明的內(nèi)容并據(jù)以實(shí)施，但不能以的限定本發(fā)明的專利范圍，即大凡依本發(fā)
明所揭示的精神所作的均等變化或修飾，仍應(yīng)涵蓋在本發(fā)明的專利范圍內(nèi)。
權(quán)利要求
一種液晶顯示器的雙閘極晶體管基板，其特征在于包括，多條數(shù)據(jù)線，包含第一資料線；多條掃描線，包含第一掃描線及第二掃描線；多組畫素單元，其中每組該畫素單元包含相鄰的奇數(shù)畫素單元與偶數(shù)畫素單元共同連接至該第一數(shù)據(jù)線，且該奇數(shù)畫素單元與該偶數(shù)畫素單元分別連接至該第一掃描線與該第二掃描線；以及多條虛設(shè)數(shù)據(jù)線(dummy data line)，平行間隔設(shè)置于所述數(shù)據(jù)線之間，并位于每組該畫素單元之間，且所述虛設(shè)數(shù)據(jù)線連接至一共同電壓電極。
2. 根據(jù)權(quán)利要求1所述的液晶顯示器的雙閘極晶體管基板，其特征在于所述數(shù)據(jù)線 連接至外部源極芯片，以傳輸數(shù)據(jù)訊號(hào)至每組該畫素單元。
3. 根據(jù)權(quán)利要求1所述的液晶顯示器的雙閘極晶體管基板，其特征在于所述掃描線 連接至外部閘極芯片，以分別透過該第一掃描線及該第二掃描線傳輸控制訊號(hào)給該奇數(shù)畫 素單元及該偶數(shù)畫素單元。
4. 根據(jù)權(quán)利要求1所述的液晶顯示器的雙閘極晶體管基板，其特征在于每一該奇數(shù) 畫素單元分別包含一開關(guān)、一液晶電容及儲(chǔ)存電容，該開關(guān)受該第一掃描線的控制，以選擇 性地自該第一數(shù)據(jù)線傳送數(shù)據(jù)信號(hào)至該液晶電容與該儲(chǔ)存電容。
5. 根據(jù)權(quán)利要求1所述的液晶顯示器的雙閘極晶體管基板，其特征在于每一該偶數(shù) 畫素單元分別包含一開關(guān)、一液晶電容及儲(chǔ)存電容，該開關(guān)受該第二掃描線的控制，以選擇 性地自該第一數(shù)據(jù)線傳送數(shù)據(jù)信號(hào)至該液晶電容與該儲(chǔ)存電容。
6. 根據(jù)權(quán)利要求4或5所述的液晶顯示器的雙閘極晶體管基板，其特征在于所述開 關(guān)為薄膜晶體管。
7. 根據(jù)權(quán)利要求1所述的液晶顯示器的雙閘極晶體管基板，其特征在于所述畫素單 元的極性反轉(zhuǎn)方式是選自圖框反轉(zhuǎn)、行反轉(zhuǎn)、列反轉(zhuǎn)或點(diǎn)反轉(zhuǎn)。
8. 根據(jù)權(quán)利要求1所述的液晶顯示器的雙閘極晶體管基板，其特征在于所述數(shù)據(jù)線 與所述虛設(shè)數(shù)據(jù)線同時(shí)制作完成。
9. 根據(jù)權(quán)利要求4或5所述的液晶顯示器的雙閘極晶體管基板，其特征在于所 述儲(chǔ)存電容的架構(gòu)為儲(chǔ)存電容于閘極上(Cs on gate)或儲(chǔ)存電容于共同電極上(Cs oncommorO 。
全文摘要
本發(fā)明提供一種液晶顯示器的雙閘極晶體管基板，其是在相鄰數(shù)據(jù)線之間且位于每組相鄰畫素單元之間設(shè)有虛設(shè)數(shù)據(jù)線之設(shè)計(jì)，且虛設(shè)數(shù)據(jù)線皆連接至一共同電壓電極走線。這樣就可有效降低共同電壓的阻值，加快共同電壓回復(fù)準(zhǔn)位的時(shí)間，進(jìn)而解決存在于現(xiàn)有技術(shù)中易發(fā)生水平方向串?dāng)_的畫面質(zhì)量問題。
文檔編號(hào)G02F1/1362GK101706633SQ20081022019
公開日2010年5月12日 申請(qǐng)日期2008年12月22日 優(yōu)先權(quán)日2008年12月22日
發(fā)明者李俊誼 申請(qǐng)人:深超光電(深圳)有限公司