專利名稱：半導(dǎo)體電路和使用該半導(dǎo)體電路的顯示裝置以及其驅(qū)動方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體電路及使用此電路的半導(dǎo)體器件，特別地，涉 及在掃描電路中優(yōu)選使用的移位寄存器電路及使用此電路的顯示裝置及 顯示裝置的驅(qū)動方法。
背景技術(shù)：
近年來，由于以液晶顯示裝置為代表的平面顯示裝置薄型，輕便、且 低耗電，所以被用作各種設(shè)備的顯示裝置。最近，為了實(shí)現(xiàn)更薄型，輕便 和低成本，確立了使用與現(xiàn)有的非晶硅薄膜晶體管相比電子遷移率高的低 溫多晶硅薄膜晶體管構(gòu)成驅(qū)動電路，在玻璃基板上一體地形成此驅(qū)動電路 的技術(shù)。
近年來，作為TFT的溝道層，通過使用多晶硅，開發(fā)出在同一基板上 形成矩陣顯示部和外圍驅(qū)動電路部的驅(qū)動電路一體型的LCD(液晶顯示器， Liquid Crystal Display)。
通常，多晶硅與非晶硅相比，遷移率高。由此，由于能夠使TFT小型 化，就能夠?qū)崿F(xiàn)高精細(xì)化。
此外，由于通過柵極自調(diào)整構(gòu)造實(shí)現(xiàn)微細(xì)化，通過寄生電容的縮小實(shí) 現(xiàn)高速化，所以通過形成由麗0S晶體管和PM0S晶體管組成的CMOS晶體 管，就能夠?qū)崿F(xiàn)LCD模塊的小型化。
近年來，對液晶顯示裝置的高分辨率的要求在日益提高。由于通過提 高分辨率一次顯示的信息量增多，所以有助于液晶顯示裝置的附加價(jià)值的 提高。此外，通過雙向地對應(yīng)顯示裝置的掃描方向，可根據(jù)液晶顯示裝置 的方向而靈活對應(yīng)的液晶顯示裝置成為了可能。
因此，希望實(shí)現(xiàn)具有高分辨率的顯示區(qū)域、雙向掃描電路的高附加價(jià) 值的液晶顯示裝置。
例如，在專利文獻(xiàn)l中，公開有用單溝道的晶體管構(gòu)成的雙向移位寄
存器。使用圖27 圖30進(jìn)行說明。
圖27是專利文獻(xiàn)1所公開的平面顯示裝置的概況圖，圖28是表示專 利文獻(xiàn)1所公開的3相位雙向移位寄存器的一個(gè)結(jié)構(gòu)的圖。圖29是用于 說明專利文獻(xiàn)1所公開的3相位雙向移位寄存器的正向脈沖移相時(shí)的動作 的時(shí)序圖。圖30是用于說明專利文獻(xiàn)1所公開的3相位雙向移位寄存器 的逆向脈沖移相時(shí)的動作的時(shí)序圖。再有，3相位雙向移位寄存器串聯(lián)連 接多個(gè)相同結(jié)構(gòu)的移位寄存器，通過使用相位不同的3個(gè)時(shí)鐘信號，使在 用各移位寄存器使輸入到初級的移位寄存器的脈沖的相位移位的同時(shí)、使 其向后級的移位寄存器傳輸?shù)?相位移位寄存器，能夠進(jìn)行正向的脈沖移 相和逆向的脈沖移相雙方。
參照圖27,此現(xiàn)有的平面顯示裝置是在陣列基板101上設(shè)置掃描線 驅(qū)動電路102、信號線驅(qū)動電路103、及多個(gè)(mXn)開關(guān)元件110。
掃描線Gl Gn是用于將掃描線驅(qū)動電路102的輸出作為開關(guān)元件110 的控制信號進(jìn)行傳送的布線。此外，信號線Sl Sm是用于將來自信號線 驅(qū)動電路103的輸出向開關(guān)元件110的源極、漏極傳送的布線。
此外，參照圖28， 3相位雙向移位寄存器包括第1時(shí)鐘端子INP、 逆向脈沖輸入端子INN、輸出端子OUT、移位方向控制信號P、及N，由晶 體管Trl 晶體管Trl7的晶體管構(gòu)成。
如圖29及圖30所示，雙向移位寄存器對應(yīng)于正向移位(圖29)和 逆向移位(圖30)的雙方。
接著，說明專利文獻(xiàn)2所公開的雙向移位寄存器。圖31是表示專利 文獻(xiàn)2所公開的移位寄存器的結(jié)構(gòu)的方框圖。參照圖31，此移位寄存器 包括單位寄存器Resl、 Res2、…，晶體管Tr4-1、晶體管Ti4-2、…，晶 體管Tr5-1、晶體管Tr5-2、…，和晶體管Tr6-1、晶體管Tr6-2、…。
晶體管Tr4是在各個(gè)正向移位模式中變導(dǎo)通的晶體管，自左起將從第 N號的單位寄存器ResN輸出的邏輯值傳到第(N+l)號的單位寄存器Res (N+l)。晶體管Tr5是在各個(gè)逆向移位模式中變導(dǎo)通的晶體管，將從單位 寄存器ResN輸出的邏輯值傳到單位寄存器Res (N-1)。晶體管Tr6被設(shè) 置在各單位寄存器的輸入In，和晶體管Tr4及晶體管Tr5之間，根據(jù)與 該單位寄存器的工作時(shí)鐘反相的時(shí)鐘信號而導(dǎo)通'截止，以便在該單位寄
存器的正向移位工作之前變導(dǎo)通，在逆向移位工作時(shí)變截止。圖中的Norm 信號及Rev信號是用于從外部指定是正向移位還是逆向移位的信號，任何 一個(gè)被指定為高電平。在正向移位中，Norm信號是高電平，在逆向移位 中，Rev信號是高電平。CLK1信號和CLK2信號是各自相位不同的時(shí)鐘信 號，被提供給奇數(shù)編號的各單位寄存器和偶數(shù)編號的各單位寄存器，以便 它們進(jìn)行交替地取入輸入信號的工作。
使用圖32 (a)、圖32 (b)說明圖31所示的移位寄存器的工作。圖 32 (a)是正向移位工作時(shí)的時(shí)序圖。參照圖32 (a)，單位寄存器Resl， 同步于CLK1信號，將高電平狀態(tài)的輸入信號Inl升壓，并保持在內(nèi)部。 與此同時(shí)，輸出Outl信號作為像素選擇信號，使Nextl信號變成高電平。
圖32 (b)是逆向移位工作時(shí)的時(shí)序圖。參照圖32 (b)，在逆向移位 中，Norm信號、Rev信號被分別設(shè)定為低電平、高電平。由此，晶體管 Tr4變?yōu)榻刂範(fàn)顟B(tài)，晶體管Tr4變?yōu)閷?dǎo)通狀態(tài)。由此，代替圖32 (b)中 的晶體管Tr4，就成為通過晶體管Tr5，在正向中，輸入后級的單位寄存 器的輸出信號Next作為其前級的單位寄存器的輸入信號In。
這樣的逆向移位的動作，在雙向移位寄存器選擇固體攝像裝置的行的 情況下，固體攝像裝置就能輸出上下反轉(zhuǎn)圖像。
例如，在照相機(jī)中具有可旋轉(zhuǎn)顯示面板的時(shí)候，在顯示面板朝向正面 方向的情況下進(jìn)行正向移位，在顯示面板朝向與正面相反的方向的情況下 進(jìn)行逆向移位，由此就能夠利用。
專利文獻(xiàn)1及專利文獻(xiàn)2都例舉了用單溝道的晶體管構(gòu)成的雙向移位 寄存器，在例如專利文獻(xiàn)3中，公開有CMOS結(jié)構(gòu)的雙向移位寄存器。
圖33 (a)示出了專利文獻(xiàn)3所公開的單一移位方向的移位寄存器的 結(jié)構(gòu)，圖33 (b)示出了專利文獻(xiàn)3的雙向移位寄存器的結(jié)構(gòu)。
圖33 (a)所示的單一移位方向的移位寄存器，通過用互補(bǔ)的時(shí)鐘信 號(Cl、 C2)控制由DX輸入的脈沖，來向Sl、 S2輸出順序脈沖迸行工作。
另一方面，圖33 (b)示出的雙向移位寄存器通過使用移位方向控制 信號(L、 R)控制移位方向，就能夠進(jìn)行雙向掃描。
專利文獻(xiàn)1:特開2004-185684號公報(bào)(第17 18頁圖1、圖4、 圖5、圖6)
專利文獻(xiàn)2:特開2004-288697號公報(bào)(第10頁圖1、圖2 (a)、 圖2 (b))
專利文獻(xiàn)3:特開2004-134053號公報(bào)(第24頁圖15 (a)、圖15 (b))

發(fā)明內(nèi)容
但是，想要使用上述現(xiàn)有結(jié)構(gòu)、并實(shí)現(xiàn)高附加價(jià)值的液晶顯示裝置的 情況下，存在以下幾個(gè)問題。
例如，在專利文獻(xiàn)l中公開的結(jié)構(gòu)中，為了實(shí)現(xiàn)雙向掃描就有必要重 復(fù)設(shè)置具有相同功能的電路要素。即，按圖27所示，晶體管Trll、晶體 管Tr3，和晶體管Trl2、晶體管Tr4雖然分別由信號N、 P及INN、 INP控 制，但它們，按照各個(gè)掃描方向， 一個(gè)被激活，另一個(gè)為工作停止的狀態(tài)。 同樣地，晶體管Tr3和晶體管Tr14，及晶體管Trl5、晶體管Tr6和晶體 管Trl6、晶體管Tr7的組合也按掃描方向， 一個(gè)被激活，另一個(gè)為工作 停止?fàn)顟B(tài)。因此，此現(xiàn)有的移位寄存器存在每一位的電路規(guī)模變大的傾向。
即便是專利文獻(xiàn)2所公開的結(jié)構(gòu)，也同樣地能引起此問題。專利文獻(xiàn) 2所公開的結(jié)構(gòu)的情形，如圖31所示，寄存器每1位(Regn)配設(shè)3個(gè) 晶體管(晶體管Tr4-n、晶體管Tr5-n、晶體管Tr6-n)。并且，由于各個(gè) 布線也增大，所以與專利文獻(xiàn)l所公開的結(jié)構(gòu)相同，每l位的電路規(guī)模變 大。
并且，即便在專利文獻(xiàn)3所公開的結(jié)構(gòu)中也同樣地，圖33 (b)中的 輸入移位方向控制信號(L、 R)的時(shí)鐘控制式倒相電路，按正向移位用和 逆向移位用每1輸出需要配置2個(gè)。因此，即便在專利文獻(xiàn)3所公開的結(jié) 構(gòu)中，也能引起所謂每l位的電路規(guī)模變大的問題。
在此，掃描電路和顯示裝置的結(jié)構(gòu)通常希望構(gòu)成顯示裝置的像素的配 置間距，和構(gòu)成掃描電路的移位寄存器的配置間距長度相同。圖34 (A) 示出了配置間距與像素間距相同長度的移位寄存器的配置例。
基于傳遞從掃描電路輸出的信號的電氣布線的布局的觀點(diǎn)，使配置間 距和移位寄存器的配置間距長度相同是明確的。即，隨著顯示裝置的高分 辨率化，同時(shí)使像素間距和移位寄存器的最小構(gòu)成單位的配置間距窄間距 化。
如圖34 (B)所示，隨著像素21的窄間距化，移位寄存器1的電路 寬度L增大。在圖34 (B)的移位寄存器1的電路元件數(shù)(面積)與圖34 (A)的電路元件數(shù)(面積)相同的情況下，移位寄存器1的1個(gè)尺寸的 (高度)減少，會帶來其它尺寸(寬度)的增大。
由于電路寬度L增大，就存在顯示裝置中的、配置著掃描電路一側(cè)的 框邊會變大的問題。
此非對稱性也對顯示裝置的設(shè)計(jì)造成影響，為了消除此非對稱性，需 要將沒有配置掃描電路一側(cè)的框邊擴(kuò)展到與上述L相同的值。
因此，可以說在上述現(xiàn)有的雙向掃描電路中，窄間距和窄框邊的兼容 非常困難。
此外，在移位寄存器內(nèi)部，作為具有雙向功能的結(jié)構(gòu)的問題可列舉按 照掃描方向，電路的工作極限(Margin)會不同的問題。
這是因?yàn)椋瑸榱嗽谝莆患拇嫫鲀?nèi)具有雙向功能，在重復(fù)配置電路要素 的情況上，各個(gè)電路要素和布線的布局就會復(fù)雜化。因此，想要在移位寄 存器內(nèi)具有雙向功能，就難于使布局對稱。
在布局非對稱的情況下，在正向掃描和逆向掃描中，由于電路工作極 限不同，雙向掃描電路的特性在不同的工作極限內(nèi)，工作極限小的一方就 會成為雙向掃描電路的工作極限。
此問題，隨著高精細(xì)化，因工作頻率的增大而明顯。特別地，在使移 位寄存器窄間距化的情況下，為了規(guī)避上述問題加長圖34所示的電路的 長度L，窄框邊化就會變得困難。
因此，本發(fā)明的重要目的在于，提供一種解除按照掃描方向在電路工 作極限中產(chǎn)生差異的問題的雙向掃描電路。本發(fā)明的另一個(gè)目的在于，提 供兼顧窄間距和窄框邊、防止因掃描方向而使顯示性能劣化的顯示裝置。
為了解決上述課題，本申請中公開的發(fā)明為概括的以下結(jié)構(gòu)。
本發(fā)明的半導(dǎo)體電路包括各自具有多個(gè)單位寄存器的第1掃描電路 和第2掃描電路；上述第1掃描電路和上述第2掃描電路所對應(yīng)的單位寄 存器的輸出彼此相互連接；上述第1掃描電路和上述第2掃描電路的上述 單位寄存器包括根據(jù)控制信號，切換輸出的狀態(tài)成輸出輸出信號的狀態(tài)或
不輸出輸出信號的狀態(tài)的電路要素。在本發(fā)明中，上述第1及第2掃描電 路的一個(gè)掃描電路輸出輸出信號的期間，另一個(gè)掃描電路為不輸出輸出信 號的狀態(tài)。
在本發(fā)明中，上述第1掃描電路的掃描方向和上述第2掃描電路的掃 描方向相反。
在本發(fā)明中，上述電路要素包括將指定掃描方向的信號，或由指定 上述掃描方向的信號生成的信號作為上述控制信號輸入，進(jìn)行接通*斷開 控制的第1開關(guān)電路和第2開關(guān)電路；上述第1開關(guān)電路，在上述單位寄 存器內(nèi)，被配置在產(chǎn)生上述輸出信號的輸出用晶體管的柵電極、和控制上
述柵電極的布線之間；上述第2開關(guān)電路，被配置在上述第1開關(guān)電路與 上述輸出用晶體管之間的節(jié)點(diǎn)，和能使上述輸出用晶體管成為截止?fàn)顟B(tài)的 信號線之間。
在本發(fā)明中，構(gòu)成上述第l掃描電路的上述單位寄存器，和構(gòu)成上述 第2掃描電路的上述單位寄存器的電路結(jié)構(gòu)及電路配置，在影響電路工作 的范圍內(nèi)相等。
本發(fā)明相關(guān)的顯示裝置，具備排列了多個(gè)像素的像素陣列，和激活
上述像素的半導(dǎo)體電路；用本發(fā)明相關(guān)的半導(dǎo)體電路構(gòu)成上述半導(dǎo)體電 路；
上述像素由從構(gòu)成上述第1掃描電路、或第2掃描電路的單位寄存器 輸出的輸出信號控制。
本發(fā)明涉及的驅(qū)動方法是一種顯示裝置的驅(qū)動方法，該顯示裝置包 括排列了多個(gè)像素的像素陣列；和第l、第2掃描電路，在中間對置配 置上述像素陣列，并對上述多個(gè)像素按每行提供掃描信號的；其中，該驅(qū) 動方法的特征在于，
上述第1掃描電路正輸出輸出信號期間，上述第2掃描電路為不輸出 輸出信號的狀態(tài)；
上述第2掃描電路正輸出輸出信號的期間，上述第1掃描電路為不輸 出輸出信號的狀態(tài)；
上述第1掃描電路的掃描方向和上述第2掃描電路的掃描方向相反。
14200810133833.X
說明書第6/32頁
不輸出輸出信號的狀態(tài)
發(fā)明效果
根據(jù)本發(fā)明，能夠提供一種解除根據(jù)掃描方向的不同而在電路工作極 限中產(chǎn)生差異的問題的雙向掃描電路。
此外，根據(jù)本發(fā)明，能夠提供一種兼顧窄間距和窄框邊并防止根據(jù)掃 描方向的不同而顯示性能劣化的顯示裝置。


圖1是表示本發(fā)明的實(shí)施例的顯示裝置的結(jié)構(gòu)的圖。
圖2是示意性地表示本發(fā)明的第1實(shí)施例的本實(shí)施例的顯示裝置的剖 面圖。
圖3是表示本發(fā)明的第1實(shí)施例的掃描電路的結(jié)構(gòu)的方框圖。 圖4是表示本發(fā)明的第1實(shí)施例的移位寄存器的電路結(jié)構(gòu)圖。 圖5是表示本發(fā)明的第1實(shí)施例的顯示裝置的像素部分的電路結(jié)構(gòu)圖。
圖6是表示由本發(fā)明的第2實(shí)施例的由PM0S構(gòu)成的移位寄存器的電 路結(jié)構(gòu)圖。
圖7是表示本發(fā)明的第2實(shí)施例的像素的電路結(jié)構(gòu)圖。 圖8是表示本發(fā)明的第1實(shí)施例的工作時(shí)序圖。 圖9是表示本發(fā)明的第2實(shí)施例的工作時(shí)序圖。 圖10是表示本發(fā)明的第3實(shí)施例的移位寄存器的電路結(jié)構(gòu)圖。 圖H是表示本發(fā)明的第3實(shí)施例的移位寄存器的另一電路結(jié)構(gòu)圖。 圖12是表示本發(fā)明的第3實(shí)施例及第5實(shí)施例的掃描電路的工作時(shí) 序圖。
圖13是表示本發(fā)明的第3實(shí)施例及第5實(shí)施例的掃描電路的工作時(shí) 序圖。
圖14是表示本發(fā)明的第4實(shí)施例或第5實(shí)施例的移位寄存器的電路 結(jié)構(gòu)圖。
圖15是表示本發(fā)明的第4實(shí)施例的掃描電路的結(jié)構(gòu)的方框圖。 圖16是表示本發(fā)明第4實(shí)施例或第5實(shí)施例的移位寄存器的電路結(jié) 構(gòu)圖。
圖17是表示本發(fā)明的第4實(shí)施例的蘭0S結(jié)構(gòu)的掃描電路的工作時(shí)序圖。
圖18是表示本發(fā)明第4實(shí)施例的PM0S結(jié)構(gòu)的掃描電路的工作時(shí)序圖。
圖19是表示本發(fā)明的第6實(shí)施例的掃描電路的結(jié)構(gòu)圖。
圖20是表示本發(fā)明的第6實(shí)施例的掃描電路的符號的電路結(jié)構(gòu)圖。
圖21是表示本發(fā)明的第6實(shí)施例的掃描電路的輸出電路的電路結(jié)構(gòu)圖。
圖22是表示本發(fā)明的第6實(shí)施例的工作時(shí)序圖。 圖23是表示本發(fā)明的第7實(shí)施例的工作時(shí)序圖。 圖24是表示本發(fā)明的第7實(shí)施例的掃描電路的結(jié)構(gòu)圖。 圖25是表示本發(fā)明的第7實(shí)施例的掃描電路中的輸出電路的電路結(jié) 構(gòu)圖。
圖26是表示本發(fā)明的第8實(shí)施例的掃描電路中的輸出電路的另一電 路結(jié)構(gòu)圖。
圖27是表示專利文獻(xiàn)1的平面顯示裝置的概括結(jié)構(gòu)圖。
圖28是表示專利文獻(xiàn)1的3相位雙向移位寄存器的一個(gè)電路結(jié)構(gòu)的圖。
圖29是專利文獻(xiàn)1的正向脈沖移相時(shí)的時(shí)序圖。 圖30是專利文獻(xiàn)1的逆向脈沖移相時(shí)的時(shí)序圖。 圖31是表示專利文獻(xiàn)2的移位寄存器的結(jié)構(gòu)的方框圖。 圖32是表示專利文獻(xiàn)2的(a)正向移位的常規(guī)工作時(shí)序表，(b)表 示逆向移位的反轉(zhuǎn)工作時(shí)序表。
圖33是表示專利文獻(xiàn)3的(a)單一移位方向的移位寄存器的結(jié)構(gòu)， (b)雙向移位寄存器的結(jié)構(gòu)的圖。
圖34是用于說明像素間距和電路寬度L的圖。
圖35是本發(fā)明的第三實(shí)施例中的掃描電路的結(jié)構(gòu)的部分框圖。
符號說明
1移位寄存器 2 掃描電路
3電路基板4顯示部
5第l掃描電路6第2掃描電路
7柵極總線行8源極ic
9端子列10數(shù)據(jù)總線行
11液晶部12保持電容
13開關(guān)晶體管14對置基板
16共通布線20輸出電路
21像素101陣列基板
102掃描線驅(qū)動電路103信號線驅(qū)動電路
104垂直移位寄存器105電平移位器
106水平移位寄存器
110像素開關(guān)(開關(guān)元件、薄膜晶體管TFT)111液晶120數(shù)據(jù)線
優(yōu)選實(shí)施方式
為了更詳細(xì)地說明，參照

上述本發(fā)明。本發(fā)明的半導(dǎo)體電路
包含第l掃描電路(例如圖1的5)及第2掃描電路(圖1的6);第l 掃描電路和第2掃描電路的輸出彼此連接；構(gòu)成第1掃描電路及上述第2 掃描電路的單位寄存器(例如圖3的1)具有使輸出信號成為電輸出狀態(tài) 或非輸出狀態(tài)的電路要素。在一個(gè)掃描電路正輸出工作期間，能停止另一
個(gè)掃描電路輸出工作，能夠?qū)崿F(xiàn)使用第1掃描電路及第2掃描電路的雙向
掃描電路。
此外，本發(fā)明的半導(dǎo)體電路為在第1掃描電路輸出輸出信號的期間，
第2掃描電路不輸出輸出信號的狀態(tài)?；蛘?，本發(fā)明的半導(dǎo)體電路為在第 2掃描電路輸出輸出信號的期間，上述第1掃描電路不輸出掃描信號的狀
態(tài)。在一個(gè)掃描電路正輸出工作的期間，能停止另一個(gè)掃描電路的輸出工
作，能夠?qū)崿F(xiàn)具有使用第1掃描電路及第2掃描電路的雙向掃描電路的顯
示裝置。
根據(jù)本發(fā)明的半導(dǎo)體電路，上述第1掃描電路的掃描方向和上述第2 掃描電路的掃描方向相反。為此，使用第1掃描電路和第2掃描電路能夠
實(shí)現(xiàn)雙向掃描電路。能夠?qū)崿F(xiàn)具有使用第1掃描電路和第2掃描電路的雙 向掃描電路的顯示裝置。
本發(fā)明的半導(dǎo)體電路的上述電路要素包括根據(jù)指定掃描方向的信號
(例如圖3的FW、 RV)、或由指定上述掃描方向的信號生成的信號，進(jìn)行 接通 斷開控制的第1開關(guān)電路(例如圖4的Tr7等)、及第2開關(guān)電路 (例如圖4的Tr8);第1開關(guān)電路被配置在上述單位寄存器內(nèi)的、產(chǎn)生 上述輸出信號的輸出用晶體管(例如圖4的Tr6)的柵電極和控制上述柵 電極的布線(例如圖4的節(jié)點(diǎn)B)之間；上述第2開關(guān)電路被配置在上述 第1開關(guān)電路(Tr7)和上述輸出用晶體管(Tr6)之間的節(jié)點(diǎn)，和能使上 述輸出用晶體管(Tr6)成為截止?fàn)顟B(tài)的信號線(VSS)之間。
由此，通過使第1開關(guān)電路及第2開關(guān)電路成為接通狀態(tài)或斷開狀態(tài)， 就能夠控制成輸出掃描電路的輸出信號的狀態(tài)或不輸出輸出信號的狀態(tài)。 在第l開關(guān)電路(Tr7)接通、第2開關(guān)電路(Tr8)斷開時(shí)，成為輸出輸 出信號的狀態(tài)，在第1開關(guān)電路(Tr7)斷開、第2開關(guān)電路(Tr8)接通 時(shí)，成為無輸出的狀態(tài)。
此外，本發(fā)明的半導(dǎo)體電路的上述電路要素包括根據(jù)指定掃描方向 的信號、或由指定上述掃描方向的信號生成的信號，進(jìn)行接通'斷幵控制 的第1至第4開關(guān)電路。
上述第1開關(guān)電路(例如圖10的Tr7)被配置在上述單位寄存器內(nèi) 的、產(chǎn)生上述輸出信號的第1輸出用晶體管(圖10的Tr6)的柵電極和 控制上述柵電極的布線(圖10的Trl和Tr2的連接點(diǎn))之間。
上述第2開關(guān)電路(圖10的Tr8)被配置在上述第1開關(guān)電路(Tr7) 與上述第1輸出用晶體管(圖10的Tr6)之間的節(jié)點(diǎn)、和能使上述第1 輸出用晶體管成為截止?fàn)顟B(tài)的信號線(vss)之間。
上述第3開關(guān)電路(圖10的Tr9)被配置在上述單位寄存器內(nèi)的、 產(chǎn)生與上述第1輸出用晶體管不同的電位的控制信號的第2輸出用晶體管 (Tr5)的柵電極、和控制上述柵電極的布線(Tr3和Tr4的連接點(diǎn))之 間。
上述第4開關(guān)電路(圖10的TrlO)被配置在上述第3開關(guān)電路(Tr9) 與上述第2輸出用晶體管(Tr5)之間的節(jié)點(diǎn)，和能使上述第2輸出用晶
體管成為截止?fàn)顟B(tài)的信號線(vss)之間。在相關(guān)的結(jié)構(gòu)中，通過分別使 第1開關(guān)電路、第2開關(guān)電路、第3開關(guān)電路及第4開關(guān)電路成為接通狀 態(tài)或斷開狀態(tài)，就能控制成輸出掃描電路的輸出信號的狀態(tài)、或不輸出輸 出信號的狀態(tài)。
本發(fā)明的半導(dǎo)體電路的上述電路要素包括根據(jù)指定掃描方向的信
號、或由指定上述掃描方向的信號生成的信號，進(jìn)行接通，斷開控制的第
l開關(guān)電路(例如圖14的Tr12)及第2開關(guān)電路(圖14的Tr11)，
產(chǎn)生上述輸出信號的第1輸出用晶體管(圖14的Tr6)及第2輸出 用晶體管(Tr5)，
使上述第1輸出用晶體管(Tr6)及第2輸出用晶體管(Tr5)成為截
止?fàn)顟B(tài)的第1控制信號線(VSS)，和與上述第1控制信號線不同電位的第
2控制信號線(CLK (n))，和
傳輸上述單位寄存器的輸出信號的輸出信號線(0UT)。
在上述輸出信號線(OUT)和上述第1控制信號線之間設(shè)置上述第1
開關(guān)電路(Trl2)。在上述輸出信號線(OUT)和上述第2控制信號線之間
設(shè)置上述第2開關(guān)電路(Trll)。由此，通過分別使第1開關(guān)電路及第2
開關(guān)電路成為接通或斷開狀態(tài)，就能控制成輸出掃描電路的輸出信號的狀
態(tài)、或不輸出輸出信號的狀態(tài)。
此外，本發(fā)明的半導(dǎo)體電路的上述電路要素由根據(jù)指定掃描方向的信
號、或由指定上述掃描方向的信號生成的信號，進(jìn)行接通'斷開控制的幵
關(guān)電路(圖21的N3)，
由麗0S晶體管(Nl)和PM0S晶體管(Pl)構(gòu)成的倒相電路，
高電位電源線、及低電位電源線，和傳送上述單位寄存器的輸出信號
的輸出信號線構(gòu)成；
上述幵關(guān)電路(N3)被配置在低電位電源線(VSS)和輸出信號線(0UT)
之間，或被配置在高電位電源線(VDD)和輸出信號線(OUT)之間。由此，
通過使開關(guān)電路成為接通狀態(tài)或斷開狀態(tài)，就能以輸出掃描電路的輸出信
號的狀態(tài)、或不輸出輸出信號的狀態(tài)進(jìn)行控制。
此外，本發(fā)明的半導(dǎo)體電路的上述電路要素由根據(jù)指定掃描方向的信
號、或由指定上述掃描方向的信號生成的信號，進(jìn)行接通'斷開控制的第
l開關(guān)電路(圖25的N3)及第2開關(guān)電路(圖25的P3)，
由麗0S晶體管(Nl)和PM0S晶體管(Pl)構(gòu)成的倒相電路， 高電位電源線、及低電位電源線，和傳送上述單位寄存器的輸出信號
的輸出信號線構(gòu)成；
上述第1開關(guān)電路(N3)被配置在低電位電源線(VSS)和輸出信號
線(OUT)之間，
上述第2開關(guān)電路(P3)被配置在高電位電源線(VDD)和輸出信號 線(OUT)之間。
由此，通過分別使第1開關(guān)電路及第2開關(guān)電路成為接通狀態(tài)或斷開 狀態(tài)，就能控制成輸出掃描電路的輸出信號的狀態(tài)、或不輸出輸出信號的 狀態(tài)。
此外，根據(jù)本發(fā)明的半導(dǎo)體電路，上述電路要素包括根據(jù)指定掃描 方向的信號、或由指定上述掃描方向的信號生成的信號，進(jìn)行接通，斷開 控制的開關(guān)電路(P3、 N3);產(chǎn)生上述輸出信號的電路，包括由麗0S晶體 管和PMOS晶體管構(gòu)成的倒相電路(P1和N1， P2和N2);上述開關(guān)電路被 配置在上述輸出信號布線(OUT)和上述倒相電路的輸出節(jié)點(diǎn)(P2和N2 的連接點(diǎn))之間。由此，通過使開關(guān)電路成為接通狀態(tài)或斷開狀態(tài)，就能 控制成輸出掃描電路的輸出信號的狀態(tài)、或不輸出輸出信號的狀態(tài)。
此外，本發(fā)明的顯示裝置具備排列了多個(gè)像素的像素列，和激活上 述像素的半導(dǎo)體電路；其中，上述像素由從構(gòu)成上述第l掃描電路(5)、 第2掃描電路(6)的單位寄存器輸出的輸出信號控制；上述第l掃描電 路及上述第2掃描電路的輸出是彼此共通的，在上述單位寄存器內(nèi)，具有 成為輸出輸出信號的狀態(tài)、或不輸出輸出信號的狀態(tài)的電路要素。由此， 在二個(gè)掃描電路正輸出工作的期間，能停止另一個(gè)掃描電路的輸出工作， 能夠?qū)崿F(xiàn)使用第1掃描電路及第2掃描電路的顯示裝置。
此外，根據(jù)本發(fā)明的半導(dǎo)體電路的驅(qū)動方法，在上述第l掃描電路正 輸出輸出信號期間，上述第2掃描電路為不輸出輸出信號的狀態(tài)；或者， 在上述第2掃描電路正輸出輸出信號的期間，將上述第1掃描電路控制在 不輸出輸出信號的狀態(tài)(圖8)。由此，在一個(gè)掃描電路正輸出工作的期 間，能停止另一個(gè)掃描電路的輸出工作，能夠?qū)崿F(xiàn)使用第l掃描電路及第
2掃描電路的掃描電路。
此外，本發(fā)明的顯示裝置的驅(qū)動方法，其特征在于，在上述第l掃描 電路正輸出輸出信號期間，上述第2掃描電路為不輸出輸出信號的狀態(tài)； 或者，在上述第2掃描電路正輸出輸出信號的期間，上述第l掃描電路為 不輸出輸出信號的狀態(tài)。由此，在一個(gè)掃描電路正輸出工作的期間，能停 止另一個(gè)掃描電路的輸出工作，能夠?qū)崿F(xiàn)使用第1掃描電路及第2掃描電 路的顯示裝置。
此外，根據(jù)本發(fā)明的半導(dǎo)體電路或顯示裝置，在構(gòu)成上述第1掃描
電路的上述單位寄存器，和構(gòu)成上述第2掃描電路的上述單位寄存器的電 路結(jié)構(gòu)及電路配置在影響到電路工作的范圍內(nèi)，幾乎相等。由此，就能夠 抑制在第1掃描電路的工作特性和第2掃描電路的工作特性中產(chǎn)生的差 異。并且，在具備第1掃描電路和第2掃描電路的顯示裝置中，能夠按照 掃描方向抑制顯示品質(zhì)劣化。
此外，根據(jù)本發(fā)明的半導(dǎo)體電路、或顯示裝置，上述第l掃描電路的 掃描方向和上述第2掃描電路的掃描方向相反。由此，使用第l掃描電路 和第2掃描電路能夠?qū)崿F(xiàn)雙向掃描電路。能夠?qū)崿F(xiàn)具有使用第1掃描電路 和第2掃描電路的雙向掃描電路的顯示裝置。
此外，根據(jù)本發(fā)明的半導(dǎo)體電路、或顯示裝置，也可以由麗0S晶體 管、或PM0S晶體管形成上述第1掃描電路及上述第2掃描電路。與CMOS 晶體管的結(jié)構(gòu)相比，由于能夠抑制晶體管基板的制作成本，就能夠?qū)崿F(xiàn)低 成本的半導(dǎo)體電路、或顯示裝置。在本發(fā)明中，掃描電路的晶體管元件也 可以采用由與像素面板的像素晶體管(TFT)相同的制造工序制作的晶體 管(非晶硅TFT、多晶硅TFT等)。
此外，本發(fā)明的半導(dǎo)體電路、或顯示裝置也可以由CMOS形成上述第 l掃描電路及上述第2掃描電路。由此，能夠以從低電位電源到高電位電 源的全振幅進(jìn)行掃描電路的輸出。以下根據(jù)實(shí)施例進(jìn)行說明。
〈實(shí)施例1〉
說明本發(fā)明的第1實(shí)施例。圖1是表示本實(shí)施例的顯示裝置的結(jié)構(gòu)的 圖。圖2是示意性地表示圖1的A-A'線的剖面的圖。圖3 (a)、 (b)是 表示本實(shí)施例的掃描電路的結(jié)構(gòu)的方框圖。圖4是表示本實(shí)施例的移位寄 存器(單位寄存器)的結(jié)構(gòu)的圖。圖5是表示本實(shí)施例的顯示裝置的像素
部分的電路結(jié)構(gòu)的圖。
參照圖l，根據(jù)本實(shí)施例的顯示裝置，在電路基板3上設(shè)置有顯示部 4、第1掃描電路5、第2掃描電路6、柵極總線行7、源極IC8、端子列 9、數(shù)據(jù)總線行IO。顯示部4配置有多個(gè)圖5所示的像素。
參照圖2，本實(shí)施例顯示裝置包括電路基板3、對置電極14、液晶 層(液晶部)11;液晶層11被電路基板3、及對置電極14及未圖示出的 間隙控制裝置等所夾持。
第1掃描電路及第2掃描電路分別為圖3 (a)、圖3 (b)所示的結(jié)構(gòu)。 各個(gè)掃描電路由布線組(CLK1、 CLK2、 CLK3、 ST1 (或ST2)、 FW、 RV)控 制。
柵極總線行7與第1掃描電路5的輸出和第2掃描電路6的輸出相互 連接。
如圖4所示，本實(shí)施例的移位寄存器1包括晶體管Trl 晶體管Tr8， 具有由IN、 CLK (n)、 CLK (n+l)、 0UT、 VSS、 Dl、 D2組成的端子。
參照圖4，移位寄存器l (單位寄存器)包括柵極和漏極連接到時(shí) 鐘端子CLK (n+l)端子的麗0S晶體管Trl;漏極連接到NM0S晶體管Trl 的源極、柵極連接到IN、源極連接到VSS的醒0S晶體管Tr2;柵極和漏 極連接到端子IN的麗0S晶體管Tr3;漏極連接到匿0S晶體管Tr3的源 極(節(jié)點(diǎn)A)、柵極連接到腿0S晶體管Tr2的漏極(節(jié)點(diǎn)B)、源極連接到 VSS的NM0S晶體管Tr4;漏極連接到CLK (n)端子、柵極連接到麗0S晶 體管Tr3的源極(節(jié)點(diǎn)A)、漏極連接到端子0UT的麗0S晶體管Tr5;漏 極連接到端子0UT、源極連接到VSS的麗OS晶體管Tr6;連接在醒OS晶 體管Tr2的漏極和麗OS晶體管Tr6的柵極間的、柵極連接到端子Dl的 麗OS晶體管Tr7;和漏極連接到NMOS晶體管Tr6的柵極、柵極連接到端 子D2、源極連接到VSS的麗OS晶體管Tr8。
晶體管Trl接收CLK (n+l)高電平信號，將高電平(實(shí)際從高電平 下降了晶體管Trl的閾值電壓的電壓)向節(jié)點(diǎn)B傳送。
晶體管Tr2由柵極接收端子IN (或前級的OUT)的電位，并導(dǎo)通，使 節(jié)點(diǎn)B的電位成為VSS電壓。
晶體管Tr3由柵極接收端子IN (或前級的0UT)的電位，向節(jié)點(diǎn)A提 供高電平(實(shí)際從高電平下降了晶體管Tr3的閾值電壓的電壓)。
晶體管Tr4由柵極接收節(jié)點(diǎn)B的電位，節(jié)點(diǎn)B為高電平時(shí)(晶體管 Trl導(dǎo)通、晶體管Tr2截止時(shí))，向節(jié)點(diǎn)A提供VSS電壓。
晶體管Tr5由柵極接收節(jié)點(diǎn)A的電位，并導(dǎo)通，向OUT輸出CLK(n) 信號。
晶體管Tr6由柵極接收節(jié)點(diǎn)B的電位，節(jié)點(diǎn)B為高電平時(shí)，使0UT的 電位成為VSS電壓。
晶體管TY7由柵極接收D1信號，進(jìn)行導(dǎo)通，截止控制，截止時(shí)，分 離晶體管Tr6的柵極和節(jié)點(diǎn)B (晶體管Tr4的柵極、及晶體管Trl的源極 和晶體管Tr2的漏極的連接點(diǎn))。
晶體管Tr8由柵極接收D2信號，進(jìn)行導(dǎo)通*截止控制，導(dǎo)通時(shí)，使 晶體管Tr6的柵極和VSS短路。
第1級移位寄存器1的CLK (n)端子和CLK (n+l)端子連接到CLK1 和CLK2。
第2級移位寄存器1的CLK (n)端子和CLK (n+l)端子連接到CLK2 和CLK3。
第3級移位積存器1的CLK (n)端子和CLK (n+l)端子連接到CLK3 和CLK1。
第4級至第6級的移位寄存器1的CLK (n)端子和CLK (n+l)端子 重復(fù)第l級至第3級的連接，第7級以后也相同。
ST1 (ST2)是用于開始傳送的控制信號，被輸入到第l級(位于圖3 (a)中的最上的移位寄存器1或位于圖3 (b)中的最下的移位寄存器) 的IN端子。
ST1被輸入到第1掃描電路5， ST2被輸入到第2掃描電路6。 向下一級以后的移位寄存器1的IN端子輸入前一級的OUT。 FW及RV是用于規(guī)定掃描方向的控制信號，分別連接到各個(gè)移位寄存 器l的D1端子及D2端子。在此，在第1掃描電路5和第2掃描電路6中
連接不同。
第1掃描電路5的D1端子、D2端子連接FW信號、RV信號，
第2掃描電路6的D2端子、D1端子連接FW信號、RV信號。
第1掃描電路5和第2掃描電路掃描方向相反。例如，如圖1所記載 的，相對于第1掃描電路5，將ST1輸入到移位寄存器1的IN，向下方向 掃進(jìn)行描，而在圖3 (b)的第2掃描電路6中，卻將ST2輸入到移位寄 存器1的端子(IN)，向上方向進(jìn)行掃描。
在圖5所示的例子中，像素結(jié)構(gòu)為包括開關(guān)晶體管13、液晶部(液 晶部電容)11、保持電容12。
開關(guān)晶體管13在柵極部連接著柵極總線行7，在源極-漏極部分別連 接著數(shù)據(jù)總線行10、及液晶部電容11和保持電容12的電極。
液晶部電容11和保持電容12的另一個(gè)電極分別與對置基板電連接。
源極IC8是用于接收從未圖示的外部連接設(shè)備經(jīng)端子列9輸入的映像 顯示用數(shù)據(jù)信號，向數(shù)據(jù)總線行10提供的電路。
源極IC8在電路基板3上電氣地C0G安裝著在與電路基板3不同的基 板上形成的晶體管電路芯片。
像這樣，在本實(shí)施例中，在顯示部4的兩側(cè)具備第l掃描電路5、及 第2掃描電路6;第1掃描電路5和第2掃描電路6，各自的掃描方向彼 此相反。
接著說明第l實(shí)施例的工作。使用圖l，說明本實(shí)施例的顯示裝置的 工作。
第1掃描電路5和第2掃描電路中的任意一方進(jìn)行輸出工作，另一方 輸出停止。
此外，各自的掃描電路的掃描方向彼此相反。例如，在將第l掃描電 路5的掃描方向設(shè)定為圖1的下方的情況下，將第2掃描電路6的掃描方 向設(shè)定向圖1的上方。
將掃描電路的輸出信號傳送到對應(yīng)的柵極總線行7，顯示部4的像素 組當(dāng)中，連接到該柵極總線行7的像素全部為激活狀態(tài)。
將由未圖示的外部連接設(shè)備輸出的映像信號經(jīng)過端子列9、源極IC8 傳送到數(shù)據(jù)總線行10。
在此狀態(tài)下，對該激活的像素組，輸入從對應(yīng)的數(shù)據(jù)總線行10傳送 的映像信號。各像素，根據(jù)輸入的映像信號，控制例如未圖示的光源的透
射率。
通過重復(fù)上述工作，掃描電路，順序驅(qū)動?xùn)艠O總線行7。像這樣，通 過在1幀期間內(nèi)選擇所有柵極總線行7，將對應(yīng)于連接到各柵極總線行7 的像素的映像信號輸入到各像素，就能夠在1幀期間內(nèi)變更所有的像素的 顯示狀態(tài)。
因此，通過在每一幀期間使顯示狀態(tài)過渡，顯示部4就能夠發(fā)揮顯示 裝置的功能。
以下，針對掃描電路的工作使用圖8說明由圖4所示的麗0S晶體管 構(gòu)成的移位寄存器l的工作。
圖8是表示本實(shí)施例的工作時(shí)序圖。本實(shí)施例的顯示裝置，在第1掃 描電路5向柵極總線行7提供驅(qū)動像素的開關(guān)晶體管13的柵極信號的期 間，使第2掃描電路6停止向柵極總線行7的輸出。
相反，在第2掃描電路6的驅(qū)動過程中，第1掃描電路5停止輸出。 起此作用的是晶體管Tr7及晶體管Tr8和FW信號、及RV信號。
圖8所示的時(shí)序圖分為第1掃描電路5正驅(qū)動的期間(Tl)和第2掃 描電路正驅(qū)動的期間(T2)。
在期間T1， FW維持著高電平，RV維持著低電平。即，第l掃描電路 5的各移位寄存器1的晶體管Tr7就會維持導(dǎo)通狀態(tài)，晶體管Tr8會維持 截止?fàn)顟B(tài)。
在此狀態(tài)中， 一旦將ST1的高電平輸入到第1掃描電路5的第1級的 移位寄存器的IN端子，晶體管Tr2的柵極就過渡為導(dǎo)通狀態(tài)，對節(jié)點(diǎn)B 施加低電平。此外，為了同時(shí)激活晶體管Tr3，向節(jié)點(diǎn)A輸入高電平(實(shí) 際從高電平下降了晶體管Tr3的閾值電壓的電壓)。
在此狀態(tài)下，ST1的電平過渡為低電平，當(dāng)CLK1從低電平向高電平 過渡時(shí)，由于自舉效應(yīng)，節(jié)點(diǎn)A的電位就會上升，CLK1的高電平電位沒 有下降，向0UT1 (將圖3 (a)的第1個(gè)移位寄存器的輸出OUT稱為0UT1) 傳送。
由于0UT1的布線連接到第2級的移位寄存器1的IN端子，所以通過 使0UT1的輸出過渡到高電平，就能恰好成為與向第1級輸入ST1的相同 的狀態(tài)。
0UT1的高電平過渡到低電平，CLK2從低電平過渡到高電平時(shí)，第2 級的移位寄存器1的0UT2同樣地也會向高電平過渡。
0UT2起第3級的啟動信號的作用，根據(jù)CLK3， 0UT3也同樣地向高電 平過渡。
像這樣，移位寄存器l在順序向端子(OUT)輸出的同時(shí)，通過進(jìn)行 向下一級的傳送，就如時(shí)序圖所示，進(jìn)行0UT1、 0UT2、 0UT3、…的波形
所示的驅(qū)動。
此間，第2掃描電路6由于ST2維持低電平，F(xiàn)W維持高電平，RV維 持低電平，所以第2掃描電路6內(nèi)的移位寄存器1全都為維持非激活狀態(tài)。
由于晶體管Tr7為截止?fàn)顟B(tài)、晶體管Tr8為導(dǎo)通狀態(tài)，所以在晶體管 Tr6的柵極施加低電平，晶體管Tr6成為截止?fàn)顟B(tài)。
此外，晶體管Tr5由于節(jié)點(diǎn)A為低電平，所以成為截止?fàn)顟B(tài)。
由于第1掃描電路5正在驅(qū)動，對應(yīng)的移位寄存器1的OUT端子變成 高電平的同時(shí)，連接到OUT端子的柵極總線行7也過渡到高電平。
此時(shí)，共有的第2掃描電路6所對應(yīng)的移位寄存器1的晶體管Tr6維 持著截止?fàn)顟B(tài)。由此，能夠防止恒定電流經(jīng)過晶體管Tr6流到VSS電源側(cè)。
在期間T2中，第2掃描電路6向柵極總線行7提供柵極信號。此外， 第l掃描電路5停止向柵極總線行7的輸出。g卩，可以在第2掃描電路6 中應(yīng)用Tl期間中的第1掃描電路5的驅(qū)動方法，在第1掃描電路5中應(yīng) 用Tl期間中的第2掃描電路6的驅(qū)動方法。
按以上說明的，根據(jù)本實(shí)施例能夠?qū)崿F(xiàn)具有使用由NM0S構(gòu)成的晶體 管電路的雙向掃描電路的顯示裝置。
〈實(shí)施例2>
接著，說明本發(fā)明的第2實(shí)施例。本發(fā)明的第2實(shí)施例的顯示裝置的 結(jié)構(gòu)與第l實(shí)施例相同，為圖1及圖2所示的結(jié)構(gòu)。但是，構(gòu)成顯示部4 的像素，是圖7所示的PM0S晶體管的結(jié)構(gòu)。包括柵極和漏極連接到端 子CLK (n+l)端子的PM0S晶體管Trl;漏極連接到PM0S晶體管Trl的源 極、柵極連接到IN、源極連接到VDD的PM0S晶體管Tr2;柵極和漏極連 接到端子IN的PM0S晶體管Tr3;漏極連接到PM0S晶體管Tr3的源極(節(jié) 點(diǎn)A)、柵極連接到PM0S晶體管Tr2的漏極(節(jié)點(diǎn)B)、源極連接到VDD的
PM0S晶體管Tr4;漏極連接到CLK (n)端子、柵極連接到PM0S晶體管Tr3 的源極(節(jié)點(diǎn)A)、漏極連接到端子OUT的PM0S晶體管Tr5;漏極連接到 端子0UT、源極連接到VDD的PM0S晶體管Tr6;連接在PMOS晶體管Tr2 的漏極和PMOS晶體管Tr6的柵極間的、柵極連接到端子Dl的PMOS晶體 管Tr7;和漏極連接到PMOS晶體管Tr6的柵極、柵極連接到端子D2、源 極連接到VDD的PM0S晶體管Tr8。
本實(shí)施例的掃描電路的結(jié)構(gòu)也與上述第l實(shí)施例相同，為圖3 (a)、 (b)所示的結(jié)構(gòu)。
本實(shí)施例構(gòu)成掃描電路的移位寄存器1的結(jié)構(gòu)與第1實(shí)施例不同，所 以使用圖6說明本實(shí)施例的移位寄存器1的結(jié)構(gòu)。
圖6是表示由PM0S晶體管構(gòu)成的移位寄存器1的結(jié)構(gòu)的電路圖。
如圖6所示，第2實(shí)施例的移位寄存器l包括晶體管Trl 晶體管Tr8， 具有由IN、 CLK (n)、 CLK (n+l)、 0UT、 VDD、 Dl、 D2組成的端子。
在此，晶體管Trl接收CLK (n+l)的低電平信號，將低電平(實(shí)際 從低電平上升了晶體管Trl的閾值電壓的電壓)向節(jié)點(diǎn)B傳送。
晶體管Tr2接收工N (或前級的0UT),向節(jié)點(diǎn)B提供VDD電壓。
晶體管Tr3接收IN (或前級的0UT)，向節(jié)點(diǎn)A提供低電平(實(shí)際從 低電平上升了晶體管Tr3的閾值電壓的電壓)。
晶體管Tr4通過根據(jù)節(jié)點(diǎn)B的電位進(jìn)行導(dǎo)通'截止控制，向節(jié)點(diǎn)A為 提供VDD電壓。
晶體管Tr5通過根據(jù)節(jié)點(diǎn)A的電位進(jìn)行控制，向OUT輸出CLK (n)信號。
晶體管Tr6通過根據(jù)節(jié)點(diǎn)B的電位進(jìn)行控制，變更OUT的電位直到 VDD電壓。
晶體管Tr7接收Dl信號，分離晶體管Tr6的柵極和，晶體管Tr4的 柵極、及晶體管Trl、晶體管Tr2的源極 漏極。
晶體管Tr8接收D2信號，將晶體管Tr6的柵極和VDD短路。
本發(fā)明的第2實(shí)施例的顯示裝置的工作，與上述第1實(shí)施例相同。以 下使用圖9的時(shí)序圖說明本實(shí)施例的掃描電路的工作。
如圖9所示，分為第1掃描電路5正驅(qū)動的期間(Tl)和第2掃描電 路正驅(qū)動的期間(T2)。
在期間T1， FW維持著低電平，RV維持著高電平。g卩，第l掃描電路 5的各移位寄存器1的晶體管Tr7就會維持導(dǎo)通狀態(tài)，晶體管Tr8會維持 截止?fàn)顟B(tài)。在此狀態(tài)中， 一旦將ST1的低電平輸入到第1掃描電路5的第 1級的移位寄存器的IN端子，晶體管Tr2的柵極就過渡為導(dǎo)通狀態(tài)，對 節(jié)點(diǎn)B施加高電平。此外，為了同時(shí)激活晶體管Tr3，向節(jié)點(diǎn)A輸入低電 平(實(shí)際從低電平上升了晶體管Tr3的閾值電壓的電壓)。
在此狀態(tài)下，ST1的電平過渡為低電平，當(dāng)CLK1從高電平向低電平 過渡時(shí)，由于自舉效應(yīng)，節(jié)點(diǎn)A的電位就會下降，CLK1的低電平電位不 伴隨浮升，向0UT1傳送。
由于0UT1的布線連接到第2級的移位寄存器1的IN端子，所以通過 使0UT1的輸出過渡到低電平，就能恰好成為與向第1級輸入ST1的相同 的狀態(tài)。0UT1的低電平過渡到高電平，CLK2從高電平過渡到低電平時(shí)， 第2級的移位寄存器1的0UT2也同樣地向低電平過渡。0UT2起第3級的 啟動信號的作用，根據(jù)CLK3， 0UT3也同樣地向低電平過渡。
像這樣，移位寄存器1，在順序向端子(OUT)輸出的同時(shí)，通過進(jìn) 行向下一級的傳送，就如時(shí)序圖所示，進(jìn)行0UT1、 0UT2、 0UT3、…的波 形所示的驅(qū)動。
此間，第2掃描電路6，由于ST2維持高電平，F(xiàn)W維持低電平，RV 維持高電平，所以第2掃描電路6內(nèi)的移位寄存器1全都為維持非激活狀 態(tài)。特別地由于為了晶體管Tr7維持截止?fàn)顟B(tài)、晶體管Tr8維持導(dǎo)通狀態(tài)， 通常是對晶體管Tr6的柵極施加高電平的狀態(tài)，所以晶體管Tr6通常成為 截止?fàn)顟B(tài)。
此外，由于為了 ST2為高電平不能使低電平的輸入進(jìn)入端子IN，晶 體管Tr5的柵極通常為施加高電平的狀態(tài)，所以成為截止?fàn)顟B(tài)。
由于第1掃描電路5正在驅(qū)動，對應(yīng)的移位寄存器1的OUT端子變成 低電平的同時(shí)，連接到其OUT端子的柵極總線行7也過渡到低電平。此時(shí)， 由于共有的第2掃描電路6所對應(yīng)的移位寄存器1的晶體管Tr6維持著截 止?fàn)顟B(tài)，所以，能夠防止恒定電流經(jīng)過晶體管Tr6流到VDD電源側(cè)。
在期間T2中，相反地，驅(qū)動第2掃描電路6，使第1第1掃描電路5
停止。對于各自的內(nèi)部的驅(qū)動方法，可以在第2掃描電路6中應(yīng)用T1期 間中的第1掃描電路5的驅(qū)動方法，在第1掃描電路5中應(yīng)用Tl期間中 的第2掃描電路6的驅(qū)動方法。
按以上說明的，根據(jù)本實(shí)施例能夠?qū)崿F(xiàn)具有使用由PMOS構(gòu)成的晶體 管電路的雙向掃描電路的顯示裝置。
〈實(shí)施例3>
接著，說明本發(fā)明的第3實(shí)施例。本實(shí)施例的顯示裝置的結(jié)構(gòu)與上述 第l實(shí)施例相同，為圖1及圖2所示的結(jié)構(gòu)，構(gòu)成顯示部4的像素為圖5 所示的結(jié)構(gòu)。此外，掃描電路的結(jié)構(gòu)也與第1實(shí)施例相同，為圖3 (a) 圖3 (b)所示的結(jié)構(gòu)。
但是，作為啟動信號的ST1、 ST2，在本實(shí)施例中，優(yōu)選ST1和ST2 為相同的信號ST (ST共通地作為ST1、 ST2使用)。
本實(shí)施例由于構(gòu)成掃描電路的移位寄存器1的結(jié)構(gòu)與第1實(shí)施例不 同，所以使用圖10說明本實(shí)施例的移位寄存器1的結(jié)構(gòu)。
圖10是表示由麗0S晶體管構(gòu)成的移位寄存器1的結(jié)構(gòu)的電路圖。參 照圖10，移位寄存器1包括漏極和柵極連接到CLK (n+l)的NM0S晶體 管Trl;漏極連接到晶體管Trl的源極、柵極連接到端子IN、源極連接到 VSS的麗0S晶體管Tr2;漏極和柵極連接到端子IN的麗0S晶體管Tr3; 漏極連接到晶體管Tr3的源極、柵極連接到晶體管Trl的源極和晶體管 Tr2的漏極的連接點(diǎn)、源極連接到VSS的晶體管Tr4;漏極連接到CLK (n) 端子、源極連接到端子OUT的麗0S晶體管Tr5;漏極連接到端子0UT、源 極連接到VSS的麗0S晶體管Tr6;連接在晶體管Tr3的源極和晶體管Tr5 的柵極間、柵極連接到端子Dl的腦0S晶體管Tr9;連接在晶體管Trl的 源極和晶體管Tr2的漏極連接點(diǎn)、和晶體管Tr6的柵極間、柵極連接到端 子D1的NM0S晶體管Tr7;連接在晶體管Tr6的柵極間、柵極連接到端子 D2的醒OS晶體管Tr8;漏極連接到晶體管Tr5的柵極、源極連接到VSS、 柵極連接到端子D2的麗0S晶體管TrlO。
電路的結(jié)構(gòu)上，晶體管Trl 晶體管Tr8與上述第1實(shí)施例的結(jié)構(gòu)相 同。晶體管Tr9，在柵極接收Dl信號，分離晶體管Tr5和晶體管Tr5和 晶體管Tr3，及晶體管Tr4的源極.漏極。此外，晶體管TrlO，在柵極接
收D2信號，短路晶體管Tr5的柵極和VSS。
此移位寄存器1是在上述第1實(shí)施例的結(jié)構(gòu)上附加晶體管Tr9、及晶 體管TrlO的結(jié)構(gòu)。但是，連接的布線由于是第1實(shí)施方式中已有的(VSS、 Dl、 D2)，所以端子結(jié)構(gòu)與第l實(shí)施例沒有不同。
圖12是說明本發(fā)明的第3實(shí)施例的工作時(shí)序圖。在本實(shí)施例中，啟 動信號ST，對第1掃描電路5及第2掃描電路6的任何一個(gè)，都輸入相 同的信號。
由于晶體管Tr9、及晶體管TrlO與各個(gè)晶體管Tr7、及晶體管Tr8相 同，和各個(gè)D1、及D2柵極連接，所以晶體管Tr9及晶體管TrlO的工作 與第1實(shí)施例中所述的晶體管Tr7、及晶體管Tr8的工作沒有不同。
在本發(fā)明的第3實(shí)施例中，第l掃描電路5進(jìn)行輸出工作的期間，第 2掃描電路6停止輸出。此外，第2掃描電路6進(jìn)行輸出工作的期間，第 l掃描電路5停止輸出。
進(jìn)行輸出工作時(shí)的移位寄存器1的晶體管Tr7、及晶體管Tr9為導(dǎo)通 狀態(tài)，此外，晶體管Tr8、及晶體管TrlO為截止?fàn)顟B(tài)。
另一方面，輸出停止?fàn)顟B(tài)的移位寄存器1的晶體管Tr7、及晶體管Tr9 為截止?fàn)顟B(tài)，此外，晶體管Tr8、及晶體管TrlO為導(dǎo)通狀態(tài)。由此，晶 體管Tr5及晶體管Tr6都成為截止?fàn)顟B(tài)，即使將啟動信號ST輸入到停止 輸出的一側(cè)的移位寄存器l，也不進(jìn)行向OUT端子的信號輸出。此外，在 本實(shí)施例的工作中，如圖8所示，啟動信號ST使用ST1和ST2的信號也 無妨。
以上，說明了由應(yīng)0S晶體管構(gòu)成的移位寄存器1的結(jié)構(gòu)、和其工作， 本實(shí)施例對于由PMOS晶體管構(gòu)成的情形也能夠適用。
圖11中示出由PMOS晶體管構(gòu)成的移位寄存器1的結(jié)構(gòu)，圖13中示 出表示工作時(shí)序圖。
參照圖ll，包括漏極和柵極連接到CLK (n+l)端子的PMOS晶體管 Trl;漏極連接到晶體管Trl的源極、柵極連接到端子IN、源極連接到VDD 的PMOS晶體管Tr2;漏極和柵極連接到端子IN的PMOS晶體管Tr3;漏極 連接到晶體管Tr3的源極、柵極連接到晶體管Trl的源極和晶體管Tr2的 漏極的連接點(diǎn)、源極連接到VDD的晶體管Tr4;漏極連接到CLK (n)端子、 源極連接到端子OUT的PM0S晶體管Tr5;漏極連接到端子0UT、源極連接 到VSS的PMOS晶體管Tr6;連接在晶體管Tr3的源極和晶體管Tr5的柵 極間、柵極連接到端子Dl的PM0S晶體管Tr9;連接在晶體管Trl的源極 和晶體管Tr2的漏極連接點(diǎn)、和晶體管Tr6的柵極間、柵極連接到端子 Dl的PM0S晶體管Tr7;連接在VDD和晶體管Tr6的柵極間的、柵極連接 到端子D2的PM0S晶體管Tr8;漏極連接到晶體管Tr5的柵極、源極連接 到VDD、柵極連接到端子D2的PM0S晶體管TrlO。
電路的結(jié)構(gòu)上，至晶體管Trl 晶體管Tr8為止與圖6的第2實(shí)施例 的結(jié)構(gòu)沒有不同。晶體管Tr9，接收D1信號，分離晶體管Tr5和晶體管 Tr3，及晶體管Tr4的源極 漏極。此外，晶體管TrlO，接收D2信號， 將晶體管Tr5的柵極和VDD短路6第3實(shí)施例的移位寄存器1是在第2實(shí) 施例的結(jié)構(gòu)上附加晶體管Tr9、及晶體管TrlO的結(jié)構(gòu)。但是，連接的布 線由于是第2實(shí)施方式中已有的(VDD、 Dl、 D2)，所以端子結(jié)構(gòu)與第2實(shí) 施例沒有不同。此外，如圖13所示，PM0S結(jié)構(gòu)的移位寄存器1的工作與 麗0S結(jié)構(gòu)的移位寄存器1相同，第1掃描電路5進(jìn)行輸出工作的期間， 第2掃描電路6停止輸出。此外，第2掃描電路6進(jìn)行輸出工作的期間， 第1掃描電路5停止輸出。進(jìn)行輸出工作時(shí)的圖11所示的移位寄存器1 的晶體管Tr7、及晶體管Tr9為導(dǎo)通狀態(tài)，此外，晶體管Tr8、及晶體管 TrlO為截止?fàn)顟B(tài)。另一方面，輸出停止?fàn)顟B(tài)的移位寄存器1的晶體管Tr7、 及晶體管Tr9為截止?fàn)顟B(tài)，此外，晶體管Tr8、及晶體管TrlO為導(dǎo)通狀 態(tài)。由此，晶體管Tr5及晶體管Tr6都成為截止?fàn)顟B(tài)，即使將啟動信號 ST輸入到停止輸出的一側(cè)的移位寄存器1中，也不進(jìn)行向OUT端子的信 號輸出。
此外，作為在本實(shí)施例的另一結(jié)構(gòu)，也可以是僅輸入啟動信號ST的 第1級為圖10所示的移位寄存器1，第2級以后的移位寄存器1為圖4 所示的結(jié)構(gòu)。
此外，在由PMOS構(gòu)成的情況下，也可以是僅輸入啟動信號ST的第1 級為圖ll所示的移位寄存器l中，第2級以后的移位寄存器1為圖6所 示的結(jié)構(gòu)。 ■
以上所述，本發(fā)明的第3實(shí)施例，在移位寄存器l的結(jié)構(gòu)、和啟動信
號可利用在第1掃描電路5和第2掃描電路6中共通的脈沖這點(diǎn)與上述第 1實(shí)施例不同。 〈實(shí)施例4〉
接著，說明本發(fā)明的第4實(shí)施例。本發(fā)明的第4實(shí)施例的顯示裝置的 結(jié)構(gòu)與上述第1實(shí)施例一樣，與圖1及圖2所示的結(jié)構(gòu)相同。
在本實(shí)施例中，由于掃描電路、及構(gòu)成掃描電路的移位寄存器的結(jié)構(gòu) 與其它實(shí)施例不同，所以使用圖14 (b)、圖15 (a)、 (b)說明。
圖15 (a)、圖15 (b)是表示本實(shí)施例的掃描電路的結(jié)構(gòu)的圖。圖 14 (b)是表示由本實(shí)施例的NMOS晶體管構(gòu)成的移位寄存器的電路結(jié)構(gòu)的 圖。參照圖15 (a)、圖15 (b)，掃描電路2由多個(gè)移位寄存器1和布線 組(CLK1、 CLK2、 CLK3、 ST1 (或ST2)、 D (或/D))構(gòu)成。
關(guān)于各級的移位寄存器1的CLK (n)端子和CLK (n+l)端子，第1 級的移位寄存器1的CLK (n)端子和CLK (n+l)端子分別連接CLK1和 CLK2，第2級的移位寄存器1的CLK (n)端子和CLK (n+l)端子分別連 接CLK2和CLK3，第3級的移位寄存器1的CLK (n)端子和CLK (n+l) 端子分別連接CLK3和CLK1。此外，關(guān)于第4級以后的移位寄存器1的CLK (n)端子和CLK (n+l)端子，重復(fù)第1級至第3級的移位寄存器1的CLK (n)端子和CLK (n+l)端子的連接方式。
ST1 (ST2)是用于開始傳送的控制信號，被輸入到第1級的IN端子。 ST1被輸入到第1掃描電路5， ST2被輸入到第2掃描電路6。此外，向下 一級以后的移位寄存器1的IN端子輸入來自前一級移位寄存器的輸出端 子0UT的信號。
參照圖14 (b)，本實(shí)施例的移位寄存器1包括柵極和漏極連接到 CLK (n+l)端子的麗0S晶體管Trl;漏極連接到晶體管Trl的源極、柵 極連接到IN、源極連接到VSS的麗0S晶體管Tr2;柵極和漏極連接到IN 的NM0S晶體管Tr3;漏極連接到晶體管Tr3的源極、柵極連接到晶體管 Trl的源極和Tr2的漏極的連接點(diǎn)、源極連接到VSS的麗0S晶體管Tr4; 漏極連接到CLK (n)端子、柵極連接到晶體管Tr3的源極和Tr4的漏極 的連接點(diǎn)、源極連接到端子OUT的麗0S晶體管Tr5;漏極連接到端子0UT、 柵極連接到晶體管Trl的源極和晶體管Ti"2的漏極的連接點(diǎn)的麗OS晶體 管Tr6;漏極連接在晶體管Tr6的源極、柵極連接到端子D、源極連接到 VSS的晶體管Trll。在電路的結(jié)構(gòu)上，至晶體管Trl 晶體管Tr6為止都 與第l實(shí)施例的結(jié)構(gòu)相同。
移位寄存器l具有由IN、 CLK (n)、 CLK (n+l)、 0UT、 VSS、 D組成的端子。
晶體管Trll接收信號D進(jìn)行導(dǎo)通 截止的控制。
此外，信號D及信號/D是高電平、低電平相互反轉(zhuǎn)的互補(bǔ)信號，連 接到第1掃描電路5和第2掃描電路6的任意一個(gè)。例如，在第一掃描電 路5連接D的情況下，在第2掃描電路6就連接/D。 D或/D分別連接到移 位寄存器l內(nèi)的端子(D)。
接著，使用圖17說明本發(fā)明的第4實(shí)施例的工作。圖17是表示本實(shí) 施例的掃描電路的工作時(shí)序圖。本實(shí)施例與上述第1實(shí)施例相同，第1掃 描電路正驅(qū)動的期間，第2掃描電路6停止輸出，或者第2掃描電路6正 驅(qū)動期間，第1掃描電路5停止輸出。
首先，進(jìn)行輸出工作的掃描電路2的移位寄存器1，如圖7所示，在 期間T1中，由于將D維持在高電平，所以晶體管Trll維持導(dǎo)通狀態(tài)。在 此狀態(tài)中，晶體管Trl 晶體管Tr6的工作由于基本上與第1實(shí)施例的晶 體管Trl 晶體管Tr6的工作沒有不同，所以在向0UT輸出高電平的同時(shí)，
進(jìn)行向下一級的傳送工作。
輸出停止的掃描電路2的移位寄存器1，由于將/D維持在低電平，所
以晶體管Trll維持截止?fàn)顟B(tài)。
因此，由于在VSS-OUT間成為電斷開的狀態(tài)，所以能夠維持輸出停止 狀態(tài)。
在上文中說明了由麗0S晶體管構(gòu)成的移位寄存器1的結(jié)構(gòu)、和其工 作，本實(shí)施例對于由PM0S晶體管構(gòu)成的情形也能夠適用。
圖16 (b)是表示由PM0S晶體管構(gòu)成圖14 (b)的晶體管的移位寄存 器l的結(jié)構(gòu)的圖，圖18是表示其工作時(shí)序圖。
參照圖16 (b)，本實(shí)施例的移位寄存器1包括柵極和漏極連接到 CLK (n+l)端子的PM0S晶體管Trl;漏極連接到晶體管Trl的源極、柵 極連接到IN、源極連接到VDD的PM0S晶體管Tr2;柵極和漏極連接到IN
的PM0S晶體管Tr3;漏極連接到晶體管Tr3的源極、柵極連接到晶體管 Trl的源極和晶體管Tr2的漏極的連接點(diǎn)、源極連接到VDD的PM0S晶體 管TM;漏極連接到CLK (n)端子、柵極連接到晶體管Tr3的源極和Tr4 的漏極的連接點(diǎn)、源極連接到端子OUT的PM0S晶體管Tr5;漏極連接到 端子0UT、柵極連接到晶體管Trl的源極和晶體管Tr2的漏極的連接點(diǎn)的 PM0S晶體管Tr6;漏極連接到晶體管Tr6的源極、柵極連接到端子D、源 極連接到VDD的PMOS晶體管Trll。在電路的結(jié)構(gòu)上，至晶體管Trl 晶 體管Tr6為止與第1實(shí)施例的沒有不同。
由PMOS構(gòu)成的移位寄存器1也同樣地具有由IN、CLK(n)、CLK(n+l)、 0UT、 VSS、 D組成的端子。晶體管Trll接收信號D進(jìn)行導(dǎo)通 截止的控 制。
此外，信號/D是信號D的互補(bǔ)信號，連接到第1掃描電路5和第2 掃描電路6的任意一個(gè)。例如，在第一掃描電路5連接D的情況下，在第 2掃描電路6就連接/D。 D或/D分別連接到移位寄存器l內(nèi)的端子(D)。
PM0S結(jié)構(gòu)的移位寄存器1的工作如圖18所示，與麗0S結(jié)構(gòu)的情形 相同，第1掃描電路5正驅(qū)動的期間，第2掃描電路6停止輸出，或者第 2掃描電路6正驅(qū)動期間，第1掃描電路5停止輸出。此外，進(jìn)行輸出工 作的掃描電路和輸出停止的一側(cè)的掃描電路的工作基本上與麗os結(jié)構(gòu)的 情形沒有不同。但是，工作停止一側(cè)的掃描電路的移位寄存器l，由于通 過使晶體管Trll為截止?fàn)顟B(tài)，而使VDD-OUT間電斷幵，所以就能夠維持
輸出停止?fàn)顟B(tài)。 〈實(shí)施例5>
接著，說明本發(fā)明的第5實(shí)施例。本發(fā)明第5實(shí)施例的顯示裝置的結(jié) 構(gòu)，與上述第l實(shí)施例相同，與圖1及圖2所示的結(jié)構(gòu)相同。掃描電路與 第4實(shí)施例相同，與圖15 (a)、 (b)所示的結(jié)構(gòu)相同，但在本實(shí)施例中， 啟動信號(ST1、 ST2)優(yōu)選使用信號ST。
在本實(shí)施例中，由于構(gòu)成掃描電路的移位寄存器的結(jié)構(gòu)與其它實(shí)施例 不同，所以使用圖14 (a)說明。圖14 (a)是表示由本實(shí)施例的麗OS晶 體管構(gòu)成的移位寄存器的電路結(jié)構(gòu)的圖。
參照圖14 (a)，本實(shí)施例的移位寄存器1包括柵極和漏極連接到
CLK (n+l)端子的NM0S晶體管Trl;漏極連接到晶體管Trl的源極、柵 極連接到IN、源極連接到VSS的麗0S晶體管Tr2;柵極和漏極連接到IN 的麗OS晶體管Tr3;漏極連接到晶體管Tr3的源極、柵極連接到晶體管 Trl的源極和Tr2的漏極的連接點(diǎn)、源極連接到VSS的晶體管Tr4;漏極 連接到CLK (n)端子、柵極連接到端子D的晶體管Trll;漏極連接在晶 體管Trll的源極、柵極連接到晶體管Tr3的源極和Tr4的漏極的連接點(diǎn)、 源極連接到端子OUT的麗OS晶體管Tr5;漏極連接到端子0UT、柵極連接 到晶體管Trl的源極和晶體管Tr2的漏極的連接點(diǎn)的麗OS晶體管Tr6; 漏極連接到晶體管Tr6的源極、柵極連接到端子D、源極連接到VSS的麗OS 晶體管Trl2。在電路的結(jié)構(gòu)上，至晶體管Trl 晶體管Tr6為止與第1實(shí) 施例的結(jié)構(gòu)相同。
移位寄存器l具有由IN、 CLK (n)、 CLK (n+l)、 0UT、 VSS、 D組成的端子。
晶體管Trll、晶體管Trl2接收信號D進(jìn)行導(dǎo)通'截止的控制。此外， 信號D及信號/D是高電平、低電平相互反轉(zhuǎn)的互補(bǔ)信號，連接到第1掃 描電路5和第2掃描電路6的任意一個(gè)。例如，在第一掃描電路5連接信 號D的情況下，在第2掃描電路6就連接信號/D。信號D或信號/D分別 連接到移位寄存器1內(nèi)的端子D。
接著，使用圖12說明本發(fā)明的第5實(shí)施例的工作。本實(shí)施例與上述 第1實(shí)施例相同，第1掃描電路5正驅(qū)動的期間，第2掃描電路6停止輸 出，或者第2掃描電路6正驅(qū)動期間，第1掃描電路5停止輸出。
首先，進(jìn)行輸出工作的掃描電路2的移位寄存器1，如圖12所示， 在期間Tl中，由于將信號D維持在高電平，所以晶體管Trll及晶體管 Trl2 (參照圖14 (a))都維持導(dǎo)通狀態(tài)。在此狀態(tài)中，晶體管Trl 晶體 管Tr6的工作由于基本上與第1實(shí)施例的晶體管Trl 晶體管Tr6的工作 沒有不同，所以在向OUT輸出高電平的同時(shí)，進(jìn)行向下一級的傳送工作。
另一方面，輸出停止著的掃描電路2的移位寄存器1，由于將/D維持 在低電平，所以晶體管Trll及晶體管Tr12 (參照圖14 (a))都維持截止 狀態(tài)。
因此，由于在CLK (n) -0UT、及VSS-0UT間成為電斷開的狀態(tài)，所
以能夠維持輸出停止?fàn)顟B(tài)。
以上，說明了由麗0S晶體管構(gòu)成的移位寄存器1的結(jié)構(gòu)、和其工作，
本實(shí)施例對于由PM0S晶體管構(gòu)成的情形也能夠適用。
參照圖16 (a)，本實(shí)施例的移位寄存器1包括柵極和漏極連接到 CLK (n+l)端子的PM0S晶體管Trl;漏極連接到晶體管Trl的源極、柵 極連接到IN、源極連接到VDD的PM0S晶體管Tr2;柵極和漏極連接到IN 的PMOS晶體管Tr3;漏極連接到晶體管Tr3的源極、柵極連接到晶體管 Trl的源極和Tr2的漏極的連接點(diǎn)、源極連接到VDD的PMOS晶體管Tr4; 漏極連接到CLK (n)端子、柵極連接到端子D的PMOS晶體管Trll;漏極 連接在晶體管Trll的源極、柵極連接到晶體管Tr3的源極和Tr4的漏極 的連接點(diǎn)、源極連接到端子OUT的PMOS晶體管Tr5;漏極連接到端子0UT、 柵極連接到晶體管Trl的源極和晶體管Tr2的漏極的連接點(diǎn)的PM0S晶體 管Tr6;漏極連接到晶體管Tr6的源極、柵極連接到端子D、源極連接到 VDD的PM0S晶體管Tr12。在電路的結(jié)構(gòu)上，晶體管Trl 晶體管Tr8與 第1實(shí)施例的結(jié)構(gòu)沒有差異。由PM0S構(gòu)成的移位寄存器1也同樣地具有 由IN、 CLK (n)、 CLK (n+l)、 0UT、 VSS、 D組成的端子。晶體管Trll、 及晶體管Trl2接收信號D進(jìn)行導(dǎo)通'截止的控制。此外，信號/D及信號 /D是高電平、低電平相互反轉(zhuǎn)的互補(bǔ)信號，連接到第1掃描電路5和第2 掃描電路6的任意一個(gè)。例如，在第一掃描電路5連接信號D的情況下， 在第2掃描電路6就連接信號/D。信號D或信號/D分別連接到移位寄存 器l內(nèi)的D端子。
PM0S結(jié)構(gòu)的移位寄存器1的工作如圖13所示，與醒0S結(jié)構(gòu)的情形 相同，第1掃描電路5正驅(qū)動的期間，第2掃描電路6停止輸出，或者第 2掃描電路6正驅(qū)動的期間，第1掃描電路5停止輸出。
此外，進(jìn)行輸出工作的掃描電路和輸出停止的一側(cè)的掃描電路的工作 基本上與NM0S結(jié)構(gòu)的情形沒有不同。但是，工作停止一側(cè)的掃描電路的 移位寄存器l，由于通過使晶體管Trll為截止?fàn)顟B(tài)，將CLK (n) -0UT、 及VDD-OUT間電斷開，所以能夠維持輸出停止?fàn)顟B(tài)。
此外，在本實(shí)施例的工作中，如圖12或圖13所示，啟動信號ST可 以使用ST1和ST2的信號。
此外，作為本實(shí)施例的其它結(jié)構(gòu)，也可以是僅輸入啟動信號ST的第 1級為圖14 (a)所示的移位寄存器1，第2級以后的移位寄存器1為圖 14(b)所示的結(jié)構(gòu)。此時(shí)，對于第2級以后，優(yōu)選將前一級的移位寄存器 的OUT端子的信號用為柵極信號。
此外，在由PMOS構(gòu)成的情況下，也可以是僅輸入啟動信號ST的第1 級為圖16 (a)所示的移位寄存器1，第2級以后的移位寄存器1為圖16 (b)所示的結(jié)構(gòu)也無妨。此時(shí)，對于第2級以后，優(yōu)選將前一級的移位 寄存器的OUT端子的信號用為柵極信號。
如上所述，本發(fā)明的第5實(shí)施例，在移位寄存器l的結(jié)構(gòu)、和啟動信 號能利用在第1掃描電路5和第2掃描電路6中共通的脈沖這點(diǎn)與第4實(shí) 施例不同。
<實(shí)施例6〉
接著，說明本發(fā)明的第6實(shí)施例。本發(fā)明的第6實(shí)施例的顯示裝置的 結(jié)構(gòu)與圖1所示的結(jié)構(gòu)相同。在本實(shí)施例中，在顯示部4的兩側(cè)配置第1 掃描電路5、及第2掃描電路6;各個(gè)掃描電路的輸出由共通的柵極總線 行7連接。此外，構(gòu)成圖1的顯示部4的像素，優(yōu)選圖5的結(jié)構(gòu)。
圖19是表示本實(shí)施例的掃描電路的結(jié)構(gòu)的圖。參照圖19，本實(shí)施例 的掃描電路由移位寄存器1和輸出電路20構(gòu)成。
如圖所示，移位寄存器l連接有倒相電路和時(shí)鐘控制式倒相電路。在 圖19中，倒相電路和時(shí)鐘控制式倒相電路分別用符號畫出，在圖20中示 出了用麗OS晶體管、及PM0S晶體管表示它的電路結(jié)構(gòu)。圖20 (A)的時(shí) 鐘控制式倒相器代表例如圖20 (B)所示的電路結(jié)構(gòu)。參照圖20 (B)，在 CMOS倒相器(由柵極共通地連接到輸入IN、共通連接的漏極連接到輸出 OUT的PM0S晶體管和麗0S晶體管構(gòu)成)和高電位側(cè)電源VDD之間，插入 在柵極接收信號B的PM0S晶體管，在CMOS倒相器和低位側(cè)電源VSS之間 插入在柵極接收信號A的醒0S晶體管。在圖20 (B)中，信號B為信號A 的互補(bǔ)信號。圖19 (C)的倒相器由圖19 (D)所示的CM0S倒相器構(gòu)成。
此外，在圖21中示出由麗0S晶體管、及PMOS晶體管表示輸出電路 20的電路圖。如圖21，輸出電路20基本上采用串聯(lián)連接由Pl Nl、及 P2 構(gòu)成的倒相電路的結(jié)構(gòu)，在晶體管N2的源極和VSS布線間插入醒OS
晶體管N3。在層0S晶體管Tr3的柵極連接著控制信號D的布線，根據(jù)來 自未圖示的外部連接設(shè)備的輸出，通過控制信號D，控制麗0S晶體管N3 的導(dǎo)通*截止。
使用圖22說明在圖19中表示結(jié)構(gòu)的本實(shí)施例的工作。圖22是表示 本實(shí)施例的工作時(shí)序圖。在圖22中，分為第1掃描電路5正驅(qū)動的期間 (Tl)和第2掃描電路正驅(qū)動期間(T2)進(jìn)行表示。
在T1期間，在時(shí)鐘A高電平、時(shí)鐘B低電平的狀態(tài)下， 一旦由IN輸 入啟動脈沖ST1，通過時(shí)鐘控制式倒相器CIl的反轉(zhuǎn)工作，節(jié)點(diǎn)a就會向 低電平過渡。由此，通過倒相器CIl，節(jié)點(diǎn)b變?yōu)楦唠娖?。在此，時(shí)鐘控 制式倒相器CI2，由于CI1和時(shí)鐘A、時(shí)鐘B的連接狀態(tài)相反，所以在此 計(jì)時(shí)中為截止?fàn)顟B(tài)。因此，節(jié)點(diǎn)a、節(jié)點(diǎn)b分別鎖定在低電平、高電平， 輸出電路20，由于節(jié)點(diǎn)b為高電平、控制信號D為低電平時(shí)，P3成為導(dǎo) 通狀態(tài)，所以向0UT1傳送高電平。
接著，當(dāng)時(shí)鐘A向低電平、時(shí)鐘B向高電平過渡時(shí)，由于時(shí)鐘控制式 倒相器CI1變?yōu)榻刂範(fàn)顟B(tài)、CI2變?yōu)閷?dǎo)通狀態(tài)，所以通過CI2的反轉(zhuǎn)工作， 節(jié)點(diǎn)C就會向低電平過渡。節(jié)點(diǎn)d由于13的反轉(zhuǎn)工作，向高電平過渡。 其結(jié)果，經(jīng)過輸出電路20將高電平傳送到OUT2。如此，就順序地一面向 下一級傳送， 一面通過各個(gè)輸出電路20向OUT輸出高電平。
另一方面，對于第2掃描電路來說，由于啟動信號ST2維持在低電平、 控制信號D維持在低電平，所以不進(jìn)行向OUT的高電平的傳送，NMOS晶 體管N3變?yōu)榻刂範(fàn)顟B(tài)后，進(jìn)行OUT輸出。因此，在第1掃描電路5中， 在OUT的電位過渡到高電平的情況下，防止VDD-VSS間的恒定電路通過晶 體管N2流過。
在T2期間進(jìn)行與上述相反的工作。此時(shí)，ST1維持低電平，根據(jù)ST2 進(jìn)行輸出工作。
如此，在本實(shí)施例中，在利用CMOS構(gòu)成的電路的情況下，也能夠得 到與其它實(shí)施例同等的效果。 〈實(shí)施例7〉
接著，說明本發(fā)明的第7實(shí)施例。本發(fā)明的第7實(shí)施例的顯示裝置的 結(jié)構(gòu)與第6實(shí)施例相同，與圖l所示的結(jié)構(gòu)相同。在本實(shí)施例中，也在顯
示部4的兩側(cè)配置第1掃描電路5、及第2掃描電路6;各個(gè)掃描電路的 輸出通過共通的柵極總線行7連接。此外，關(guān)于構(gòu)成圖1的顯示部4的像 素，可以為圖5或圖7的任意的結(jié)構(gòu)。
圖24是表示本實(shí)施例的掃描電路的結(jié)構(gòu)的圖。參照圖24，本實(shí)施例 的掃描電路由移位寄存器1和輸出電路20構(gòu)成。移位寄存器l，如圖所 示連接著倒相電路和時(shí)鐘控制式倒相電路。與第6實(shí)施相同，倒相電路、 和時(shí)鐘控制式倒相電路與圖20所示的結(jié)構(gòu)相同。啟動信號ST,將第l掃 描電路5和第2掃描電路6中共通的信號分別輸入第1級的移位寄存器1 的IN端子。
此外，同樣地，圖25中示出了由麗0S晶體管、及PMOS晶體管表示 輸出電路20的電路結(jié)構(gòu)。
參照圖25，輸出電路20基本上采用串聯(lián)連接由PMOS晶體管P1、麗0S 晶體管Nl，及PMOS晶體管P2、 NMOS晶體管N2構(gòu)成的倒相電路的結(jié)構(gòu)， 在PMOS晶體管P2和VDD布線之間具備PMOS晶體管P3，及在麗OS晶體 管N2和VSS之間具備腿OS晶體管N3。在麗OS晶體管N3的柵極連接著 信號D的布線，在PMOS晶體管P3的柵極連接著信號/D。因此，根據(jù)自未 圖示的外部連接設(shè)備輸出的信號D及信號/D，控制麗OS晶體管N3、及PMOS 晶體管P3的導(dǎo)通'截止。
圖23是表示本實(shí)施例的掃描電路的工作時(shí)序圖。本實(shí)施例的掃描電 路，根據(jù)啟動脈沖ST、時(shí)鐘A、時(shí)鐘B的控制，進(jìn)行向下一級的移位寄存 器1的傳送，和基于輸出電路20的向OUT的輸出工作。在根據(jù)信號D、 /D沒有進(jìn)行輸出工作的一側(cè)的掃描電路2中，由于圖25所示的晶體管N3 及P3成為截止?fàn)顟B(tài)，所以即使在施加啟動信號的情況下，也能夠維持輸 出停止的狀態(tài)。
本實(shí)施例，與上述第6實(shí)施方式相同，不僅能夠應(yīng)用CMOS結(jié)構(gòu)的電 路，還能夠在第1掃描電路5、及第2掃描電路6中使啟動信號共通化。 <實(shí)施例8〉
接著，說明本發(fā)明的第8實(shí)施例。本實(shí)施例的顯示裝置的結(jié)構(gòu)與上述 第6實(shí)施例相同，與圖l所示的結(jié)構(gòu)相同。在本實(shí)施例中，也在顯示部4 的兩側(cè)配置第1掃描電路5、及第2掃描電路6;各個(gè)掃描電路的輸出通
過共通的柵極總線行7連接。此外，關(guān)于構(gòu)成圖1的顯示部4的像素，可 以為圖5或圖7的任意的結(jié)構(gòu)。此外，掃描電路的結(jié)構(gòu)與第7實(shí)施例示出 的圖24的結(jié)構(gòu)相同。在本實(shí)施例中，輸出電路20的結(jié)構(gòu)與第7實(shí)施例不 同。在圖26中示出了本實(shí)施例的輸出電路20的電路構(gòu)成。
參照圖26，輸出電路20基本上采用串聯(lián)連接由PMOS晶體管P1、麗0S 晶體管Nl，及PMOS晶體管P2、麗OS晶體管N2構(gòu)成的倒相電路的結(jié)構(gòu)， 但在由PMOS晶體管P2和麗OS晶體管N2構(gòu)成的倒相器級的輸出部分、和 OUT端子之間，插入由廳0S晶體管N3、 PMOS晶體管P3構(gòu)成的CMOS幵關(guān) 這點(diǎn)與第7實(shí)施方式不同。在麗OS晶體管N3的柵極連接著信號D的布線， 在PMOS晶體管P3的柵極連接著信號/D。因此，根據(jù)自未圖示的外部連接 設(shè)備輸出的信號D及信號/D，控制N3、及P3的導(dǎo)通'截止。
本實(shí)施例的掃描電路的工作，基本上與第7實(shí)施例沒有不同，與圖 23所示的時(shí)序圖相同。本實(shí)施例與第7實(shí)施例的不同點(diǎn)，是根據(jù)控制信 號D及/D，輸出電路20的OUT端子被上述CMOS開關(guān)電切斷這點(diǎn)。
在本實(shí)施例中，與第6實(shí)施方式相同，不僅能夠應(yīng)用CMOS構(gòu)成的電 路，還能夠在第1掃描電路5、及第2掃描電路6中使啟動信號共通化。
以上，舉出以液晶顯示器為顯示裝置的例子說明第1實(shí)施例至第8實(shí)
、 但是，如果是接收從外部輸入的映像信號，在顯示部輸出圖像的矩陣 型顯示裝置的話，就不限定為液晶顯示器。例如，在將施加電流就能過渡 到發(fā)光狀態(tài)的發(fā)光元件組作為顯示部的發(fā)光型顯示器中也能夠應(yīng)用。作為 發(fā)光型顯示器的例子，可列舉無機(jī)EL (Electro-Lunminescence)顯示器 和有機(jī)EL顯示器等。此外，還有，能夠同樣適用于通過順序掃描來驅(qū)動 以矩陣狀配置的有源元件組的裝置中。
將上述專利文獻(xiàn)的各公開在本說明書中進(jìn)行引用并編入。在本發(fā)明的 所有公開(包含權(quán)利要求的范圍)的框架內(nèi)，進(jìn)一步根據(jù)此基本的技術(shù)思 想，還能夠進(jìn)行實(shí)施方式乃至實(shí)施例的變更'調(diào)整。此外，在本發(fā)明的權(quán) 利要求的范圍的框架中，能夠進(jìn)行各種公開要素的多種組合乃至選擇。
權(quán)利要求
1、一種半導(dǎo)體電路，包括各自具有多個(gè)單位寄存器的第1掃描電路和第2掃描電路，上述第1掃描電路和上述第2掃描電路所對應(yīng)的單位寄存器的輸出彼此相互連接；上述第1掃描電路和上述第2掃描電路的上述單位寄存器包括根據(jù)控制信號，將輸出的狀態(tài)切換成輸出輸出信號的狀態(tài)或不輸出輸出信號的狀態(tài)的電路要素。
2、 根據(jù)權(quán)利要求1所述的半導(dǎo)體電路，其特征在于，上述第1及第2掃描電路的一方正輸出輸出信號的期間，另一方為不 輸出輸出信號的狀態(tài)。
3、 根據(jù)權(quán)利要求l所述的半導(dǎo)體電路，其特征在于，上述第1掃描電路的掃描方向和上述第2掃描電路的掃描方向相反。
4、 根據(jù)權(quán)利要求l所述的半導(dǎo)體電路，其特征在于， 上述電路要素包括將指定掃描方向的信號、或根據(jù)指定上述掃描方向的信號生成的信號作為上述控制信號輸入，進(jìn)行接通 斷幵控制的第1開關(guān)電路和第2開關(guān)電路；上述第1開關(guān)電路在上述單位寄存器內(nèi)，被配置在產(chǎn)生上述輸出信號的輸出用晶體管的柵電極、和控制上述柵電極的布線之間；上述第2開關(guān)電路被配置在上述第1開關(guān)電路與上述輸出用晶體管之 間的節(jié)點(diǎn)、和能使上述輸出用晶體管成為截止?fàn)顟B(tài)的信號線之間。
5、 根據(jù)權(quán)利要求l所述的半導(dǎo)體電路，其特征在于，上述電路要素包括根據(jù)指定掃描方向的信號、或由指定上述掃描方向的信號生成的信號，進(jìn)行接通*斷開控制的第1至第4開關(guān)電路；上述第1開關(guān)電路在上述單位寄存器內(nèi)，被配置在產(chǎn)生上述輸出信號的第1輸出用晶體管的柵電極、和控制上述柵電極的布線之間；上述第2開關(guān)電路被配置在上述第1開關(guān)電路與上述第1輸出用晶體 管之間的節(jié)點(diǎn)和能使上述第1輸出用晶體管成為截止?fàn)顟B(tài)的信號線之間；上述第3開關(guān)電路被配置在上述單位寄存器內(nèi)的、產(chǎn)生與上述第1輸 出用晶體管不同的電位的控制信號的第2輸出用晶體管的柵電極和控制上述柵電極的布線之間；上述第4開關(guān)電路被配置在上述第3開關(guān)電路與上述第2輸出用晶體 管之間的節(jié)點(diǎn)和能使上述第2輸出用晶體管成為截止?fàn)顟B(tài)的信號線之間。
6、 根據(jù)權(quán)利要求l所述的半導(dǎo)體電路，其特征在于， 上述電路要素包括根據(jù)指定掃描方向的信號、或由指定上述掃描方向的信號生成的信號，進(jìn)行柵極控制的第1開關(guān)電路、及第2開關(guān)電路；產(chǎn)生上述輸出信號的第l輸出用晶體管、及第2輸出用晶體管； 使上述第1輸出用晶體管成為截止?fàn)顟B(tài)的第1信號線； 使上述第2輸出用晶體管成為截止?fàn)顟B(tài)的第2信號線；和傳送上述單位寄存器的輸出信號的輸出信號線；上述第1幵關(guān)電路被設(shè)置在上述輸出信號線和上述第1控制信號線之間；上述第2開關(guān)電路被設(shè)置在上述輸出信號線和上述第2控制信號線之間。
7、 根據(jù)權(quán)利要求l所述的半導(dǎo)體電路，其特征在于，上述電路要素包括根據(jù)指定掃描方向的信號、或由指定上述掃描方向的信號生成的信 號，進(jìn)行接通*斷開控制的開關(guān)電路；包含相反導(dǎo)電類型的2個(gè)晶體管的倒相電路； 高電位電源線、及低電位電源線；和 傳送上述單位寄存器的輸出信號的輸出信號線； 上述開關(guān)電路被配置在上述低電位電源線和上述輸出信號線之間，或 被配置在上述高電位電源線和上述輸出信號線之間。
8、 根據(jù)權(quán)利要求l所述的半導(dǎo)體電路，其特征在于， 上述電路要素包括根據(jù)指定掃描方向的信號、或由指定上述掃描方向的信號生成的信號，進(jìn)行柵極控制的第1開關(guān)電路及第2開關(guān)電路；包含相反導(dǎo)電類型的2個(gè)晶體管的倒相電路； 高電位電源線、及低電位電源線；禾口 傳送上述單位寄存器的輸出信號的輸出信號線；上述第1開關(guān)電路被設(shè)置在上述低電位電源線和上述輸出信號線之間；上述第2開關(guān)電路被設(shè)置在上述高電位電源線和上述輸出信號線之間。
9、 根據(jù)權(quán)利要求l所述的半導(dǎo)體電路，其特征在于，上述電路要素包括根據(jù)指定掃描方向的信號、或由指定上述掃描方向的信號生成的信號，進(jìn)行接通 斷開控制的開關(guān)電路；產(chǎn)生上述輸出信號的電路包括包含相反導(dǎo)電類型的2個(gè)晶體管的倒 相電路；上述開關(guān)電路被配置在上述輸出信號布線和上述倒相電路的輸出節(jié) 點(diǎn)之間。
10、 根據(jù)權(quán)利要求l所述的半導(dǎo)體電路，其特征在于， 構(gòu)成上述第1掃描電路的上述單位寄存器、和構(gòu)成上述第2掃描電路的上述單位寄存器的電路結(jié)構(gòu)及電路配置在影響電路工作的范圍內(nèi)相等。
11、 根據(jù)權(quán)利要求l所述的半導(dǎo)體電路，其特征在于，上述第1掃描電路及上述第2掃描電路分別由NM0S晶體管形成。
12、 根據(jù)權(quán)利要求l所述的半導(dǎo)體電路，其特征在于，上述第1掃描電路及上述第2掃描電路分別由PM0S晶體管形成。
13、 根據(jù)權(quán)利要求1所述的半導(dǎo)體電路，其特征在于，上述第1掃描電路及上述第2掃描電路分別由CMOS晶體管形成。
14、 根據(jù)權(quán)利要求l所述的半導(dǎo)體電路，其特征在于， 上述單位寄存器包括-第1晶體管，其柵極和漏極連接到第2時(shí)鐘端子； 第2晶體管，其漏極連接到上述第1晶體管的源極、柵極連接到輸入 端子、源極連接到第1電源；第3晶體管，其柵極和漏極連接到上述輸入端子； 第4晶體管，其漏極連接到上述第3晶體管的源極、柵極連接到上述第2晶體管的漏極、源極連接到第1電源；第5晶體管，其漏極連接到第1時(shí)鐘端子、柵極連接到第3晶體管的源極、漏極連接到輸出端子；第6晶體管，其漏極連接到上述輸出端子、源極連接到上述第1電源； 第7晶體管，其連接在上述第1晶體管的源極與上述第2晶體管的漏極的連接點(diǎn)、和上述第6晶體管的柵極之間，且柵極連接到第1控制端子；和第8晶體管，其漏極連接到上述第6晶體管的柵極、柵極連接到第2 控制端子、源極連接到第1電源。
15、 根據(jù)權(quán)利要求14所述的半導(dǎo)體電路，其特征在于， 上述單位寄存器由3相時(shí)鐘驅(qū)動；上述單位寄存器的結(jié)構(gòu)為構(gòu)成上述各掃描電路的多個(gè)上述單位寄存器串聯(lián)連接， 一面通過單位寄存器使輸入到初級的單位寄存器的脈沖移相， 一面將其傳送到后級的單位寄存器；向上述第1、第2時(shí)鐘端子輸入3相時(shí)鐘中的相鄰相位的時(shí)鐘；向初級的單位寄存器的輸入信號端子輸入脈沖；單位寄存器的輸出端子連接到對應(yīng)的柵極行，并且還連接到后級的單 位寄存器的輸入端子；在上述第1掃描電路的單位寄存器中，分別向上述第1、第2控制端 子輸入在正向移位、逆向移位時(shí)激活的信號；在上述第2掃描電路的單位寄存器中，分別向上述第l、第2控制端 子輸入在逆向移位、正向移位時(shí)激活的信號。
16、 根據(jù)權(quán)利要求1所述的半導(dǎo)體電路，其特征在于， 上述單位寄存器包括第1晶體管，其漏極和柵極連接到第2時(shí)鐘端子； 第2晶體管，其漏極連接到上述第1晶體管的源極、柵極連接到輸入 端子、源極連接到第1電源；第3晶體管，其漏極和柵極連接到上述輸入端子；第4晶體管，其漏極連接到上述第3晶體管的源極、柵極連接到上述 第1晶體管的源極和上述第2晶體管的漏極的連接點(diǎn)、源極連接到第1電 源；第5晶體管，其漏極連接到第1時(shí)鐘端子、源極連接到輸出端子；第6晶體管，其漏極連接到上述輸出端子、源極連接到第l電源；第7晶體管，其連接在上述第1晶體管的源極和上述第2晶體管的漏 極的連接點(diǎn)、和上述第6晶體管的柵極間，且柵極連接到上述第1控制端 子；第8晶體管，其連接在上述第6晶體管的柵極和第1電源間，且柵極 連接到第2控制端子；第9晶體管，其連接在上述第3晶體管的源極和上述第4晶體管的漏 極的連接點(diǎn)、與上述第5晶體管的柵極之間，且柵極連接到上述第1控制 端子；第10晶體管，其漏極連接到上述第5晶體管的柵極、源極連接到第 l電源、柵極連接到上述第2控制端子。
17、 根據(jù)權(quán)利要求16所述的半導(dǎo)體電路，其特征在于， 上述單位寄存器由3相時(shí)鐘驅(qū)動；上述單位寄存器的結(jié)構(gòu)為構(gòu)成上述各掃描電路的多個(gè)上述單位寄存器串聯(lián)連接， 一面通過單位寄存器使輸入到初級的單位寄存器的脈沖移相， 一面將其傳送到后級的單位寄存器；向上述第1、第2時(shí)鐘端子輸入3相時(shí)鐘的相鄰相位的時(shí)鐘； 向初級的單位寄存器的輸入信號端子輸入脈沖，上述單位寄存器的輸出端子連接到對應(yīng)的柵極行，并且還連接到后級的單位寄存器的輸入端子；在上述第l掃描電路的單位寄存器中，分別向上述第l、第2控制端 子輸入在正向移位、逆向移位時(shí)激活的信號；在上述第2掃描電路的單位寄存器中，分別向上述第l、第2控制端子輸入在逆向移位、正向移位時(shí)激活的信號。
18、 根據(jù)權(quán)利要求l所述的半導(dǎo)體電路，其特征在于， 上述單位寄存器包括第1晶體管，其漏極和柵極連接到第2時(shí)鐘端子；第2晶體管，其漏極連接到上述第1晶體管的源極、柵極連接到輸入 端子、源極連接到第1電源；第3晶體管，其漏極和柵極連接到上述輸入端子；第4晶體管，其漏極連接到上述第3晶體管的源極、柵極連接到上述 第1晶體管的源極和上述第2晶體管的漏極的連接點(diǎn)、源極連接到第1電 源；第5晶體管，其漏極連接到第1時(shí)鐘端子、源極連接到輸出端子； 第6晶體管，其漏極連接到上述輸出端子、柵極連接到上述第1晶體管的源極和上述第2晶體管的漏極的連接點(diǎn)、和上述第4晶體管的柵極；和第7晶體管，其漏極連接在上述第6晶體管的源極、柵極連接到第l 控制端子、源極連接到上述第1電源。
19、 根據(jù)權(quán)利要求18所述的半導(dǎo)體電路，其特征在于， 上述單位寄存器由3相時(shí)鐘驅(qū)動；上述單位寄存器的結(jié)構(gòu)為構(gòu)成上述各掃描電路的多個(gè)上述單位寄存器串聯(lián)連接，通過單位寄存器一面使輸入到初級的單位寄存器的脈沖移相， 一面將其傳送到后級的單位寄存器；向上述第1、第2時(shí)鐘端子輸入3相時(shí)鐘的相鄰相位的時(shí)鐘； 向初級的單位寄存器的輸入信號端子輸入脈沖，上述單位寄存器的輸出端子連接到對應(yīng)的柵極行，并且還連接到后級的單位寄存器的輸入端子；在上述第1掃描電路的單位寄存器中，向上述第1控制端子輸入在正 向移位時(shí)激活的信號；在上述第2掃描電路的單位寄存器中，向上述第1控制端子輸入在逆向移位時(shí)激活的信號。
20、 根據(jù)權(quán)利要求18所述的半導(dǎo)體電路，其特征在于， 上述單位寄存器還包括第8晶體管，其在上述第1時(shí)鐘端子和上述第5晶體管的漏極之間，柵極連接到上述第1控制端子。
21、 根據(jù)權(quán)利要求1所述的半導(dǎo)體電路，其特征在于， 上述單位寄存器包括響應(yīng)時(shí)鐘信號鎖定輸入信號的閉鎖電路，和接收上述閉鎖電路的輸出，并根據(jù)第1控制信號，對輸出進(jìn)行接通，斷 開控制的輸出電路。
22、 一種顯示裝置，具備排列了多個(gè)像素的像素陣列，和激活上述像 素的半導(dǎo)體電路；其特征在于，其中，上述半導(dǎo)體電路，由權(quán)利要求1至21的任意一項(xiàng)所述的半導(dǎo)體電路 構(gòu)成；根據(jù)從構(gòu)成上述第1掃描電路、或上述第2掃描電路的單位寄存器輸 出的輸出信號，控制上述像素。
23、 一種顯示裝置的驅(qū)動方法，該顯示裝置具備第1、第2掃描電路， 在中間對置配置排列了多個(gè)像素的顯示部，并按每行提供掃描信號，該驅(qū) 動方法的特征在于，在上述第1掃描電路正輸出輸出信號期間，上述第2掃描電路為不輸 出輸出信號的狀態(tài)；在上述第2掃描電路正輸出輸出信號的期間，上述第1掃描電路為不輸出輸出信號的狀態(tài)；上述第2掃描電路的掃描方向是與上述第1掃描電路的掃描方向相反的方向，進(jìn)行雙向掃描。
全文摘要
提供一種具有對應(yīng)于顯示部的高精細(xì)化而解決因掃描方向而導(dǎo)致電路特性不同的問題的雙向掃描電路的顯示裝置及驅(qū)動方法。在顯示部(4)的兩側(cè)分別配置掃描方向不同的2個(gè)掃描電路(5)、(6)，掃描電路是相同的結(jié)構(gòu)·布局，使一個(gè)掃描電路工作期間，停止另一個(gè)掃描電路。
文檔編號G02F1/1362GK101350179SQ20081013383
公開日2009年1月21日 申請日期2008年7月17日 優(yōu)先權(quán)日2007年7月17日
發(fā)明者下田雅通, 音瀨智彥 申請人:Nec液晶技術(shù)株式會社