專利名稱：Soi襯底cmos工藝電光調(diào)制器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電光調(diào)制器，特別涉及到SOI襯底標(biāo)準(zhǔn)CMOS工藝 高速電光調(diào)制器。
背景技術(shù)：
集成電路的集成度按照摩爾定律每兩年翻一番的速度飛速向前發(fā) 展，晶體管尺寸和互連線尺寸同步縮小使芯片集成度越來越高，費用越 來越低。雖然隨著集成度的提高，單個晶體管的延時越來越小，然而互 連線的延時卻越來越大。這是因為互連線尺寸的減小使互連線電阻增加， 雖然目前采用銅互連代替以前的鋁互連能在一定程度上減小電阻和互連 線的電遷移率問題，然而當(dāng)互連線尺寸進(jìn)一步減小時，銅互連仍然遇到 了延時和功耗的瓶頸。此外，隨著銅互連線尺寸的減小，表面散射越來 越嚴(yán)重從而使互連線電阻進(jìn)一步增加。當(dāng)互連線寬度小于50nm時，這種 表面散射的影響將變得非常顯著，并且嚴(yán)重依賴于金屬淀積技術(shù)。這些 電互連固有的電阻、延時、功率損失及電磁干擾等問題成為制約微電子 集成電路發(fā)展的瓶頸，使人們把目光轉(zhuǎn)向了光互連。光互連能解決電互 連固有的瓶頸，具有高帶寬、抗干擾和低功耗等優(yōu)點，可用于系統(tǒng)芯片 中時鐘信號傳輸，解決信號的相互干擾和時鐘歪斜問題。
為了實現(xiàn)光互連必須借助于調(diào)制器將電信號調(diào)制成光信號。和其他 光電子器件一樣，目前調(diào)制器所用材料都是基于III-V族化合物半導(dǎo)體材 料以及具有強(qiáng)線性電光系數(shù)的LiNb03。之所以人們較少考慮將硅作為調(diào) 制器材料是因為硅是反演對稱晶體結(jié)構(gòu)不具備線性電光效應(yīng)，難以實現(xiàn) 高速電光調(diào)制。硅具有較大的熱光系數(shù)，可用來實現(xiàn)熱光調(diào)制，但其速 度較慢(kHz量級)難以應(yīng)用在高速光通信中。硅的等離子色散效應(yīng)也 很顯著，傳統(tǒng)的基于等離子色散效應(yīng)的PIN波導(dǎo)型電光調(diào)制器均采用正 向偏壓，在正向偏壓下載流子的注入需要通過緩慢的擴(kuò)散來完成，最高速度也只有20MHz。而且傳統(tǒng)PIN調(diào)制器的制作通常需要一步刻蝕工藝 (濕法腐蝕或者ICP、 RIE離子刻蝕等)。這些刻蝕的"體工藝"在"平 面型"的CMOS工藝中難以實現(xiàn)。因此傳統(tǒng)PIN調(diào)制器的制造工藝和標(biāo) 準(zhǔn)集成電路CMOS工藝不兼容，難以實現(xiàn)PIN調(diào)制器和其它微電子器件 的單片集成。為了解決傳統(tǒng)PIN調(diào)制器響應(yīng)速度和制作工藝需要體刻蝕 的兩個缺點，有必要提出調(diào)制器結(jié)構(gòu)。

發(fā)明內(nèi)容
本發(fā)明提出的SOI襯底標(biāo)準(zhǔn)CMOS工藝高速電光調(diào)制器解決了以上 兩個問題。通過外加反向偏壓使調(diào)制器中n阱和襯底形成的pn結(jié)出現(xiàn)耗 盡區(qū)，從而改變脊形波導(dǎo)的載流子分布。在反向偏壓下，載流子是在強(qiáng) 電場的耗盡區(qū)中作快速漂移運(yùn)動，避免了正向注入時載流子的緩慢擴(kuò)散 對調(diào)制器響應(yīng)速度的限制。而且本發(fā)明提出的SOI襯底標(biāo)準(zhǔn)CMOS工藝 高速電光調(diào)制器沒有刻蝕過程，其波導(dǎo)包層是通過CMOS工藝中的淺溝 隔離層(STI, shallow trench isolation)來完成。該調(diào)制器中的所有層均采用 標(biāo)準(zhǔn)CMOS工藝制作完成，無需更改標(biāo)準(zhǔn)CMOS工藝流程，可在SOI襯 底標(biāo)準(zhǔn)CMOS工藝線上(例如半導(dǎo)體廠商Freescale的CMOS工藝線均 采用SOI襯底)流片完成，具有和微電子芯片單片集成的優(yōu)點，有望在 下一代光電子集成回路(OEIC)和片上光互連中產(chǎn)生重要影響。
一種SOI襯底CMOS工藝電光調(diào)制器，其中包括 一個SOI襯底(11);
一個n阱(18)位于SOI襯底(11)中央； 兩個n+注入?yún)^(qū)(17)位于n阱(18)頂部的兩側(cè)； 兩個p阱(19)位于SOI襯底(11)的兩側(cè)； 兩個p+注入?yún)^(qū)(13)位于p阱(19)的頂部； 兩個淺溝隔離層(STI) (12)夾在n阱(18)和p阱(19)之
間；
二氧化硅層(14)覆蓋在器件頂部；
金屬層(15)淀積在二氧化硅層(14)上形成金屬電極；接觸孔(16)將n+注入?yún)^(qū)(17)及p+注入?yún)^(qū)(13)連接到金屬
電極上；
一個光學(xué)干涉儀(21)。進(jìn)一步，所述淺溝隔離層形成脊形波導(dǎo)的包層。
進(jìn)一步，所述調(diào)制器的金屬電極分別制作在脊形波導(dǎo)的外脊和內(nèi)脊上，利用標(biāo)準(zhǔn)CMOS工藝中的接觸孔將金屬電極和n+注入?yún)^(qū)及p+注入?yún)^(qū)相連形成歐姆接觸；為了減少重?fù)诫s歐姆接觸對光場的吸收以減小損耗，兩個n+注入?yún)^(qū)被制作在n阱頂層的兩側(cè)。
進(jìn)一步，當(dāng)在外電極加反向偏壓時，n阱和襯底形成的pn結(jié)將出現(xiàn)耗盡區(qū)，改變了脊形波導(dǎo)的載流子分布，由等離子色散效應(yīng)，脊形波導(dǎo)的折射率隨之改變，從而完成對入射光相位的調(diào)制；最后通過光學(xué)干涉儀完成入射光強(qiáng)度的調(diào)制。
進(jìn)一步，所述調(diào)制器的光學(xué)干涉儀不采用常用的Y分支馬赫曾德干涉儀，而采用多模耦合干涉儀。
進(jìn)一步，所述調(diào)制器中的所有層均采用標(biāo)準(zhǔn)CMOS工藝制作。
進(jìn)一步，所述調(diào)制器能夠在SOI襯底標(biāo)準(zhǔn)CMOS工藝線上制作。


圖l為本發(fā)明的結(jié)構(gòu)剖面圖2為本發(fā)明的光學(xué)干涉儀結(jié)構(gòu)——多模干涉儀。
具體實施例方式
以下結(jié)合附圖描述本發(fā)明的具體實施方式
。
圖1表示SOI襯底標(biāo)準(zhǔn)CMOS工藝高速電光調(diào)制器的結(jié)構(gòu)剖面圖，包括SOI襯底11、 n阱18、 n+注入?yún)^(qū)17、 p阱19、 p+注入?yún)^(qū)13、淺溝隔離層(STI)12、 二氧化硅層14、金屬層15和接觸孔16。形成上述調(diào)制器結(jié)構(gòu)的所有工藝層均采用標(biāo)準(zhǔn)CMOS工藝，只需定義版圖即可通過標(biāo)準(zhǔn)CMOS工藝的微電子代工廠來完成，能非常容易地實現(xiàn)和其它微電子器件的單片集成。
SOI襯底11使用和CMOS工藝相同的摻雜濃度， 一般為p型
61016cm-3。 n阱18、 p阱19及n+注入?yún)^(qū)17、 p+注入?yún)^(qū)13的濃度由CMOS工藝決定， 一般為1017cm1n 1019cm-3。淺溝隔離層(STI)12在微電子電路中是用于將有源區(qū)進(jìn)行電氣隔離的，在本發(fā)明中則用來形成脊形波導(dǎo)的包層。其深度根據(jù)CMOS工藝的不同而有所不同，例如對于0.18微米線寬的工藝其深度一般可達(dá)到1微米以上，足以形成脊形波導(dǎo)結(jié)構(gòu)。其寬度由用戶定義，為了有效地將光場限制在脊形波導(dǎo)中，我們選擇淺溝隔離層(STI)為1微米。調(diào)制器的正負(fù)電極分別制作在脊形波導(dǎo)的外脊和內(nèi)脊上，利用標(biāo)準(zhǔn)CMOS工藝中的接觸孔將電極和n+注入?yún)^(qū)及p+注入?yún)^(qū)相連形成歐姆接觸。為了減少重?fù)诫s歐姆接觸對光場的吸收以減小損耗，兩個n+注入?yún)^(qū)被制作在n阱兩側(cè)光場較弱的區(qū)域。
當(dāng)在外電極加反向偏壓時，n阱和襯底形成的pn結(jié)將出現(xiàn)耗盡區(qū)，改變了脊形波導(dǎo)的載流子分布，由等離子色散效應(yīng)，脊形波導(dǎo)的折射率隨之改變，從而完成對入射光相位的調(diào)制。適當(dāng)?shù)倪x擇反向偏壓值和調(diào)制長度，使相位改變;r。相位相差;r的兩束光經(jīng)過光學(xué)干涉儀時發(fā)生干涉，從而形成光強(qiáng)的調(diào)制。
圖2表示本發(fā)明的光學(xué)干涉儀結(jié)構(gòu)——多模干涉儀MMI。該調(diào)制器的光學(xué)干涉儀不采用常用的Y分支MZ干涉儀，而采用多模干涉儀MMI。這是因為標(biāo)準(zhǔn)CMOS工藝中的所有圖形只能有水平、垂直或者45度三種角度方向，無法實現(xiàn)任意角度的圖形。Y分支MZ干涉儀的分支角為1度，不滿足標(biāo)準(zhǔn)CMOS工藝的設(shè)計規(guī)則。MMI圖形沒有角度彎曲，易于用標(biāo)準(zhǔn)CMOS工藝實現(xiàn)。
本發(fā)明提出了一種SOI襯底標(biāo)準(zhǔn)CMOS工藝高速電光調(diào)制器，它工作在反向偏壓下，使載流子在強(qiáng)電場的耗盡區(qū)中作快速漂移運(yùn)動，避免了傳統(tǒng)電光調(diào)制器正向注入時載流子的緩慢擴(kuò)散對調(diào)制器響應(yīng)速度的限制，大大提高了速度。且該調(diào)制器中的所有層均采用標(biāo)準(zhǔn)CMOS工藝制作完成，無需更改標(biāo)準(zhǔn)CMOS工藝流程，可在SOI襯底標(biāo)準(zhǔn)CMOS工藝線上流片完成，具有和微電子芯片單片集成的優(yōu)點，有望在下一代光電子集成回路(OEIC)和片上光互連中產(chǎn)生重要影響。
至此已經(jīng)結(jié)合優(yōu)選實施例對本發(fā)明進(jìn)行了描述。應(yīng)該理解，本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍的情況下，可以進(jìn)行各種其它的改變、替換和添加。因此，本發(fā)明的范圍不局限于上述特定實施例，而應(yīng)由所附權(quán)利要求所限定。
權(quán)利要求
1、一種SOI襯底CMOS工藝電光調(diào)制器，其特征在于，其中包括一個SOI襯底(11)；一個n阱(18)位于SOI襯底(11)中央；兩個n+注入?yún)^(qū)(17)位于n阱(18)頂部的兩側(cè)；兩個p阱(19)位于SOI襯底(11)的兩側(cè)；兩個p+注入?yún)^(qū)(13)位于p阱(19)的頂部；兩個淺溝隔離層(12)夾在n阱(18)和p阱(19)之間；二氧化硅層(14)覆蓋在器件頂部；金屬層(15)淀積在二氧化硅層(14)上形成金屬電極；接觸孔(16)將n+注入?yún)^(qū)(17)及p+注入?yún)^(qū)(13)連接到金屬電極上；一個光學(xué)干涉儀(21)。
2、 根據(jù)權(quán)利要求1所述的電光調(diào)制器，其特征在于，所述淺溝隔離 層形成脊形波導(dǎo)的包層。
3、 根據(jù)權(quán)利要求1所述的電光調(diào)制器，其特征在于，所述調(diào)制器的 金屬電極分別制作在脊形波導(dǎo)的外脊和內(nèi)脊上，利用標(biāo)準(zhǔn)CMOS工藝中 的接觸孔將金屬電極和n+注入?yún)^(qū)及p+注入?yún)^(qū)相連形成歐姆接觸；為了減 少重?fù)诫s歐姆接觸對光場的吸收以減小損耗，兩個n+注入?yún)^(qū)被制作在n 阱頂層的兩側(cè)。
4、 根據(jù)權(quán)利要求1所述的電光調(diào)制器，其特征在于當(dāng)在外電極加 反向偏壓時，n阱和襯底形成的pn結(jié)將出現(xiàn)耗盡區(qū)，改變了脊形波導(dǎo)的 載流子分布，由等離子色散效應(yīng)，脊形波導(dǎo)的折射率隨之改變，從而完 成對入射光相位的調(diào)制；最后通過光學(xué)干涉儀完成入射光強(qiáng)度的調(diào)制。
5、 根據(jù)權(quán)利要求4所述的電光調(diào)制器，其特征在于所述調(diào)制器的 光學(xué)干涉儀不采用常用的Y分支馬赫曾德干涉儀，而采用多模耦合干涉
6、根據(jù)權(quán)利要求1所述的電光調(diào)制器，其特征在于所述調(diào)制器中 的所有層均采用標(biāo)準(zhǔn)CMOS工藝制作。
7、根據(jù)權(quán)利要求1所述的電光調(diào)制器，其特征在于所述調(diào)制器能 夠在SOI襯底標(biāo)準(zhǔn)CMOS工藝線上制作。
全文摘要
本發(fā)明提出的SOI襯底標(biāo)準(zhǔn)CMOS工藝高速電光調(diào)制器解決了以上兩個問題。通過外加反向偏壓使調(diào)制器中n阱和襯底形成的pn結(jié)出現(xiàn)耗盡區(qū)，從而改變脊形波導(dǎo)的載流子分布。在反向偏壓下，載流子是在強(qiáng)電場的耗盡區(qū)中作快速漂移運(yùn)動，避免了正向注入時載流子的緩慢擴(kuò)散對調(diào)制器響應(yīng)速度的限制。而且本發(fā)明提出的SOI襯底標(biāo)準(zhǔn)CMOS工藝高速電光調(diào)制器沒有刻蝕過程，其波導(dǎo)包層是通過CMOS工藝中的淺溝隔離層來完成。該調(diào)制器中的所有層均采用標(biāo)準(zhǔn)CMOS工藝制作完成，無需更改標(biāo)準(zhǔn)CMOS工藝流程，可在SOI襯底標(biāo)準(zhǔn)CMOS工藝線上流片完成。
文檔編號G02F1/03GK101458402SQ20071017941
公開日2009年6月17日 申請日期2007年12月12日 優(yōu)先權(quán)日2007年12月12日
發(fā)明者贊 董, 陳弘達(dá), 黃北舉 申請人:中國科學(xué)院半導(dǎo)體研究所